專利名稱：半導(dǎo)體裸片及形成導(dǎo)電元件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝工藝，特別涉及一種倒裝芯片封裝的導(dǎo)電元件 (Conductive feature)的結(jié)構(gòu)和制造方法。
背景技術(shù)：
倒裝芯片技術(shù)在半導(dǎo)體元件封裝中扮演重要的角色。倒裝芯片微電子構(gòu)件包括電子組件面向下與例如電路板的基底直接電性接觸，其使用焊錫凸塊作為內(nèi)連線。倒裝芯片封裝由于相較于其它封裝方法在尺寸、效能和靈活性上的優(yōu)點(diǎn)，因而被大量采用。然而，標(biāo)準(zhǔn)的凸塊制造方法具有許多缺點(diǎn)。舉例來(lái)說(shuō)，聚酰亞胺(polyimide)層可能在制造工藝中產(chǎn)生損壞，聚酰亞胺層的表面上可能會(huì)殘留一些污染。因此，增加總體組件的失效率(failure rate)。因此，業(yè)界需要改進(jìn)結(jié)構(gòu)和方法，以形成具有良好電性表現(xiàn)的半導(dǎo)體晶片的導(dǎo)電元件。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供一種半導(dǎo)體裸片，包括一基底； 一接合墊，位于基底上方，接合墊具有一第一寬度；一聚酰亞胺層，位于基底和接合墊上方， 聚酰亞胺層于接合墊上方具有一第一開口，第一開口有一第二寬度；一硅基保護(hù)層，位于聚酰亞胺層上，硅基保護(hù)層于接合墊上方具有一第二開口，第二開口有一第三寬度，其中第一開口和第二開口形成一具有側(cè)壁的組合開口，暴露部分接合墊；一凸塊下金屬化層，位于組合開口的側(cè)壁上方，且接觸接合墊的暴露部分；及一導(dǎo)電元件，位于凸塊下金屬化層上。本發(fā)明提供一種半導(dǎo)體裸片，包括一基底；一低介電常數(shù)介電層，位于基底上方； 一接合墊，位于低介電常數(shù)介電層上方，接合墊具有一第一寬度；一聚酰亞胺層，位于基底和接合墊上方，聚酰亞胺層包括具有第二寬度的第一開口 ；一氮化硅層，直接位于聚酰亞胺層上方，氮化硅層包括一具有第三寬度的第二開口，其中第一開口和第二開口形成一具有側(cè)壁的組合開口，暴露部分接合墊，且第二寬度小于第三寬度；一凸塊下金屬化層，襯墊組合開口的側(cè)壁，位于氮化硅層的頂部部分上，且接觸接合墊的暴露部分 ’及一導(dǎo)電元件，位于凸塊下金屬化層上。本發(fā)明提供一種形成導(dǎo)電元件的方法，包括形成一接合墊于一基底上方，接合墊具有一第一寬度；形成一聚酰亞胺層于基底和接合墊上方，聚酰亞胺層于接合墊上方具有一第一開口，第一開口有一第二寬度；形成一硅基保護(hù)層于聚酰亞胺層上，硅基保護(hù)層于接合墊上方具有一第二開口，第二開口有一第三寬度，其中第一開口和第二開口形成一具有側(cè)壁的組合開口，暴露部分接合墊；形成一凸塊下金屬化層于組合開口的側(cè)壁上方，且接觸接合墊的暴露部分；及形成一導(dǎo)電元件于凸塊下金屬化層上。本發(fā)明各實(shí)施例可用來(lái)改進(jìn)傳統(tǒng)焊錫凸塊工藝的缺點(diǎn)；在各實(shí)施例中，硅基保護(hù)層保護(hù)聚酰亞胺層，防止其受到后續(xù)等離子體清潔工藝的損傷；聚酰亞胺層中開口的寬度與硅基保護(hù)層中開口的寬度相對(duì)于接合墊的寬度的比例的適當(dāng)范圍可改進(jìn)構(gòu)件的良率。


圖1-圖8顯示本發(fā)明實(shí)施例制造一導(dǎo)電元件的各階段的剖面圖。主要附圖標(biāo)記說(shuō)明101 -、基底；103 -、內(nèi)連線層；
105 - W呆護(hù)層；107廣、接合墊；
108 -、側(cè)壁；109廣、聚酰亞胺層
111 -、開口 ；113廣、硅基保護(hù)層
114 -、側(cè)壁；115 -、組合開口 ；
117 -、凸塊下金屬化層；118--頂部部分；
119 -、導(dǎo)電元件。
具體實(shí)施例方式為讓本發(fā)明的上述目的、特征及優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合附圖，作詳細(xì)說(shuō)明如下。以下詳細(xì)討論許多不同實(shí)施例的制造和使用，然而，值得注意的是，本揭示提供許多可應(yīng)用的發(fā)明概念，其可以各種特定方式實(shí)施。以下所討論的實(shí)施例僅是用來(lái)揭示，并不用來(lái)限定本發(fā)明。圖1-圖8顯示本發(fā)明實(shí)施例制造一結(jié)構(gòu)各階段的剖面圖。在此用的“基底”這個(gè)名詞是指表面上形成有各種膜層和集成電路組件的半導(dǎo)體基底。在一些實(shí)施例中，基底包括硅或化合物半導(dǎo)體，例如GaASUnP、Si/Ge或SiC。膜層的范例包括介電層、摻雜層、金屬層、多晶硅層和連接一層或多層的插塞。集成電路組件的范例包括晶體管、電阻和/或電容。基底包括制作于基底表面上的多個(gè)半導(dǎo)體裸片(die)，其中每個(gè)裸片包括一或多個(gè)集成電路。上述半導(dǎo)體裸片以裸片間的切割線(未示出)分隔。以下的工藝步驟將會(huì)于基底表面的多個(gè)半導(dǎo)體裸片上進(jìn)行。請(qǐng)參照?qǐng)D1，提供一表面具有多個(gè)半導(dǎo)體裸片(未示出)的基底101。圖1的部分基底101僅包括其中一個(gè)裸片的部分。形成多個(gè)內(nèi)連線層103于基底101的表面，內(nèi)連線層 103包括一或多個(gè)導(dǎo)電層，設(shè)置于一或多個(gè)介電層中。導(dǎo)電層電性連接集成電路組件，且提供集成電路至上層的電性連接。在一些實(shí)施例中，內(nèi)連線層103中的介電層是由例如低介電常數(shù)材料(k值介于2. 9至3. 8之間)、超低介電常數(shù)材料(k值介于2. 5至2. 9之間)、低介電常數(shù)材料的組合，或以類似的材料組成。一般來(lái)說(shuō)，低介電常數(shù)材料的介電常數(shù)越低， 其越容易產(chǎn)生破裂或分層(delamination)。于內(nèi)連線層103上方形成一保護(hù)層105，以保護(hù)集成電路和內(nèi)連線層103，防止其受到損壞和污染。在一些實(shí)施例中，保護(hù)層105包括一或多個(gè)層，例如氧化物、未摻雜硅玻璃(USG)、氮化硅、二氧化硅或氮氧化硅。保護(hù)層105防止或減少集成電路受到的水氣、機(jī)械禾口福身寸損壞(radiation damage)。請(qǐng)繼續(xù)參照?qǐng)D1，形成一接合墊107于保護(hù)層105上方，接合墊107具有第一寬度 W1。接合墊107接觸內(nèi)連線層103中的導(dǎo)電層，且提供其下的集成電路電性連接。在一實(shí)施例中，接合墊107包括電性導(dǎo)電材料，例如鋁、鋁合金、銅、銅合金或上述的組合。在一些實(shí)施例中，接合墊107由以下步驟形成使用鋁、銅或上述合金的靶材進(jìn)行濺鍍沉積工藝， 后續(xù)以光刻和蝕刻工藝圖案化沉積的膜層，以形成接合墊107。請(qǐng)參照?qǐng)D2，形成一聚酰亞胺(polyimide)層109于保護(hù)層105和接合墊107上方。聚酰亞胺層109的厚度約介于3μπι IOym之間。在一些實(shí)施例中，聚酰亞胺層109 以傳統(tǒng)的沉積技術(shù)(例如旋轉(zhuǎn)涂布法)沉積于保護(hù)層105和接合墊107上方。在沉積工藝后，進(jìn)行光刻和蝕刻工藝，以于接合墊107上選擇性的定義一開口 111。聚酰亞胺層109覆蓋部分的接合墊107，且保留部分的接合墊107表面于開口 111中暴露。開口 111具有一第二寬度W2和側(cè)壁108。第二寬度W2與第一寬度Wl的比例約為0.15 0.6。聚酰亞胺層 109作為一應(yīng)力緩沖，以減少組裝工藝中，傳送至保護(hù)層105的應(yīng)力。請(qǐng)參照?qǐng)D3，形成一硅基保護(hù)層113 (silicon-based protection layer)于聚酰亞胺層109和接合墊107上方。硅基保護(hù)層113的厚度約為0. 035 μ m 1. 2 μ m。當(dāng)沉積硅基保護(hù)層113時(shí)，其直接位于聚酰亞胺層109上，且填入開口 111，覆蓋接合墊107的暴露表面。接著進(jìn)行光刻和圖案化工藝，以定義一組合開口 115，其中組合開口 115包括寬度為W2 的聚酰亞胺層109中的開口，以及寬度為W3的硅基保護(hù)層113中的開口。組合開口 115暴露部分的接合墊107，且組合開口 115具有側(cè)壁114。第三寬度與第一寬度的比例(W3/W1) 約為0. 15 0. 6。硅基保護(hù)層113為含硅材料，例如氮化硅、氮氧化硅、氧化硅或碳化硅。 硅基保護(hù)層113的硬度較聚酰亞胺層109高。硅基保護(hù)層113保護(hù)聚酰亞胺層109，以防止后續(xù)等離子體清潔工藝受到損傷，且可在凸塊工藝中，吸收或釋放熱、機(jī)械應(yīng)力。構(gòu)件的良率和聚酰亞胺層109中開口的寬度W2與硅基保護(hù)層113中開口的寬度 W3相對(duì)于接合墊的寬度Wl的比例有關(guān)。當(dāng)比例(W3/W1或W2/W1)小于0. 15，構(gòu)件的失效率可能會(huì)提升。當(dāng)比例(W3/W1或W2/W1)大于0.6，其下的內(nèi)連線層103中的低介電常數(shù)介電層，可能會(huì)在構(gòu)裝工藝中破裂。請(qǐng)參照?qǐng)D4，形成一凸塊下金屬化(under bump metallurgy,UBM)層117(例如包括一第一凸塊下金屬化層和一第二凸塊下金屬化層)于硅基保護(hù)層113上方，作為組合開口 115側(cè)壁114的內(nèi)襯，且接觸接合墊107的暴露部分。在一些實(shí)施例中，凸塊下金屬化層 117包括多層導(dǎo)電材料，例如鈦層、銅層和鎳層。凸塊下金屬化層117中的各層較佳使用電鍍工藝形成，例如電化學(xué)鍍法(electrochemical plating)，而本實(shí)施例另可依照所需材料使用其它的工藝，例如濺鍍、蒸鍍、無(wú)電鍍或等離子體輔助化學(xué)氣相沉積法工藝。接著，形成一光致刻蝕劑層(未示出)于凸塊下金屬化層117上方，且進(jìn)行顯影以形成暴露組合開口 115中凸塊下金屬化層117和位于接合墊107的暴露部分上方的孔洞。 光致刻蝕劑層作為形成導(dǎo)電元件的金屬沉積工藝的鑄模(mold)。在一些實(shí)施例中，以蒸鍍、 電鍍或網(wǎng)版印刷法沉積一導(dǎo)電材料于上述孔洞中，于凸塊下金屬化層117上方形成如圖5 所示的柱形導(dǎo)電元件119。導(dǎo)電材料包括各種金屬、金屬合金、其它材料和包括錫和銅的導(dǎo)電材料的混合。在移除光致刻蝕劑層之后，借由反應(yīng)離子蝕刻工藝移除未被導(dǎo)電元件覆蓋的凸塊下金屬化層117，向下蝕刻凸塊下金屬化層117暴露的部分至其下的硅基保護(hù)層113。導(dǎo)電元件119下剩余的凸塊下金屬化層117位于組合開口 115的側(cè)壁114上方，且也位于硅基保護(hù)層113的頂部部分上方，且接觸接合墊107的暴露部分。在一實(shí)施例中，導(dǎo)電元件119是一銅柱。在另一實(shí)施例中，導(dǎo)電元件119是一焊錫，其中焊錫是借由加熱形成一焊錫凸塊。圖6-圖8揭示本發(fā)明具有不同尺寸的第一寬度Wl和第二寬度W2的形成于凸塊下金屬化層117上的導(dǎo)電元件119的各范例。圖6揭示聚酰亞胺層109的第二寬度W2大體上和硅基保護(hù)層113的第三寬度W3相同。組合開口 115暴露部分的接合墊107。凸塊下金屬化層117形成于組合開口 115上方，也位于硅基保護(hù)層113的頂部部分上方，且接觸接合墊107的暴露部分。導(dǎo)電元件119位于凸塊下金屬化層117上。圖7揭示本發(fā)明另一實(shí)施例。在此實(shí)施例中，聚酰亞胺層109的第二寬度W2大于硅基保護(hù)層113的第三寬度W3。在此實(shí)施例中，由于硅基保護(hù)層113在組合開口 115中覆蓋聚酰亞胺層109，組合開口 115的側(cè)壁114完全由部分的硅基保護(hù)層113形成。接合墊 107經(jīng)由組合開口 115暴露。在此實(shí)施例中，凸塊下金屬化層117也位于硅基保護(hù)層113的頂部部分上，且經(jīng)由組合開口 115接觸接合墊107的暴露部分。導(dǎo)電元件119位于凸塊下金屬化層117上。圖5揭示本發(fā)明的另一實(shí)施例。在此實(shí)施例中，聚酰亞胺層109的第二寬度W2小于硅基保護(hù)層113的第三寬度W3。因此，聚酰亞胺層109的頂部部分118經(jīng)由組合開口 115 暴露。凸塊下金屬化層117位于硅基保護(hù)層113和聚酰亞胺層109的頂部部分上，且襯墊組合開口 115的側(cè)壁114。導(dǎo)電元件119位于凸塊下金屬化層117上方。在一些其它的實(shí)施例中，例如圖8所示的實(shí)施例，凸塊下金屬化層117不位于硅基保護(hù)層113的頂部部分上。本發(fā)明各實(shí)施例可用來(lái)改進(jìn)傳統(tǒng)焊錫凸塊工藝的缺點(diǎn)。舉例來(lái)說(shuō)，在各實(shí)施例中， 硅基保護(hù)層113保護(hù)聚酰亞胺層109，防止其受到后續(xù)等離子體清潔工藝的損傷。W2/W1和 W3/W1適當(dāng)?shù)姆秶筛倪M(jìn)構(gòu)件的良率。雖然本發(fā)明已揭示較佳實(shí)施例如上，然而其并非用以限定本發(fā)明，任何本領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的改變與潤(rùn)飾。另外，本發(fā)明不特別限定于特定說(shuō)明書中描述的實(shí)施例的工藝、裝置、制造方法、組成和步驟。本領(lǐng)域普通技術(shù)人員可根據(jù)本發(fā)明說(shuō)明書的揭示，進(jìn)一步發(fā)展出與本發(fā)明大體上具有相同功能或大體上可達(dá)成相同結(jié)果的工藝、裝置、制造方法、組成和步驟。因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體裸片，包括一基底；一接合墊，位于該基底上方，該接合墊具有一第一寬度；一聚酰亞胺層，位于該基底和該接合墊上方，該聚酰亞胺層于該接合墊上方具有一第一開口，該第一開口有一第二寬度；一硅基保護(hù)層，位于該聚酰亞胺層上，該硅基保護(hù)層于該接合墊上方具有一第二開口， 該第二開口有一第三寬度，其中該第一開口和該第二開口形成一具有側(cè)壁的組合開口，暴露部分該接合墊；一凸塊下金屬化層，位于該組合開口的側(cè)壁上方，且接觸該接合墊的暴露部分；及一導(dǎo)電元件，位于該凸塊下金屬化層上。
2.如權(quán)利要求1所述的半導(dǎo)體裸片，其中該第二寬度和該第一寬度的比例大體上為 0. 15 0. 6。
3.如權(quán)利要求1所述的半導(dǎo)體裸片，其中該第三寬度和該第一寬度的比例大體上為 0. 15 0. 6。
4.如權(quán)利要求1所述的半導(dǎo)體裸片，其中該導(dǎo)電元件包括焊錫凸塊和銅柱。
5.如權(quán)利要求1所述的半導(dǎo)體裸片，其中該硅基保護(hù)層包括氮化硅、氮氧化硅、氧化硅或碳化硅。
6.一種半導(dǎo)體裸片，包括 一基底；一低介電常數(shù)介電層，位于該基底上方；一接合墊，位于該低介電常數(shù)介電層上方，該接合墊具有第一寬度； 一聚酰亞胺層，位于該基底和該接合墊上方，該聚酰亞胺層包括具有第二寬度的第一開口 ；一氮化硅層，直接位于該聚酰亞胺層上方，該氮化硅層包括一具有第三寬度的第二開口，其中該第一開口和該第二開口形成一具有側(cè)壁的組合開口，暴露部分該接合墊，且該第二寬度小于該第三寬度；一凸塊下金屬化層，襯墊該組合開口的側(cè)壁，位于該氮化硅層的頂部部分上，且接觸該接合墊的暴露部分；及一導(dǎo)電元件，位于該凸塊下金屬化層上。
7.如權(quán)利要求6所述的半導(dǎo)體裸片，其中該第二寬度和該第一寬度的比例大體上為 0. 15 0. 6，該第三寬度和該第一寬度的比例大體上為0. 15 0. 6。
8.一種形成導(dǎo)電元件的方法，包括形成一接合墊于一基底上方，該接合墊具有一第一寬度；形成一聚酰亞胺層于該基底和該接合墊上方，該聚酰亞胺層于該接合墊上方具有一第一開口，該第一開口有一第二寬度；形成一硅基保護(hù)層于該聚酰亞胺層上，該硅基保護(hù)層于該接合墊上方具有一第二開口，該第二開口有一第三寬度，其中該第一開口和該第二開口形成一具有側(cè)壁的組合開口， 暴露部分該接合墊；形成一凸塊下金屬化層于該組合開口的側(cè)壁上方，且接觸該接合墊的暴露部分；及形成一導(dǎo)電元件于該凸塊下金屬化層上。
9.如權(quán)利要求8所述的形成導(dǎo)電元件的方法，其中該硅基保護(hù)層包括氮化硅、氮氧化硅、氧化硅或碳化硅。
10.如權(quán)利要求8所述的形成導(dǎo)電元件的方法，其中該第二寬度和該第一寬度的比例大體上為0. 15 0. 6，該第三寬度和該第一寬度的比例大體上為0. 15 0. 6。
全文摘要
本發(fā)明提供一種半導(dǎo)體裸片，包括一基底；一接合墊，形成于基底上方，接合墊具有一第一寬度；一聚酰亞胺層，形成于基底和接合墊上方，聚酰亞胺層于接合墊上方具有一第一開口，第一開口有一第二寬度；一硅基保護(hù)層，位于聚酰亞胺層上，硅基保護(hù)層于接合墊上方具有一第二開口，第二開口有一第三寬度，其中第一開口和第二開口形成一具有側(cè)壁的組合開口，暴露部分接合墊；一凸塊下金屬化層，位于組合開口的側(cè)壁上方，且接觸接合墊的暴露部分；及一導(dǎo)電元件，位于凸塊下金屬化層上。本發(fā)明各實(shí)施例可用來(lái)改進(jìn)傳統(tǒng)焊錫凸塊工藝的缺點(diǎn)；在各實(shí)施例中，硅基保護(hù)層保護(hù)聚酰亞胺層，防止其受到后續(xù)等離子體清潔工藝的損傷；聚酰亞胺層中開口的寬度與硅基保護(hù)層中開口的寬度相對(duì)于接合墊的寬度的比例的適當(dāng)范圍可改進(jìn)構(gòu)件的良率。
文檔編號(hào)H01L23/00GK102222647SQ20101053419
公開日2011年10月19日 申請(qǐng)日期2010年11月2日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者劉重希, 吳逸文, 黃見翎 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司