專利名稱：一種石墨烯器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種半導(dǎo)體器件及其制造方法，具體來說，涉及一種石墨烯的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
當(dāng)前，針對前瞻性先導(dǎo)研究，國際上最關(guān)心的是llnm-16nm技術(shù)代以后，CMOS器件是否還能象現(xiàn)在這樣基于硅半導(dǎo)體襯底。一個研究熱點是開發(fā)新的具有更高載流子遷移率的材料體系和新的技術(shù)手段來進一步延展摩爾定律和超越硅CMOS (Beyond Si-CMOS)，推進集成電路技術(shù)的發(fā)展。石墨烯材料以其優(yōu)異的物理性質(zhì)得到了廣泛的關(guān)注，比如其高的載流子遷移率、 高導(dǎo)電性能以及高導(dǎo)熱性能等，是被人們很看好的一種碳基材料。雖然石墨烯材料展現(xiàn)出了很多優(yōu)異的物理特性，但由于其幾乎為零的帶隙，使其作為高遷移率溝道材料在CMOS器件中的應(yīng)用還面臨著許多挑戰(zhàn)。目前，一些研究表明能夠在一定程度上通過增大石墨烯的帶隙，來提高石墨烯器件的開關(guān)比，但同時，都會或多或少會犧牲石墨烯載流子遷移率或器件的速度。因此，有必要提出一種能增加石墨烯器件開關(guān)比而又無需增大石墨烯材料的帶隙，從而不影響器件速度的石墨烯器件結(jié)構(gòu)及其制造方法。

發(fā)明內(nèi)容
鑒于上述問題，本發(fā)明提供了一種石墨烯器件結(jié)構(gòu)，所述器件結(jié)構(gòu)包括石墨烯層；形成于石墨烯層上的柵極區(qū)；形成于柵極區(qū)一側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)；其中所述半導(dǎo)體摻雜區(qū)為所述器件結(jié)構(gòu)的漏極區(qū)，位于所述柵極區(qū)另一側(cè)的石墨烯層為所述器件結(jié)構(gòu)的源極區(qū)。此外，本發(fā)明還提供了上述石墨烯器件的制造方法，所述方法包括A、提供襯底， 所述襯底包括絕緣層以及其上的半導(dǎo)體層；B、在所述半導(dǎo)體層內(nèi)形成隔離層以及半導(dǎo)體摻雜層，所述隔離層與所述半導(dǎo)體摻雜層相鄰接；C、在所述隔離層及部分所述半導(dǎo)體摻雜層上形成石墨烯層，以及沿所述隔離層與半導(dǎo)體摻雜層鄰接的方向在所述石墨烯層上形成柵極區(qū)；其中所述半導(dǎo)體摻雜區(qū)為所述器件結(jié)構(gòu)的漏極區(qū)，所述隔離層上柵極區(qū)一側(cè)的石墨烯層為漏極區(qū)。通過采用本發(fā)明所述的器件結(jié)構(gòu)，在柵極區(qū)的一側(cè)形成了與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)，通過所述半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，而不必增大石墨烯的帶隙，因而不會降低石墨烯材料的遷移率即器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。


圖1示出了根據(jù)本發(fā)明實施例的石墨烯器件結(jié)構(gòu)的示意圖2示出了根據(jù)本發(fā)明的實施例的η型石墨烯器件在各個工作模式下的能帶圖；圖3示出了根據(jù)本發(fā)明的實施例的ρ型石墨烯器件在各個工作模式下的能帶圖；圖4-圖8Α示出了根據(jù)本發(fā)明石墨烯器件的實施例各個制造階段的示意圖。
具體實施例方式本發(fā)明通常涉及一種石墨烯器件及其制造方法。下文的公開提供了許多不同的實施例或例子用來實現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡化本發(fā)明的公開，下文中對特定例子的部件和設(shè)置進行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設(shè)置之間的關(guān)系。此外，本發(fā)明提供了的各種特定的工藝和材料的例子，但是本領(lǐng)域普通技術(shù)人員可以意識到其他工藝的可應(yīng)用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的結(jié)構(gòu)可以包括第一和第二特征形成為直接接觸的實施例，也可以包括另外的特征形成在第一和第二特征之間的實施例，這樣第一和第二特征可能不是直接接觸。參考圖1，圖1示出了根據(jù)本發(fā)明實施例的石墨烯器件結(jié)構(gòu)的示意圖，所述器件結(jié)構(gòu)包括石墨烯層202，所述石墨烯層202可以包括單層或多層的石墨烯原子；與石墨烯層 202相接觸的柵極區(qū)204，所述柵極區(qū)包括柵介質(zhì)層204-1和柵電極204-2，所述柵介質(zhì)層包括Si02、Si0N或高k介質(zhì)材料(和SiA相比，具有高的介電常數(shù))，高k介質(zhì)材料的例子包括Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO,其組合和 / 或者其它適當(dāng)?shù)牟牧?，所述柵電極包括多晶硅或金屬材料(例如TiN)；形成于柵極區(qū)204 —側(cè)的、 與石墨烯層202相接觸的半導(dǎo)體摻雜區(qū)206，所述半導(dǎo)體摻雜區(qū)包括半導(dǎo)體材料，且具有η 型或P型摻雜，所述η型或ρ型摻雜為重?fù)诫s，所述半導(dǎo)體摻雜區(qū)206與所述柵極區(qū)204相互隔離，其中所述半導(dǎo)體摻雜區(qū)206為器件的漏極區(qū)，位于所述柵極區(qū)另一側(cè)的石墨烯層 202為所述器件結(jié)構(gòu)的源極區(qū)。所述通過所述半導(dǎo)體摻雜區(qū)206來提高石墨烯器件的開關(guān)比。為了更好理解本發(fā)明，以下將詳細(xì)介紹η型和ρ型石墨烯器件的能帶圖，參考圖2 和圖3所示，所述η型石墨烯器件指半導(dǎo)體摻雜區(qū)為η型摻雜，所述ρ型石墨烯器件指半導(dǎo)體摻雜區(qū)為P型摻雜，其中Vgs為柵-源電壓，Vds為漏-源電壓，VthruVthp分別為η型、 P型器件的閾值電壓。參考圖2，圖2為η型石墨烯器件在各個工作模式下的能帶圖，當(dāng)柵極偏置低于閾值電壓時(此例為Vgs ^ 0)，器件處于在截止?fàn)顟B(tài)，參考圖2中所示截止?fàn)顟B(tài)的能帶圖，此時石墨烯中費米能級低于狄拉克點，因而載流子為空穴，而由于半導(dǎo)體摻雜區(qū)為η型，石墨烯中的空穴需要越過較高的勢壘才能通過漏極區(qū)，因此器件關(guān)斷，并且漏電流大小與勢壘高度成指數(shù)反比。當(dāng)柵極偏置高于閾值電壓時(Vgs >0)，石墨烯內(nèi)費米能級高于狄拉克點，載流子為電子，η型半導(dǎo)體摻雜區(qū)對電子基本不會形成勢壘，因而器件導(dǎo)通，參考圖2中所示的線性導(dǎo)電或飽和狀態(tài)的能帶圖。而由于此器件中對石墨烯的帶隙沒有限制，因而可以達到非常高的遷移率。參考圖3，圖3為ρ型石墨烯器件在各個工作模式下的能帶圖，當(dāng)柵極偏置高于閾值電壓時(Vgs >0)，器件處于在截止?fàn)顟B(tài)，參考圖3所示截止?fàn)顟B(tài)的能帶圖，此時石墨烯中費米能級高于狄拉克點，載流子為電子，而由于半導(dǎo)體摻雜區(qū)為P型，石墨烯中的電子需要越過較高的勢壘才能通過源漏區(qū)，因此器件關(guān)斷，并且漏電流大小與勢壘高度成指數(shù)反比。 當(dāng)柵極偏置低于閾值電壓時(VgS < 0)，石墨烯內(nèi)費米能級低于狄拉克點，載流子為空穴， P型半導(dǎo)體摻雜區(qū)對空穴基本不會形成勢壘，因而器件導(dǎo)通，參考圖3中所示的線性導(dǎo)電或飽和狀態(tài)的能帶圖。而由于此器件中對石墨烯的帶隙沒有限制，因而可以達到非常高的遷移率。以上對本發(fā)明所述的石墨烯器件及能帶圖進行了詳細(xì)介紹，通過采用本發(fā)明石墨烯器件結(jié)構(gòu)，通過η型或ρ型的半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，同時不影響石墨烯載流子遷移率亦即不犧牲器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。以下將詳細(xì)描述形成上述石墨烯器件的制造方法的一個實施例，具體參考圖 4-圖8A為本發(fā)明石墨烯器件制造方法實施例的中間步驟的示意圖，包括俯視圖、AA'向視圖。在步驟SO1，提供襯底，所述襯底包括絕緣層以及其上的半導(dǎo)體層。在本實施例中， 所述襯底可以是SOI襯底200，參考圖4A所示，所述SOI襯底200包括頂層硅200-3、埋氧化層200-2以及背襯底200-1，所述埋氧化層200-2即為襯底的絕緣層，所述頂層硅200-3 即為襯底的半導(dǎo)體層。在步驟S02，在所述襯底的半導(dǎo)體層200-3內(nèi)形成隔離層205以及半導(dǎo)體摻雜層 206，所述隔離層205與所述半導(dǎo)體摻雜層206相鄰接，參考圖4 (俯視圖)、圖4A(AA’向視圖)。在本發(fā)明實施例中，具體來說，首先，刻蝕所述頂層硅200-3形成溝槽，而后沉積介質(zhì)材料并進行平坦化處理，以形成隔離層205，所述介質(zhì)材料包括氮化硅、二氧化硅或其他絕緣物質(zhì)材料，而后進行重離子摻雜，在與隔離層205相鄰接的半導(dǎo)體層內(nèi)形成半導(dǎo)體摻雜層206，所述重離子摻雜為η型或ρ型摻雜。在步驟S03，在所述隔離層及部分所述半導(dǎo)體摻雜層上形成石墨烯層，以及沿所述隔離層與半導(dǎo)體摻雜層鄰接的方向在所述石墨烯層上形成柵極區(qū)。具體來說，首先，在所述器件結(jié)構(gòu)上依次沉積石墨烯層202、柵介質(zhì)層204-1和柵電極204-2，如圖5、圖5Α(ΑΑ’向視圖)所示，可以利用CVD、熱分解法、微機械剝離法，以及他們的鍵合轉(zhuǎn)移法或其他合適的方法來形成單層或多層的石墨烯材料，所述柵介質(zhì)層 204-1包括Si02、SiON或高k介質(zhì)材料(和SW2相比，具有高的介電常數(shù))，高k介質(zhì)材料的例子包括Hf02、HfSiO、HfSiON、HfTaO, HfTiO, HfZrO, A1203、La2O3, ZrO2, LaAlO,其組合和 /或者其它適當(dāng)?shù)牟牧?，所述柵電極204-2包括多晶硅或金屬材料(例如TiN)，可以采用濺射、CVD、PLD、MOCVD、ALD、PEALD或其他合適的方法形成。而后，將所述柵介質(zhì)層204-1和柵電極204-2圖形化，如圖6、圖6A(AA’向視圖)所示，在沿所述隔離層205與半導(dǎo)體摻雜層 206鄰接的方向(如圖7A中箭頭所示)上形成柵極區(qū)204。而后，用掩膜層207，例如光敏刻蝕劑，將所述柵極區(qū)204以及半導(dǎo)體摻雜層206上的部分石墨烯層掩蓋，并刻蝕去除未被掩蓋的石墨烯層202，以暴露部分半導(dǎo)體摻雜層206，如圖7、圖7A(AA’向視圖)所示，而后去除掩膜層207。本實施例中，所述半導(dǎo)體摻雜區(qū)206為所述器件結(jié)構(gòu)的漏極區(qū)，所述隔離層205上柵極區(qū)204 —側(cè)的石墨烯層202為漏極區(qū)，通過所述半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比。而后，在所述器件上形成層間介質(zhì)層208，可以通過在所述器件上沉積介質(zhì)材料，例如SiO2,而后將其平坦化，例如CMP (化學(xué)機械拋光)的方法，形成層間介質(zhì)層208， 而后刻蝕所述層間介質(zhì)層208形成接觸孔，并用金屬材料，例如W、Cu等，填充所述接觸孔以形成接觸210，從而在所述源漏區(qū)及柵極區(qū)上形成接觸，參考圖8、圖8A(AA’向視圖)。以上僅是實現(xiàn)本發(fā)明石墨烯器件結(jié)構(gòu)的一個實施例，所述制造方法僅僅是示例， 本領(lǐng)域的技術(shù)人員還可以通過其他的方法形成本發(fā)明所述石墨烯器件結(jié)構(gòu)。以上對形成本發(fā)明的石墨烯器件結(jié)構(gòu)及制造方法的實施例進行了詳細(xì)的描述，通過形成和石墨烯層接觸的η型或ρ型的半導(dǎo)體摻雜層，來增加石墨烯的帶隙，同時不影響石墨烯載流子遷移率，提高石墨烯器件的開關(guān)比，且不必犧牲器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。雖然關(guān)于示例實施例及其優(yōu)點已經(jīng)詳細(xì)說明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護范圍的情況下，可以對這些實施例進行各種變化、替換和修改。對于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護范圍內(nèi)的同時，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說明書中描述的特定實施例的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對于目前已存在或者以后即將開發(fā)出的工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對應(yīng)實施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對它們進行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護范圍內(nèi)。
權(quán)利要求
1.一種石墨烯器件結(jié)構(gòu)，所述結(jié)構(gòu)包括 石墨烯層；形成于石墨烯層上的柵極區(qū)；形成于柵極區(qū)一側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)；其中所述半導(dǎo)體摻雜區(qū)為所述器件結(jié)構(gòu)的漏極區(qū)，位于所述柵極區(qū)另一側(cè)的石墨烯層為所述器件結(jié)構(gòu)的源極區(qū)。
2.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述半導(dǎo)體摻雜區(qū)形成于所述柵極區(qū)一側(cè)的石墨烯層下。
3.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述半導(dǎo)體摻雜區(qū)具有η型或P型摻雜。
4.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述半導(dǎo)體摻雜區(qū)具有重?fù)诫s。
5.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，其中所述柵極區(qū)包括柵介質(zhì)層和柵電極。
6.根據(jù)權(quán)利要求5所述的器件結(jié)構(gòu)，其中所述柵電極包括多晶硅或金屬材料。
7.根據(jù)權(quán)利要求1所述的器件結(jié)構(gòu)，在所述器件結(jié)構(gòu)還包括形成于所述源極區(qū)、漏極區(qū)以及柵電極上的接觸。
8.—種石墨烯器件的制造方法，所述方法包括Α、提供襯底，所述襯底包括絕緣層以及其上的半導(dǎo)體層；B、在所述半導(dǎo)體層內(nèi)形成隔離層以及半導(dǎo)體摻雜層，所述隔離層與所述半導(dǎo)體摻雜層相鄰接；C、在所述隔離層及部分所述半導(dǎo)體摻雜層上形成石墨烯層，以及沿所述隔離層與半導(dǎo)體摻雜層鄰接的方向在所述石墨烯層上形成柵極區(qū)；其中所述半導(dǎo)體摻雜區(qū)為所述器件結(jié)構(gòu)的漏極區(qū)，所述隔離層上柵極區(qū)一側(cè)的石墨烯層為漏極區(qū)。
9.根據(jù)權(quán)利要求8所述的方法，其中所述襯底為SOI襯底，所述SOI襯底包括頂層硅、 埋氧化層以及背襯底。
10.根據(jù)權(quán)利要求9所述的方法，其中所述步驟B包括 圖形化所述頂層硅，并填充形成隔離層；在所述頂層硅內(nèi)形成半導(dǎo)體摻雜區(qū)。
11.根據(jù)權(quán)利要求8所述的方法，其中所述半導(dǎo)體摻雜區(qū)具有重?fù)诫s。
12.根據(jù)權(quán)利要求8所述的方法，其中所述半導(dǎo)體摻雜區(qū)具有η型或ρ型摻雜。
13.根據(jù)權(quán)利要求8所述的方法，其中所述步驟C包括 在所述器件上形成石墨烯層；沿所述隔離層與半導(dǎo)體摻雜層鄰接的方向在所述石墨烯層上形成柵極區(qū)； 部分去除所述半導(dǎo)體摻雜層上未被柵極區(qū)覆蓋的石墨烯層。
14.根據(jù)全力要求8所述的方法，在所述步驟C后還包括 在所述器件上形成層間介質(zhì)層；在所述柵極區(qū)上、源極區(qū)、漏極區(qū)上形成接觸。
全文摘要
本發(fā)明公開了一種石墨烯器件結(jié)構(gòu)及其制造方法，所述器件結(jié)構(gòu)包括石墨烯層；形成于石墨烯層上的柵極區(qū)；形成于柵極區(qū)一側(cè)的、與石墨烯層相接觸的半導(dǎo)體摻雜區(qū)；其中所述半導(dǎo)體摻雜區(qū)為所述器件結(jié)構(gòu)的漏極區(qū)，位于所述柵極區(qū)另一側(cè)的石墨烯層為所述器件結(jié)構(gòu)的源極區(qū)。通過所述半導(dǎo)體摻雜區(qū)來提高石墨烯器件的開關(guān)比，而不必增大石墨烯材料本身的帶隙亦即不犧牲材料的遷移率和器件的速度，從而使石墨烯材料在CMOS器件中的得到更好的應(yīng)用。
文檔編號H01L29/78GK102468333SQ20101053200
公開日2012年5月23日 申請日期2010年10月29日 優(yōu)先權(quán)日2010年10月29日
發(fā)明者劉新宇, 葉甜春, 朱慧瓏, 梁擎擎, 王文武, 金智, 鐘匯才 申請人:中國科學(xué)院微電子研究所