雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法
【專利摘要】本發(fā)明公開了一種雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法，通過在襯底上鰭結(jié)構(gòu)中間的柵極位置覆蓋形成兩個側(cè)面的石墨烯層，再依次沉積柵極介質(zhì)層和柵極電極層，從而形成雙柵石墨烯結(jié)構(gòu)，以形成3D器件，可以提高晶體管的電學性能，并相較于單柵石墨烯結(jié)構(gòu)，本發(fā)明的雙柵結(jié)構(gòu)還可縮小晶體管占用的硅片表面面積。
【專利說明】雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件的制造【技術(shù)領(lǐng)域】，尤其涉及一種雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體器件的性能穩(wěn)步提高。半導(dǎo)體器件的性能提高主要通過不斷縮小半導(dǎo)體器件的特征尺寸來實現(xiàn)，半導(dǎo)體器件的特征尺寸已經(jīng)縮小到納米級另IJ。半導(dǎo)體器件在這種特征尺寸下，傳統(tǒng)平面制作半導(dǎo)體器件的方法，也就是單柵半導(dǎo)體器件的制作方法已經(jīng)無法適用了，所以出現(xiàn)了多柵半導(dǎo)體器件的制作方法。與單柵半導(dǎo)體器件的制作方法相比較，多柵半導(dǎo)體器件具有更強的短溝道抑制能力、更好的亞閾特性，更高的驅(qū)動能力以及能帶來更高的電路密度。
[0003]目前，鰭式場效應(yīng)管(FinFET)作為多柵半導(dǎo)體器件的代表被廣泛使用，F(xiàn)inFET分為雙柵FinFET和雙柵FinFET，其中的雙柵FinFET被廣泛使用。
[0004]圖1為現(xiàn)有技術(shù)雙柵FinFET的制作方法流程圖，結(jié)合圖2a?圖2e所示的現(xiàn)有技術(shù)雙柵FinFET的制作過程剖面結(jié)構(gòu)示意圖，對制作方法進行詳細說明:
[0005]步驟101、提供娃上半導(dǎo)體(SOI, semiconductor on insulator)晶體為襯底材料的襯底11，該襯底11是由體硅區(qū)1、隱埋氧化層2及單晶硅3構(gòu)成，如圖2a所示；
[0006]步驟102、在該襯底11上形成具有翅片結(jié)構(gòu)(即Fin，或稱鰭結(jié)構(gòu))圖案的掩膜12，如圖2b所示；在該步驟中，具有翅片結(jié)構(gòu)圖案的掩膜12可以為氮化硅層，形成過程為:在襯底11上沉積掩膜12，在掩膜12涂覆光阻膠層后，采用具有翅片結(jié)構(gòu)的光罩曝光涂覆光阻膠層后顯影，在光阻膠層上形成翅片結(jié)構(gòu)圖案的光阻膠層，然后以具有翅片結(jié)構(gòu)圖案的光阻膠層為掩膜，刻蝕掩膜12，得到具有翅片結(jié)構(gòu)圖案的掩膜12 ;在該步驟中，也可以采用納米壓印方式形成具有翅片結(jié)構(gòu)圖案的掩膜12 ;在圖2b的圓圈中為具有翅片結(jié)構(gòu)圖案的掩膜12立體結(jié)構(gòu)圖；
[0007]步驟103、以具有翅片結(jié)構(gòu)圖案的掩膜12為遮擋，刻蝕襯底11中的單晶硅3，得到翅片結(jié)構(gòu)后，去除剩余的掩膜12，如圖2c所示；在圖2c的圓圈中為翅片結(jié)構(gòu)的立體結(jié)構(gòu)圖；
[0008]步驟104、在翅片結(jié)構(gòu)的中間區(qū)域采用離子注入方式進行高摻雜后退火，得到高摻雜區(qū)，然后采用腐蝕溶劑清洗翅片結(jié)構(gòu)，腐蝕掉中間區(qū)域的高摻雜區(qū)，未摻雜區(qū)未被腐蝕掉，如圖2d所示；在圖2d的圓圈為已經(jīng)經(jīng)過中間區(qū)域摻雜及腐蝕后的翅片結(jié)構(gòu)的立體結(jié)構(gòu)圖；
[0009]步驟105、在剩余的翅片結(jié)構(gòu)表面依次沉積柵極介質(zhì)層及多晶硅層，然后采用光刻和刻蝕工藝在翅片的中間區(qū)域形成柵極，如圖2e所示；在本步驟中，翅片的兩端分別作為源極和漏極；在圖2e的圓圈為立體結(jié)構(gòu)不意圖；
[0010]步驟106、對柵極、源極及漏極采用離子注入方式進行摻雜，得到FinFET的器件層，在圖中未示出。
[0011]研究表明，石墨烯材料是由單層石墨結(jié)構(gòu)構(gòu)成的，具有極好的電學性能，尤其是其載流子遷移率要遠高于普通的Si材料，其理論計算值大約高于Si材料載流子遷移率1-2個數(shù)量級，因此石墨烯在晶體管中的應(yīng)用備受關(guān)注。
[0012]如何將石墨烯應(yīng)用于多柵鰭式場效應(yīng)晶體管中作為溝道材料，實現(xiàn)3D器件，以提高晶體管的電學性能，是本領(lǐng)域技術(shù)人員亟待解決的技術(shù)問題之一。
【發(fā)明內(nèi)容】
[0013]本發(fā)明的目的在于彌補上述現(xiàn)有技術(shù)的不足，提供一種雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法，以形成3D器件，提高晶體管的電學性能，并可縮小晶體管占用的硅片表面面積。
[0014]為實現(xiàn)上述目的，本發(fā)明提供一種雙柵石墨烯鰭式場效應(yīng)晶體管，其包括:襯底、襯底上的第一介質(zhì)層以及第一介質(zhì)層上的鰭結(jié)構(gòu)(即現(xiàn)有技術(shù)中所稱“翅片結(jié)構(gòu)”)，所述鰭結(jié)構(gòu)為立方體形狀且包括中間位置的柵極以及兩端位置的源/漏電極，所述柵極具有不與下層介質(zhì)層相接觸的兩個側(cè)面和一個頂面，所述兩個側(cè)面上依次覆蓋石墨烯層、柵極介質(zhì)層以及柵極電極層，以形成雙柵石墨烯結(jié)構(gòu)。
[0015]進一步地，所述頂面上依次覆蓋柵極介質(zhì)層和柵極電極層，且頂面上的柵極電極層與兩個側(cè)面上的柵極電極層相接觸。
[0016]進一步地,所述第一介質(zhì)層為S12或SiN,所述鰭結(jié)構(gòu)為S12或SiN,所述石墨烯層為單層石墨烯或多層石墨烯。
[0017]進一步地，所述柵極介質(zhì)層為二氧化硅或高K值材料，所述柵極電極層為多晶硅或金屬材料。
[0018]進一步地，所述柵極介質(zhì)層為二氧化硅或含HfO2，所述柵極電極層為Ta、TaN或Mo。
[0019]本發(fā)明還提供一種雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其包括以下步驟:
[0020]步驟S01，提供硅片襯底，并在襯底上形成第一介質(zhì)層；
[0021]步驟S02，在所述第一介質(zhì)層上形成圖形化的金屬層，所述金屬層具有溝槽；
[0022]步驟S03，在高溫下，利用含碳氣體在所述金屬層表面生長石墨烯薄膜，所述金屬層表面包括金屬層的側(cè)面和頂面；
[0023]步驟S04，在生長石墨烯薄膜的金屬層上沉積第二介質(zhì)層，使所述金屬層的溝槽內(nèi)填充有介質(zhì)材料；
[0024]步驟S05，平坦化所述硅片，以露出所述金屬層的頂面；
[0025]步驟S06，去除所述金屬層，形成介質(zhì)材料兩側(cè)覆蓋有石墨烯薄膜的鰭結(jié)構(gòu)；
[0026]步驟S07，在所述鰭結(jié)構(gòu)上依次沉積柵極介質(zhì)層和柵極電極層并圖形化，形成鰭結(jié)構(gòu)中間位置的柵極圖形，并去除柵極圖形以外的石墨烯薄膜；
[0027]步驟S08，對所述鰭結(jié)構(gòu)的兩端進行離子注入，形成源/漏電極。
[0028]進一步地，步驟S02包括在所述第一介質(zhì)層上沉積金屬層，并圖形化所述金屬層。
[0029]進一步地，步驟S02包括在所述第一介質(zhì)層上沉積一層介質(zhì)并刻蝕出溝槽，然后沉積金屬層并平坦化，接著反刻去除金屬層之間的介質(zhì)。
[0030]進一步地，所述金屬層為N1、Cu、Co、Ge或它們的合金。
[0031]進一步地，步驟S03包括利用CH基氣體和氫氣，通過高溫CVD工藝生長石墨烯薄膜。
[0032]進一步地，步驟S07包括利用CVD或ALD工藝沉積所述柵極介質(zhì)層，利用CVD或PVD工藝沉積所述柵極電極層。
[0033]進一步地，步驟S07與S08之間還包括通過離子注入形成LDD輕摻雜漏區(qū)結(jié)構(gòu)，并在所述柵極圖形與鰭結(jié)構(gòu)兩端待形成源/漏電極區(qū)域之間形成側(cè)墻。
[0034]本發(fā)明提供的雙柵石墨烯鰭式場效應(yīng)晶體管及其制造方法，在鰭結(jié)構(gòu)中間的柵極位置覆蓋形成兩個側(cè)面的石墨烯層，再依次沉積柵極介質(zhì)層和柵極電極層，從而形成雙柵石墨烯結(jié)構(gòu)，以形成3D器件，可以提高晶體管的電學性能，并相較于單柵石墨烯結(jié)構(gòu)，本發(fā)明的雙柵結(jié)構(gòu)還可縮小晶體管占用的硅片表面面積。
【專利附圖】
【附圖說明】
[0035]為能更清楚理解本發(fā)明的目的、特點和優(yōu)點，以下將結(jié)合附圖對本發(fā)明的較佳實施例進行詳細描述，其中:
[0036]圖1為現(xiàn)有技術(shù)雙柵FinFET的制作方法流程圖；
[0037]圖2a-圖2e分別為現(xiàn)有技術(shù)雙柵FinFET的制作過程剖面結(jié)構(gòu)示意圖；
[0038]圖3為本發(fā)明雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法流程圖；
[0039]圖4a_圖4g為本發(fā)明雙柵石墨烯鰭式場效應(yīng)晶體管的制造過程剖面結(jié)構(gòu)示意圖；
[0040]圖5為本發(fā)明雙棚石墨稀轄式場效應(yīng)晶體管的俯視結(jié)構(gòu)不意圖；
[0041]圖6為圖5中A-A方向剖視圖。
【具體實施方式】
[0042]請參閱圖5和圖6，本實施例的雙柵石墨烯鰭式場效應(yīng)晶體管，其包括:襯底21、襯底21上的第一介質(zhì)層22以及第一介質(zhì)層22上的鰭結(jié)構(gòu)23，鰭結(jié)構(gòu)23為立方體形狀且包括中間位置的柵極31以及兩端位置的源極32和漏極33，圖6可見，鰭結(jié)構(gòu)23的截面為長方形，其一條邊與下方第一介質(zhì)層相接觸，另外三條邊即鰭結(jié)構(gòu)的三個表面不與第一介質(zhì)層相接觸，使得柵極31具有不與下層第一介質(zhì)層22相接觸的兩個側(cè)面和一個頂面，頂面上依次覆蓋柵極介質(zhì)層25和柵極電極層26，兩個側(cè)面上依次覆蓋有石墨烯層24、柵極介質(zhì)層25以及柵極電極層26，以形成雙柵石墨烯結(jié)構(gòu)。
[0043]其中，襯底21可以是S1、SiC或Ge，鰭結(jié)構(gòu)23可以是S12或SiN，石墨烯層可以是單層石墨烯或多層石墨烯，第一介質(zhì)層22可以是S12或SiN等；柵極介質(zhì)層25可以是二氧化硅或高K值材料，如含有HfO2的高K值材料，柵極電極層可以是多晶硅或金屬材料，如 Ta、TaN 或 Mo。
[0044]本實施例中，柵極的頂面依次覆蓋柵極介質(zhì)層和柵極電極層，且頂面的柵極電極層與兩個側(cè)面上的柵極電極層相接觸，目的是為了形成與側(cè)面器件的電連接。在實際應(yīng)用中，若無需此目的，可以去除柵極頂面的柵極介質(zhì)層和柵極電極層。
[0045]方法實施例1
[0046]請參閱圖3并同時參閱圖4a_4g，本實施例雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其包括以下步驟:
[0047]步驟S01，如圖4a所示，提供硅片的Si襯底51，并在Si襯底51上形成第一二氧化娃層52。
[0048]步驟S02，如圖4b所示，在第一二氧化硅層52上形成圖形化的Cu金屬層58，圖形化的Cu金屬層58具有多個溝槽581，用于形成鰭結(jié)構(gòu)。其中，本步驟可通過兩種方法實現(xiàn):a.在第一二氧化娃層52上沉積Cu金屬層58,通過刻蝕工藝，圖形化Cu金屬層58以產(chǎn)生溝槽581 ；b.利用大馬士革工藝，即在第一二氧化娃層52上沉積一層介質(zhì),如二氧化娃、氮化硅等，通過刻蝕工藝使介質(zhì)產(chǎn)生多個溝槽，然后沉積Cu金屬層，使溝槽內(nèi)填充有Cu金屬層，并平坦化金屬層，接著反刻去除Cu金屬層之間的介質(zhì)，從而產(chǎn)生Cu金屬層之間的溝槽581。本步驟中，金屬層還可以是其他材料，如N1、Cu、Co、Ge或它們的合金。
[0049]步驟S03，如圖4c所示，在高溫下，一般為800-1200°C，利用含碳氣體，在Cu金屬層58表面生長石墨烯薄膜54，包括Cu金屬層的頂面和側(cè)面，即每個溝槽側(cè)面的金屬表面。其中，本步驟可通過高溫CVD工藝實現(xiàn)石墨烯薄膜的生長，氣體優(yōu)選CH基氣體和氫氣的氣氛環(huán)境，如甲烷等。
[0050]步驟S04，如圖4d所示，在生長有石墨烯薄膜54的Cu金屬層58上沉積一層第二二氧化娃層59,使金屬層的溝槽581內(nèi)填充有二氧化娃。
[0051]步驟S05，如圖4e所示，利用CMP工藝平坦化硅片，露出Cu金屬層58的頂面。
[0052]步驟S06，如圖4f所示，腐蝕去除Cu金屬層58，形成二氧化硅兩側(cè)覆蓋有石墨烯薄膜54的鰭結(jié)構(gòu)53。
[0053]步驟S07,如圖4g所示,在鰭結(jié)構(gòu)53上依次沉積柵極介質(zhì)層55和柵極電極層56,并圖形化柵極介質(zhì)層55和柵極電極層56，去除鰭結(jié)構(gòu)中間柵極位置以外的柵極介質(zhì)和柵極電極，形成鰭結(jié)構(gòu)中間位置的柵極圖形，并去除柵極圖形以外的石墨烯薄膜。其中，本步驟通過CVD或ALD工藝沉積柵極介質(zhì)層55，通過CVD或PVD工藝沉積柵極電極層56。本實施例中柵極介質(zhì)層55為二氧化娃,柵極電極層56為多晶娃。
[0054]步驟S08，對鰭結(jié)構(gòu)53的兩端進行離子注入摻雜，形成源/漏電極。
[0055]由此，得到的晶體管結(jié)構(gòu)仍然是一種SOI結(jié)構(gòu)，具有優(yōu)異的電學性能。
[0056]實際應(yīng)用中，步驟S07與S208之間還包括通過離子注入形成LDD輕摻雜漏區(qū)結(jié)構(gòu)，并在所述柵極圖形與鰭結(jié)構(gòu)兩端待形成源/漏電極區(qū)域之間形成側(cè)墻等現(xiàn)有工藝，以完善晶體管結(jié)構(gòu)。其中，LDD輕摻雜漏區(qū)結(jié)構(gòu)位于柵極兩側(cè)側(cè)墻與源/漏電極之間。
[0057]在形成的雙柵石墨烯鰭式場效應(yīng)晶體管結(jié)構(gòu)中，以SiC襯底51作為溝道、第一二氧化硅層52作為柵極介質(zhì)、埋層襯底(SiC襯底51)作為電極，可與石墨烯層一起形成圍繞柵結(jié)構(gòu)。此時，可在各個器件之間的襯底區(qū)域通過形成STI或PN結(jié)來實現(xiàn)隔離。
【權(quán)利要求】
1.一種雙柵石墨烯鰭式場效應(yīng)晶體管，其特征在于，其包括:襯底、襯底上的第一介質(zhì)層以及第一介質(zhì)層上的鰭結(jié)構(gòu)，所述鰭結(jié)構(gòu)為立方體形狀且包括中間位置的柵極以及兩端位置的源/漏電極，所述柵極具有不與下層介質(zhì)層相接觸的兩個側(cè)面和一個頂面，所述兩個側(cè)面上依次覆蓋石墨烯層、柵極介質(zhì)層以及柵極電極層，以形成雙柵石墨烯結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的雙柵石墨烯鰭式場效應(yīng)晶體管，其特征在于:所述頂面上依次覆蓋柵極介質(zhì)層和柵極電極層，且頂面上的柵極電極層與兩個側(cè)面上的柵極電極層相接觸。
3.根據(jù)權(quán)利要求1或2所述的雙柵石墨烯鰭式場效應(yīng)晶體管，其特征在于:所述第一介質(zhì)層為Si02或SiN，所述鰭結(jié)構(gòu)為Si02或SiN，所述石墨烯層為單層石墨烯或多層石墨烯；所述柵極介質(zhì)層為二氧化硅或高K值材料，所述柵極電極層為多晶硅或金屬材料。
4.一種雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于，其包括以下步驟: 步驟S01，提供硅片襯底，并在襯底上形成第一介質(zhì)層； 步驟S02，在所述第一介質(zhì)層上形成圖形化的金屬層，所述金屬層具有溝槽； 步驟S03，在高溫下，利用含碳氣體在所述金屬層表面生長石墨烯薄膜，所述金屬層表面包括金屬層的側(cè)面和頂面； 步驟S04，在生長石墨烯薄膜的金屬層上沉積第二介質(zhì)層，使所述金屬層的溝槽內(nèi)填充有介質(zhì)材料； 步驟S05，平坦化所述硅片，以露出所述金屬層的頂面； 步驟S06，去除所述金屬層，形成介質(zhì)材料兩側(cè)覆蓋有石墨烯薄膜的鰭結(jié)構(gòu)； 步驟S07，在所述鰭結(jié)構(gòu)上依次沉積柵極介質(zhì)層和柵極電極層并圖形化，形成鰭結(jié)構(gòu)中間位置的柵極圖形，并去除柵極圖形以外的石墨烯薄膜； 步驟S08，對所述鰭結(jié)構(gòu)的兩端進行離子注入，形成源/漏電極。
5.根據(jù)權(quán)利要求4所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:步驟S02包括在所述第一介質(zhì)層上沉積金屬層，并圖形化所述金屬層。
6.根據(jù)權(quán)利要求4所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:步驟S02包括在所述第一介質(zhì)層上沉積一層介質(zhì)并刻蝕出溝槽，然后沉積金屬層并平坦化，接著反刻去除金屬層之間的介質(zhì)。
7.根據(jù)權(quán)利要求4、5或6所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:所述金屬層為N1、Cu、Co、Ge或它們的合金。
8.根據(jù)權(quán)利要求4所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:步驟S03包括利用CH基氣體和氫氣，通過高溫CVD工藝生長石墨烯薄膜。
9.根據(jù)權(quán)利要求4所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:步驟S07包括利用CVD或ALD工藝沉積所述柵極介質(zhì)層，利用CVD或PVD工藝沉積所述柵極電極層。
10.根據(jù)權(quán)利要求4所述的雙柵石墨烯鰭式場效應(yīng)晶體管的制造方法，其特征在于:步驟S07與S08之間還包括通過離子注入形成LDD輕摻雜漏區(qū)結(jié)構(gòu)，并在所述柵極圖形與鰭結(jié)構(gòu)兩端待形成源/漏電極區(qū)域之間形成側(cè)墻。
【文檔編號】H01L29/51GK104319291SQ201410593522
【公開日】2015年1月28日 申請日期:2014年10月29日 優(yōu)先權(quán)日:2014年10月29日
【發(fā)明者】康曉旭 申請人:上海集成電路研發(fā)中心有限公司