專利名稱：豎直型集成電路器件和存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路器件，更具體地，涉及豎直型半導(dǎo)體器件、包括豎直型半導(dǎo)體 器件的存儲(chǔ)器件以及制造豎直型半導(dǎo)體器件和包括其的存儲(chǔ)器件的方法。
背景技術(shù)：
電子產(chǎn)品被不斷期望滿足減小尺寸和更大的數(shù)據(jù)存儲(chǔ)和/或處理容量的競爭目 標(biāo)。因此，在這種電子產(chǎn)品中使用的集成電路器件需要是小的并高度集成。在這方面，近來 已經(jīng)開展對具有代替常規(guī)平面型結(jié)構(gòu)的豎直溝道結(jié)構(gòu)的豎直型半導(dǎo)體器件的研究。然而，例如由于其更復(fù)雜的制造工藝，難以制造具有高性能和高可靠性的豎直型 半導(dǎo)體器件。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的實(shí)施例提供了具有高性能和高可靠性的豎直型集成電路器件以及 使用豎直型半導(dǎo)體器件的存儲(chǔ)器件。本發(fā)明構(gòu)思的實(shí)施例還提供了制造半導(dǎo)體器件和存儲(chǔ) 器件的方法。然而，本發(fā)明構(gòu)思提供上述技術(shù)問題作為示例，但本發(fā)明構(gòu)思的技術(shù)問題不限 于此。根據(jù)一些實(shí)施例，豎直型集成電路器件包括襯底以及從該襯底豎直地突出的柱。 柱包括位于其中的下雜質(zhì)區(qū)和上雜質(zhì)區(qū)以及在下雜質(zhì)區(qū)和上雜質(zhì)區(qū)之間的豎直溝道區(qū)。柱 的其中包括下雜質(zhì)區(qū)的部分包括從所述柱橫向地延伸的臺(tái)面。器件還包括第一導(dǎo)電線和第 二導(dǎo)電線，第一導(dǎo)電線在柱的第一側(cè)壁上延伸并電接觸下雜質(zhì)區(qū)，第二導(dǎo)電線在柱的鄰近 豎直溝道區(qū)的第二側(cè)壁上延伸。第二導(dǎo)電線在垂直于第一導(dǎo)電線的方向上延伸并與臺(tái)面間 隔開。在一些實(shí)施例中，下雜質(zhì)區(qū)的截面面積可以大于豎直溝道區(qū)和上雜質(zhì)區(qū)的截面面 積。例如，柱的截面面積可以在遠(yuǎn)離襯底的方向上減小。在一些實(shí)施例中，第二導(dǎo)電線可以為字線。柵極絕緣層可以在豎直溝道區(qū)與字線 之間的第二側(cè)壁上延伸。字線可以在臺(tái)面上延伸，柵極絕緣層可以在臺(tái)面和字線之間延伸。在一些實(shí)施例中，臺(tái)面可以是第二臺(tái)面，柱的包括下雜質(zhì)區(qū)的部分還可以包括第 一臺(tái)面，該第一臺(tái)面在垂直于第一導(dǎo)電線的方向上從柱橫向延伸。第一導(dǎo)電線可以在第一 臺(tái)面上延伸。例如，第一導(dǎo)電線可以為位線，位線可以直接接觸第一臺(tái)面。在一些實(shí)施例中，襯底和柱可以是相同的半導(dǎo)體材料。在一些實(shí)施例中，器件還可以包括在襯底與柱之間的埋入絕緣層。此外，位線可以 在埋入絕緣層上延伸。在一些實(shí)施例中，位線可以是第一位線。器件還可以包括第二位線，第二位線在柱 的與第一側(cè)壁相反的第三側(cè)壁上延伸，第一側(cè)壁包括其上的第一位線。在一些實(shí)施例中，存儲(chǔ)電極可以提供在柱的其中包括上雜質(zhì)區(qū)的部分上。在一些實(shí)施例中，單元焊墊可以提供在柱的包括上雜質(zhì)區(qū)的部分與存儲(chǔ)電極之間。在一些實(shí)施例中，多個(gè)柱可以從襯底沿位線豎直地突出。多個(gè)柱可以分別包括其 中的上雜質(zhì)區(qū)和下雜質(zhì)區(qū)以及位于上雜質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)。多條字線可以 分別在多個(gè)柱中的各個(gè)柱的第二側(cè)壁上延伸并鄰近其中相應(yīng)的豎直溝道區(qū)。第二導(dǎo)電線可 以是多條字線之一，多條字線可以在垂直于位線的方向上延伸。在一些實(shí)施例中，多個(gè)柱的下雜質(zhì)區(qū)可以被電連接。在一些實(shí)施例中，多個(gè)柱可以從襯底沿字線豎直地突出。多個(gè)柱可以分別包括其 中的上雜質(zhì)區(qū)和下雜質(zhì)區(qū)以及位于上雜質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)。多條位線可以 分別在多個(gè)柱的各個(gè)柱的第一側(cè)壁上延伸。第一導(dǎo)電線可以為多條位線之一，多條位線可 以在垂直于字線的方向上延伸。根據(jù)另一些實(shí)施例，存儲(chǔ)器件包括具有單元區(qū)域和周邊電路區(qū)域的襯底、單元區(qū) 域上的豎直型半導(dǎo)體器件和周邊電路區(qū)域上的平面型半導(dǎo)體器件。豎直型半導(dǎo)體器件包括 在豎直方向上從單元區(qū)域突出的半導(dǎo)體柱。半導(dǎo)體柱包括上雜質(zhì)區(qū)、下雜質(zhì)區(qū)和位于上雜 質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)。位線設(shè)置在半導(dǎo)體柱的第一側(cè)壁上以電接觸下雜質(zhì) 區(qū)。字線設(shè)置在半導(dǎo)體柱的鄰近豎直溝道區(qū)的第二側(cè)壁上，并在基本垂直于位線的方向上 延伸。柵極絕緣層在豎直溝道區(qū)與字線之間的第二側(cè)壁上延伸，存儲(chǔ)電極設(shè)置在上雜質(zhì)區(qū) 上。在一些實(shí)施例中，平面型半導(dǎo)體器件可以包括在周邊電路區(qū)域上的平面型柵極電 極。在一些實(shí)施例中，平面型柵極電極可以設(shè)置在字線之上。根據(jù)另一些實(shí)施例，豎直型半導(dǎo)體器件包括襯底以及從該襯底突出的半導(dǎo)體柱。 柱包括位于其中的下雜質(zhì)區(qū)和上雜質(zhì)區(qū)以及位于下雜質(zhì)區(qū)和上雜質(zhì)區(qū)之間的豎直溝道區(qū)。 柱的底部包括第一臺(tái)面和第二臺(tái)面，第一臺(tái)面在第一方向上從柱橫向延伸，第二臺(tái)面在基 本垂直于第一方向的第二方向上從柱橫向延伸，其中第一臺(tái)面和第二臺(tái)面包括位于其中的 下雜質(zhì)區(qū)。第一臺(tái)面上的位線電接觸下雜質(zhì)區(qū)并在第二方向上延伸。第二臺(tái)面上的鄰近豎 直溝道區(qū)的字線在第一方向上延伸并與第一臺(tái)面間隔開。柵極絕緣層在豎直溝道區(qū)與字線 之間以及在下雜質(zhì)區(qū)與字線之間延伸。根據(jù)另一些實(shí)施例，存儲(chǔ)器件包括具有單元區(qū)域和周邊電路區(qū)的襯底、在單元區(qū) 域上的豎直型半導(dǎo)體器件以及在周邊電路區(qū)上的平面型半導(dǎo)體器件。豎直型半導(dǎo)體器件包 括半導(dǎo)體柱，該半導(dǎo)體柱在單元區(qū)域上沿豎直方向延伸，并包括下雜質(zhì)區(qū)、在下雜質(zhì)區(qū)上的 豎直溝道區(qū)以及在豎直溝道區(qū)上的上雜質(zhì)區(qū)。位線設(shè)置在下雜質(zhì)區(qū)的第一側(cè)壁上以接觸下 雜質(zhì)區(qū)，字線設(shè)置在豎直溝道區(qū)的第二側(cè)壁上以在垂直于位線的方向上延伸，柵極絕緣層 在豎直溝道區(qū)與字線之間延伸，存儲(chǔ)電極設(shè)置在上雜質(zhì)區(qū)上。根據(jù)另一些實(shí)施例，制造豎直型集成器件的方法包括在襯底上形成在豎直方向延 伸的柱。柱包括下雜質(zhì)區(qū)、在下雜質(zhì)區(qū)上的豎直溝道區(qū)以及在豎直溝道區(qū)上的上雜質(zhì)區(qū)。位 線形成在下雜質(zhì)區(qū)的第一側(cè)壁上以接觸下雜質(zhì)區(qū)。柵極絕緣層形成在豎直溝道區(qū)的第二側(cè) 壁上。字線形成在柵極絕緣層上以在垂直于位線的方向上延伸。


從以下結(jié)合附圖的詳細(xì)描述，本發(fā)明構(gòu)思的示范性實(shí)施例將被更清楚地理解，附 圖中圖1是根據(jù)本發(fā)明構(gòu)思的實(shí)施例示出半導(dǎo)體器件的透視圖；圖2是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖1的半導(dǎo)體器件沿線11-11’截取的截面圖；圖3是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖1的半導(dǎo)體器件沿線III-III’截取的截面 圖；圖4是根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例示出半導(dǎo)體器件的透視圖；圖5是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖4的半導(dǎo)體器件沿線V-V’截取的截面圖；圖6是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖4的半導(dǎo)體器件沿線VI-VI’截取的截面圖；圖7是根據(jù)本發(fā)明的另一實(shí)施例示出半導(dǎo)體器件的透視圖；圖8是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖7的半導(dǎo)體器件沿線VIII-VIII’截取的截 面圖；圖9是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖7的半導(dǎo)體器件沿線IX-IX’截取的截面圖；圖10是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)器件的透視圖；圖11是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的存儲(chǔ)器件的透視圖；圖12是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的存儲(chǔ)器件的透視圖；圖13A至圖22E是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例制造半導(dǎo)體器件和存儲(chǔ)器件的方 法的視圖；圖23是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)芯片的方框圖；圖24是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)芯片的方框圖；以及圖25是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的電子系統(tǒng)的方框圖。
具體實(shí)施例方式在下文將參照附圖描述本發(fā)明構(gòu)思的示范性實(shí)施例。然而，本發(fā)明構(gòu)思可以以許 多不同的形式實(shí)施，而不應(yīng)被解釋為限于這里闡述的示范性實(shí)施例。相反地，提供這些實(shí)施 例使得本公開透徹和完整，并將本發(fā)明的范圍充分地轉(zhuǎn)達(dá)給本領(lǐng)域技術(shù)人員。在附圖中，為 了清晰，層和區(qū)域的長度和尺寸可以被夸大。相同的附圖標(biāo)記始終指代相同的元件。應(yīng)當(dāng)理解，當(dāng)稱一個(gè)元件或一層在另一元件或?qū)印吧稀?、“連接到”或“耦接到”另一 元件或?qū)訒r(shí)，它可以直接在另一元件或?qū)由?、連接到或耦接到另一元件或?qū)?，或者還可以存 在插入的元件或?qū)印Ｏ喾?，?dāng)稱一個(gè)元件“直接在”另一元件或?qū)印吧稀?、“直接連接到”或“直 接耦接到”另一元件或?qū)訒r(shí)，不存在插入的元件或?qū)?。如此處所用的，術(shù)語“和/或”包括一 個(gè)或多個(gè)所列相關(guān)項(xiàng)目的任何及所有組合。應(yīng)當(dāng)理解，雖然這里可使用術(shù)語第一、第二、第三等描述各種元件、組件、區(qū)域、層 和/或部分，但這些元件、組件、區(qū)域、層和/或部分不應(yīng)受限于這些術(shù)語。這些術(shù)語僅用于 將一個(gè)元件、組件、區(qū)域、層或部分與另一區(qū)域、層或部分區(qū)別開。因此，以下討論的第一元件、 組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分而不背離本發(fā)明的教導(dǎo)。這里可以使用諸如“下面” “之下”、“底”、“下”、“之上”、“頂”、“上”的空間相對性術(shù) 語來描述如附圖所示的一個(gè)元件或特征與另一(些)元件或特征之間的關(guān)系。應(yīng)當(dāng)理解，空間相對性術(shù)語旨在概括除附圖所示取向之外的器件的使用和操作中的不同取向。例如， 如果附圖中的器件翻轉(zhuǎn)過來，被描述為“在”其它元件后特征“之下”或“下面”的元件將會(huì) 在其它元件或特征“之上”。因而，示范性術(shù)語“下”能夠涵蓋“上”和“下”兩種取向。器件 可以采取其它取向(旋轉(zhuǎn)90度或在其它取向)，此處所用的空間相對性描述符做相應(yīng)解釋。 此外，如這里所使用的，“橫向”指代與豎直方向基本正交的方向。這里所用的術(shù)語僅僅是為了描述特定實(shí)施例，并非要限制本發(fā)明。如此處所用的， 除非上下文另有明確表述，否則單數(shù)形式“一”和“該”均同時(shí)旨在包括復(fù)數(shù)形式。還應(yīng)當(dāng) 理解，術(shù)語“包括”和/或“包含”，當(dāng)在本說明書中使用時(shí)，指定了所述特征、整體、步驟、操 作、元件和/或組件的存在，但并不排除一個(gè)或多個(gè)其它的特征、整體、步驟、操作、元件、組 件和/或其組合的存在或增加。這里參照截面圖描述本發(fā)明的示例性實(shí)施例，這些圖為本發(fā)明的理想化實(shí)施例 (和中間結(jié)構(gòu))的示意圖。因而，例如，由制造技術(shù)和/或公差引起的附圖形狀的變化是可 能發(fā)生的。因此，本發(fā)明的實(shí)施例不應(yīng)被解釋為限于這里示出的區(qū)域的特定形狀，而是包括 由例如制造引起的形狀偏差在內(nèi)。例如，示出為矩形的注入?yún)^(qū)域?qū)⑼ǔ＞哂械箞A或彎曲的 特征和/或在其邊緣的注入濃度的梯度，而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。類 似地，通過注入形成的埋入?yún)^(qū)域可以引起在埋入?yún)^(qū)域與通過其發(fā)生注入的表面之間的區(qū)域 中的一些注入。因此，附圖所示的區(qū)域本質(zhì)上是示意性的，它們的形狀并非要示出區(qū)域的真 實(shí)形狀，也并非要限制本發(fā)明的范圍。除非另行定義，此處使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)都具有本發(fā)明 所屬領(lǐng)域內(nèi)的普通技術(shù)人員所通常理解的相同的含義。還應(yīng)當(dāng)理解，諸如通用詞典中所定 義的術(shù)語，除非此處加以明確定義，否則應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的語境中的 含義相一致的含義，而不應(yīng)被解釋為理想化的或過度形式化的意義。圖1是根據(jù)本發(fā)明構(gòu)思的實(shí)施例示出半導(dǎo)體器件的透視圖。圖2是根據(jù)本發(fā)明構(gòu) 思的實(shí)施例的圖1的半導(dǎo)體器件沿線11-11’截取的截面圖。圖3是根據(jù)本發(fā)明構(gòu)思的實(shí) 施例的圖1的半導(dǎo)體器件沿線III-III’截取的截面圖。參照圖1至圖3，提供襯底50，多個(gè)半導(dǎo)體柱54設(shè)置在襯底50上。襯底50和半 導(dǎo)體柱54可以彼此連接。例如，襯底50和半導(dǎo)體柱54可以通過例如蝕刻體半導(dǎo)體晶片而 形成為一體的結(jié)構(gòu)。在其它的實(shí)施例中，襯底50和半導(dǎo)體柱54可以彼此分離。襯底50和 半導(dǎo)體柱54可以包括半導(dǎo)體材料，例如IV族半導(dǎo)體、III-V族化合物半導(dǎo)體或II-VI族氧 化物半導(dǎo)體。例如，IV族半導(dǎo)體可以是硅、鍺或硅-鍺。備選地，半導(dǎo)體柱54可以設(shè)置為 在襯底50上的半導(dǎo)體外延層。半導(dǎo)體柱54可以從襯底50在豎直方向上(也就是，在基本垂直于襯底表面的方 向上)延伸或突出。換句話說，豎直方向可以表示半導(dǎo)體柱54與襯底50之間的角度大于 約45度。例如，半導(dǎo)體柱54和襯底50可以關(guān)于彼此成直角(例如，約90度)延伸。相反 地，如這里所用的，橫向方向可以指代基本平行于襯底表面的方向(因此基本垂直于豎直 方向)。每個(gè)半導(dǎo)體柱54可以包括第一側(cè)壁Si、第二側(cè)壁S2、第三側(cè)壁S3和第四側(cè)壁S4。 第一側(cè)壁Sl和第三側(cè)壁S3可以彼此相反，第二側(cè)壁S2和第四側(cè)壁S4可以彼此相反。半導(dǎo)體柱54可以包括下雜質(zhì)區(qū)51、豎直溝道區(qū)52和上雜質(zhì)區(qū)53。豎直溝道區(qū)52 可以限定或形成在下雜質(zhì)區(qū)51與上雜質(zhì)區(qū)53之間。下雜質(zhì)區(qū)51和上雜質(zhì)區(qū)53可以與豎直溝道區(qū)52形成二極管結(jié)。例如，當(dāng)下雜質(zhì)區(qū)51和上雜質(zhì)區(qū)53用第一導(dǎo)電雜質(zhì)摻雜時(shí)， 豎直溝道區(qū)52可以用第二導(dǎo)電雜質(zhì)摻雜，第二導(dǎo)電雜質(zhì)與第一導(dǎo)電雜質(zhì)的導(dǎo)電類型相反。下雜質(zhì)區(qū)51、豎直溝道區(qū)52和上雜質(zhì)區(qū)53可以在豎直方向上彼此連接。當(dāng)豎直 溝道區(qū)52被偏置時(shí)，電流在豎直方向上流動(dòng)，因此下雜質(zhì)區(qū)51和上雜質(zhì)區(qū)53可以彼此電 連接。例如，下雜質(zhì)區(qū)51和上雜質(zhì)區(qū)53可以被稱作漏極區(qū)域和源極區(qū)域，或反之亦然。下雜質(zhì)區(qū)51可以包括從半導(dǎo)體柱54橫向地延伸的第一臺(tái)面部分Ml。第一臺(tái)面 部分Ml可以通過蝕刻第一側(cè)壁Sl的一部分而形成。位線56可以設(shè)置在下雜質(zhì)區(qū)51的第 一側(cè)壁Sl上，并且還可以設(shè)置在第一臺(tái)面部分Ml上。位線56可以直接接觸第一臺(tái)面部分 Ml。因此，位線56和下雜質(zhì)區(qū)51可以彼此電連接。下雜質(zhì)區(qū)51還可以包括從半導(dǎo)體柱54橫向延伸的第二臺(tái)面部分M2。第二臺(tái)面部 分M2可以通過蝕刻第二側(cè)壁S2的一部分形成，并且在一些實(shí)施例中可以在基本垂直于第 一臺(tái)面部分Ml的方向上延伸。第二臺(tái)面部分M2可以設(shè)置在下雜質(zhì)區(qū)51與豎直溝道區(qū)52 之間。字線58可以設(shè)置在豎直溝道區(qū)52的第二側(cè)壁S2上，還可以與第二臺(tái)面部分M2間 隔開。柵極絕緣層57可以連續(xù)地形成在豎直溝道區(qū)52與字線58之間以及在第二臺(tái)面部 分M2與字線58之間。由于橫向延伸的第一臺(tái)面部分Ml和/或第二臺(tái)面部分M2，所以下雜質(zhì)區(qū)51的截 面面積可以大于豎直溝道區(qū)52和/或上雜質(zhì)區(qū)53的截面面積。也就是，半導(dǎo)體柱54的截 面面積可以隨著半導(dǎo)體柱54與襯底50之間的距離在遠(yuǎn)離襯底50的豎直方向上增大而減半導(dǎo)體柱54可以布置在襯底50上以定義矩陣陣列。例如，下雜質(zhì)區(qū)51可以沿線 III-Iir彼此連接，位線56可以沿線III-III’延伸。下雜質(zhì)區(qū)51可以沿線11-11’彼此 間隔開，字線58可以沿線11-11’延伸。因此，位線56和字線58可以在彼此基本垂直的方 向上延伸，例如可以延伸以關(guān)于彼此成直角地彼此交叉。根據(jù)上述豎直型半導(dǎo)體器件，豎直溝道區(qū)52在基本垂直于襯底50的方向上延伸。 因此，當(dāng)開啟電壓施加到字線58時(shí)，電流可以在下雜質(zhì)區(qū)51與上雜質(zhì)區(qū)53之間流動(dòng)。在 這種豎直型半導(dǎo)體器件中，由于豎直型半導(dǎo)體器件的豎直陣列結(jié)構(gòu)，所以可以在襯底50上 占據(jù)相對小的占用面積(footrprint)，因此可以更容易地集成豎直型半導(dǎo)體器件。此外，由 于位線56設(shè)置為接觸半導(dǎo)體柱54的第一側(cè)壁Si，所以根據(jù)示例性實(shí)施例的豎直型半導(dǎo)體 器件可以提供相對低電阻的結(jié)構(gòu)，其中豎直型半導(dǎo)體器件截面面積較寬，并且與位線56圍 繞半導(dǎo)體柱54的結(jié)構(gòu)相比較不復(fù)雜。因此，這種豎直型半導(dǎo)體器件可以在產(chǎn)品中使用以提 供相對高的可靠性和高性能。圖4是根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例示出半導(dǎo)體器件的透視圖。圖5是圖4的半 導(dǎo)體器件沿線V-V’截取的截面圖。圖6是圖4的半導(dǎo)體器件沿線VI-VI’截取的截面圖。參照圖4至圖6，提供襯底60，在豎直方向延伸的多個(gè)半導(dǎo)體柱64提供在襯底60 上。每個(gè)半導(dǎo)體柱64可以包括下雜質(zhì)區(qū)61、豎直溝道區(qū)62和上雜質(zhì)區(qū)63。襯底60和半 導(dǎo)體柱64可以分別與圖1至圖3的襯底50和半導(dǎo)體柱54類似。然而，半導(dǎo)體柱64可以 與襯底60間隔開。例如，埋入絕緣層65可以設(shè)置在襯底60與半導(dǎo)體柱64之間。例如，半 導(dǎo)體柱64可以提供為半導(dǎo)體外延層。絕緣體上硅(SOI)晶片可以被蝕刻以形成一結(jié)構(gòu)，在 該結(jié)構(gòu)中埋入絕緣層65和半導(dǎo)體柱64以所述次序依次堆疊在襯底60上，使得柱64與襯底60電隔離。位線66可以設(shè)置在埋入絕緣層65上以及在下雜質(zhì)區(qū)61的第一側(cè)壁Sl上，并可 以類似于圖1至圖3的位線56。字線68可以設(shè)置在豎直溝道區(qū)62的第二側(cè)壁S2上，并可 以類似于圖1至圖3的字線58。柵極絕緣層67可以設(shè)置在字線68與豎直溝道區(qū)62之間 以及在字線68與下雜質(zhì)區(qū)61之間。圖7是根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例示出半導(dǎo)體器件的透視圖。圖8是圖7的半 導(dǎo)體器件沿線VIII-VIII’截取的截面圖。圖9是圖7的半導(dǎo)體器件沿線IX-IX’截取的截 面圖。參照圖7至圖9，提供襯底70，在豎直方向上延伸的多個(gè)半導(dǎo)體柱74提供在襯底 70上。每個(gè)半導(dǎo)體柱74可以包括下雜質(zhì)區(qū)71、豎直溝道區(qū)72和上雜質(zhì)區(qū)73。埋入絕緣層 75可以設(shè)置在襯底70與半導(dǎo)體柱74之間。襯底70、埋入絕緣層75和半導(dǎo)體柱74可以分 別類似于圖4至圖6的襯底60、埋入絕緣層65和半導(dǎo)體柱64。第一位線76a可以設(shè)置在下雜質(zhì)區(qū)71的第一側(cè)壁Sl上，第二位線76b可以設(shè)置 在下雜質(zhì)區(qū)71的第三側(cè)壁S3上。在埋入絕緣層75上的第一位線76a和第二位線76b可 以直接接觸下雜質(zhì)區(qū)71。字線78可以設(shè)置在豎直溝道區(qū)72的第二側(cè)壁S2上，并可以參照圖1至圖3的字 線58。柵極絕緣層77可以設(shè)置在字線78與豎直溝道區(qū)72之間以及在字線78與下雜質(zhì)區(qū) 71之間。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的上述半導(dǎo)體器件可以使用在各種產(chǎn)品中。例如，半導(dǎo) 體器件可以用作各種邏輯器件的控制器件和/或用作各種存儲(chǔ)器件的存儲(chǔ)器晶體管或控 制器件。存儲(chǔ)器件可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、磁 隨機(jī)存取存儲(chǔ)器(MRAM)、鐵電隨機(jī)存取存儲(chǔ)器(FeRAM)、電阻RAM(ReRAM)、相變RAM(PRAM)、 閃存器件等。圖10是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)器件的透視圖。圖10的存儲(chǔ)器件可 以使用圖1至圖3的半導(dǎo)體器件，因此為了簡潔以下將省略對其的描述。參照圖10，提供多個(gè)存儲(chǔ)電極59。每個(gè)存儲(chǔ)電極59可以設(shè)置在半導(dǎo)體柱54上。 存儲(chǔ)電極59可以電連接到各自的上雜質(zhì)區(qū)53(見圖2)，并可以用作電容器結(jié)構(gòu)的下電極。 因此，圖10的存儲(chǔ)器件可以使用在DRAM器件中。圖11是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的存儲(chǔ)器件的透視圖。圖11的存儲(chǔ)器 件可以使用圖4至圖6的半導(dǎo)體器件，因此以下將省略對其的描述。參照圖11，提供多個(gè)存儲(chǔ)電極69。每個(gè)存儲(chǔ)電極69可以設(shè)置在半導(dǎo)體柱64上。 存儲(chǔ)電極69可以電連接到各自的上雜質(zhì)區(qū)63(見圖5)，并可以用作電容器結(jié)構(gòu)的下電極。 因此，圖11的存儲(chǔ)器件可以使用在DRAM器件中。圖12是示出根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例的存儲(chǔ)器件的透視圖。圖12的存儲(chǔ)器 件可以使用圖7至圖9的半導(dǎo)體器件，因此以下將省略對其的描述。參照圖12，提供多個(gè)存儲(chǔ)電極79。每個(gè)存儲(chǔ)電極79可以設(shè)置在半導(dǎo)體柱74上。 存儲(chǔ)電極79可以電連接到各自的上雜質(zhì)區(qū)73(見圖8)，并可以用作電容器結(jié)構(gòu)的下電極。 因此，圖12的存儲(chǔ)器件可以使用在DRAM器件中。圖13A至22E是示出根據(jù)本發(fā)明構(gòu)思的實(shí)施例制造半導(dǎo)體器件和存儲(chǔ)器件的方法的視圖。圖13A至圖17A是示出半導(dǎo)體器件及制造該半導(dǎo)體器件的方法的透視圖。圖13B 至圖22B是示出半導(dǎo)體器件及制造該半導(dǎo)體器件的方法的平面圖。圖13C至圖22C是分別 沿圖13B至圖22B的半導(dǎo)體器件的平面圖的線C-C’截取的截面圖。圖13D至圖22D是分 別沿圖13B至圖22B的半導(dǎo)體器件的平面圖的線D-D’截取的截面圖。圖13E至圖22E是 分別沿圖13B至圖22B的半導(dǎo)體器件的平面圖的線E-E’截取的截面圖。參照圖13A至圖13E，襯底110可以包括單元區(qū)域A和周邊電路區(qū)域B。例如，豎 直型半導(dǎo)體器件可以形成在單元區(qū)域A上，平面型半導(dǎo)體器件可以形成在周邊電路區(qū)域B 上。然而，根據(jù)本發(fā)明構(gòu)思的其它實(shí)施例，豎直型半導(dǎo)體器件可以形成在單元區(qū)域A和周邊 電路區(qū)域B上。襯底110可以包括半導(dǎo)體材料，例如IV族半導(dǎo)體、III-V族化合物半導(dǎo)體 和/或II-V族氧化物半導(dǎo)體。IV族半導(dǎo)體可以是硅、鍺或硅_鍺。第一溝槽115和第二溝槽118可以通過蝕刻襯底110形成在單元區(qū)域A中從而限 定多個(gè)半導(dǎo)體柱104a。例如，第一溝槽115可以被形成，然后第二溝槽118可以從襯底110 的表面形成。根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例，在形成第二溝槽118之后，可以形成第一溝槽 115。在此情形下，第二溝槽118可以具有大于第一溝槽115的深度。也就是，襯底110可 以具有兩臺(tái)階的溝槽結(jié)構(gòu)。半導(dǎo)體柱104a可以由于第一溝槽115和第二溝槽118而布置 為矩陣陣列。根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例，在形成第一溝槽115之后，第二溝槽118可以穿過 第一溝槽115形成。每個(gè)半導(dǎo)體柱104a可以包括下雜質(zhì)區(qū)101a、豎直溝道區(qū)102a和上雜質(zhì)區(qū)103a。 下雜質(zhì)區(qū)IOla可以沿線C-C’的方向彼此連接。例如，第二溝槽118可以沿線C-C’延伸使 得下雜質(zhì)區(qū)IOla可以沿線C-C’的方向彼此連接。周邊電路區(qū)域B可以包括多個(gè)基本平坦的有源區(qū)104b。例如，第一溝槽115可以 通過蝕刻襯底Iio而形成在周邊電路區(qū)域B中，從而形成平坦的有源區(qū)104b。然后，平面型 晶體管可以形成在平坦有源區(qū)104b上。參照圖14A至圖14E，可以形成用于填充第一溝槽115和第二溝槽118的器件隔離 絕緣層120。在圖14A中，為了示出的方便，省略了器件隔離絕緣層120。例如，形成多個(gè)絕 緣層(未示出)以填充第一溝槽115和第二溝槽118，然后平坦化絕緣層，從而形成器件隔 離絕緣層120。在一些實(shí)施例中，在形成絕緣層之前，還可以形成多個(gè)緩沖絕緣層和/或多 個(gè)襯層絕緣層。柵極絕緣層121可以形成在半導(dǎo)體柱104a和平坦有源區(qū)104b的被器件隔離絕緣 層120暴露的表面上。例如，柵極絕緣層121可以通過在半導(dǎo)體柱104a和平坦有源區(qū)104b 的表面上進(jìn)行選擇性的熱氧化而形成。根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例，柵極絕緣層121可 以通過在半導(dǎo)體柱104a和平坦有源區(qū)104b的暴露表面上沉積適當(dāng)?shù)慕^緣層而形成。多個(gè)柵極電極層122和多個(gè)硬掩模層124可以以所述的次序依次形成在柵極絕緣 層121和器件隔離絕緣層120上。例如，柵極電極層122可以包括合適的導(dǎo)電層，例如多晶 硅和/或金屬。硬掩模層124可以包括相對于器件隔離絕緣層120具有蝕刻選擇性的材料。 例如，當(dāng)器件隔離絕緣層120包括硅氮化物時(shí)，硬掩模層124可以包括硅氮化物或氧化物。多個(gè)第三溝槽130可以通過沿線C-C’蝕刻單元區(qū)域A的半導(dǎo)體柱104a而形成。 例如，第三溝槽130可以通過蝕刻單元區(qū)域A的硬掩模層124、柵極電極層122、柵極絕緣層
10121和器件隔離絕緣層120至預(yù)定深度而形成。例如，第三溝槽130可以通過沿線C-C，蝕刻半導(dǎo)體柱10 其一半深度而具有預(yù) 定深度。第三溝槽130的深度大于第一溝槽115的深度，因此第三溝槽130穿透到半導(dǎo)體 柱10 的下雜質(zhì)區(qū)IOla中。多個(gè)間隔絕緣層132可以形成在半導(dǎo)體柱10 的側(cè)壁上。例 如，間隔絕緣層132可以是硅氮化物。多個(gè)第一下?lián)诫s區(qū)134可以通過經(jīng)由第三溝槽130注入或噴射第一導(dǎo)電雜質(zhì)(例 如，第一導(dǎo)電類型的雜質(zhì))到下雜質(zhì)區(qū)IOla而形成。例如，當(dāng)豎直型半導(dǎo)體器件是N溝道 半導(dǎo)體器件時(shí)，第一導(dǎo)電雜質(zhì)可以是N+雜質(zhì)，例如砷(As)或磷(P)。參照圖15A至圖15E，多個(gè)第四溝槽136可以通過從第三溝槽130蝕刻下雜質(zhì)區(qū) IOla至預(yù)定深度而形成。例如，第四溝槽136的深度可以小于或等于第一下?lián)诫s區(qū)134的 深度。第一臺(tái)面部分137可以如第四溝槽136所限定地在下雜質(zhì)區(qū)IOla中形成。多個(gè)第二下?lián)诫s區(qū)138的每個(gè)可以通過經(jīng)由第四溝槽136注入或噴射第一導(dǎo)電雜 質(zhì)到下雜質(zhì)區(qū)IOla中而形成。第二下?lián)诫s區(qū)138可以連接到第一下?lián)诫s區(qū)134。位線140可以形成在每個(gè)第四溝槽136里面。例如，位線140可以通過嵌入適當(dāng) 的導(dǎo)電層在第四溝槽136中而形成。根據(jù)本發(fā)明構(gòu)思的另一實(shí)施例，位線140可以通過金 屬硅化下雜質(zhì)區(qū)IOla的被第四溝槽136暴露的部分而形成。位線140可以包括金屬或金 屬硅化物。位線140可以直接接觸第一臺(tái)面部分137上的下雜質(zhì)區(qū)101a，具體地，可以直接接 觸第一下?lián)诫s區(qū)134和第二下?lián)诫s區(qū)138。例如，位線140的接觸下雜質(zhì)區(qū)IOla的部分可 以被第一下?lián)诫s區(qū)134和第二下?lián)诫s區(qū)138圍繞，從而減少位線140與下?lián)诫s區(qū)IOla之間 的接觸電阻。參照圖16A至圖16E，可以形成用于填充第三溝槽130的埋入絕緣層142?？蛇x地， 在形成埋入絕緣層142之前，襯層絕緣層還可以形成在位線140上。例如，埋入絕緣層142 可以是硅氧化物，襯層絕緣層可以是硅氮化物。多個(gè)第五溝槽144可以通過沿線E-E’蝕刻半導(dǎo)體柱10 而形成。例如，第五溝 槽144與第三溝槽130和第四溝槽136可以基本以直角彼此交叉，半導(dǎo)體柱10 的寬度的 一半可以沿線E-E’凹陷。第五溝槽144可以形成得比第三溝槽130薄，并可以接觸下雜質(zhì) 區(qū) 101a。因此，上雜質(zhì)區(qū)103a和豎直溝道區(qū)10 的寬度可以由于第三溝槽130和第五溝 槽144的形成而僅為半導(dǎo)體柱10 的寬度的四分之一。第二臺(tái)面部分145可以通過第五 溝槽144限定在下雜質(zhì)區(qū)IOla上。第二臺(tái)面部分145可以形成在一側(cè)壁上，該側(cè)壁不同于 形成有第一臺(tái)面部分137的側(cè)壁。接著，多個(gè)第三下?lián)诫s區(qū)146可以通過經(jīng)由第五溝槽144注入或噴射第一導(dǎo)電雜 質(zhì)而形成。第一至第三下?lián)诫s區(qū)134、138和146—起可以基本形成第一源極/漏極區(qū)域。 因此，位線140可以連接到第一至第三下?lián)诫s區(qū)134、138和146，也就是相應(yīng)的第一源極/ 漏極區(qū)域。根據(jù)當(dāng)前實(shí)施例，第一源極/漏極區(qū)域可以通過第五溝槽144自對準(zhǔn)地形成，而 不進(jìn)行額外的光刻工藝。參照圖17A至圖17C，第二柵極絕緣層148可以形成在半導(dǎo)體柱10 的被第五溝 槽144暴露的表面上。然后，字線150可以形成在第二柵極絕緣層148上從而以預(yù)定深度
11嵌入在每個(gè)第五溝槽144中。第二柵極絕緣層148可以基本上形成在豎直溝道區(qū)10 上。例如，字線150可以通過將合適的導(dǎo)電層填充在第五溝槽144中預(yù)定深度或通過 填充合適的導(dǎo)電層然后再對導(dǎo)電層進(jìn)行回蝕工藝而形成。字線150可以基本上形成在各個(gè) 豎直溝道區(qū)10 上。上摻雜區(qū)153可以通過注入或噴射第一導(dǎo)電雜質(zhì)到被第五溝槽144暴露的上雜質(zhì) 區(qū)103a而形成。上摻雜區(qū)153可以基本上形成第二源極/漏極區(qū)域。第二源極/漏極區(qū) 域可以通過第五溝槽144自對準(zhǔn)地形成，而不用進(jìn)行額外的光刻工藝。襯層絕緣層152可以形成在第五溝槽144里面，第二埋入絕緣層巧4可以形成在 第五溝槽144中。第二埋入絕緣層巧4和襯層絕緣層152可以包括關(guān)于彼此具有蝕刻選擇 性的材料。例如，第二埋入絕緣層巧4可以是硅氧化物，襯層絕緣層152可以是硅氮化物。 第二埋入絕緣層IM可以通過沉積絕緣層并平坦化該絕緣層而形成。參照圖18B和18E，硬掩模層IM可以被選擇性地去除。例如，當(dāng)硬掩模層1 包 括硅氮化物時(shí)，硬掩模層1 可以使用磷酸選擇性地去除。暴露單元區(qū)域A的停止絕緣層156可以形成在柵極電極層122上。停止絕緣層156 可以在隨后的蝕刻工藝中用作蝕刻停止層。例如，停止絕緣層156可以包括硅氮化物。柵 極電極層122在單元區(qū)域A中的部分可以通過使用停止絕緣層156作為蝕刻掩模來去除。 例如，柵極電極層122的該部分可以通過濕法蝕刻去除。單元區(qū)域A中的柵極絕緣層121 也可以被去除。參照圖19B至圖19E，多個(gè)單元焊墊162可以形成在上雜質(zhì)區(qū)103a上。例如，單元 焊墊162可以通過在第二埋入絕緣層IM之間形成導(dǎo)電層(例如，多晶硅層)然后蝕刻該 導(dǎo)電層而形成為間隔物。在此情形下，單元焊墊162可以通過控制第二埋入絕緣層154的 深度和導(dǎo)電層的厚度而形成，使得單元焊墊162可以具有第二埋入絕緣層IM基本填充在 其中的形式。因此，單元焊墊162可以通過自對準(zhǔn)方法形成在上雜質(zhì)區(qū)103a上，也就是在第二 源極/漏極區(qū)域上，而不用進(jìn)行額外的光刻工藝。同時(shí)，在周邊電路區(qū)域B中，蝕刻可以在 停止絕緣層156處停止。覆蓋單元區(qū)域A并暴露周邊電路區(qū)域B的第二停止絕緣層164可以形成在單元焊 墊162上。例如，第二停止絕緣層164可以通過在單元區(qū)域A和周邊電路區(qū)域B上形成硅 氮化物層然后圖案化該硅氮化物層而形成。參照圖20B至圖20E，覆蓋導(dǎo)電層166可以形成在周邊電路區(qū)域B中的柵極電極 層122上，硬掩模層168可以形成在覆蓋導(dǎo)電層166上，可以在其上進(jìn)行圖案化工藝，從而 形成覆蓋導(dǎo)電層166和硬掩模層168以所述的次序依次堆疊在柵極電極層122上的柵極結(jié) 構(gòu)。在此操作中，蝕刻可以在單元區(qū)域A中的第二停止絕緣層164處停止。例如，覆蓋導(dǎo)電層166可以包括具有比柵極電極層122低的表面電阻的材料。例 如，當(dāng)柵極電極層122包括多晶硅時(shí)，覆蓋導(dǎo)電層166可以包括金屬硅化物、金屬或其堆疊 結(jié)構(gòu)。參照圖21B至圖21E，層間絕緣層172可以形成在單元區(qū)域A和周邊電路區(qū)域B 上。例如，層間絕緣層172可以包括硅氧化物或具有相對低的介電常數(shù)的絕緣材料。具有 低介電常數(shù)的絕緣材料可以指具有比硅氧化物更低的介電常數(shù)的絕緣材料。
層間絕緣層172被圖案化，并形成接觸孔(未示出)，從而形成填充接觸孔的第一 至第四接觸插塞174a、174b、17 和174d。例如，第一至第四接觸插塞174a、174b、17 和 174d可以通過填充合適的導(dǎo)電層在接觸孔中然后平坦化該導(dǎo)電層而形成。第一接觸插塞17 可以連接到單元區(qū)域A的下雜質(zhì)區(qū)101a，例如第一源極/漏極 區(qū)域。第二接觸插塞174b可以連接到平坦有源區(qū)104b。第三接觸插塞17 可以連接到柵 極電極層122。第四接觸插塞174d可以連接到字線150?？梢孕纬傻谝慌渚€176a以連接部分第一接觸插塞17 和第三接觸插塞174c。可 以形成第二配線176b以連接到第二接觸插塞174b?？梢孕纬傻谌渚€176d以連接到第四 接觸插塞174d。例如，第一至第三配線176a、176b和176d可以通過在第一至第四接觸插 塞17^、174b、17k和174d上形成合適的導(dǎo)電層、在導(dǎo)電層上形成掩模層178并圖案化掩 模層178而形成。參照圖22B至圖22E，可以形成第二層間絕緣層179以覆蓋第一至第三配線176a、 176b和176d?？梢孕纬啥鄠€(gè)存儲(chǔ)電極182以穿透第一和第二層間絕緣層172和179以及 第二停止絕緣層164，以延伸到并連接到單元焊墊162。例如，存儲(chǔ)電極182可以具有豎直 延伸的圓柱結(jié)構(gòu)。圖23是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)芯片300的方框圖。參照圖23，存儲(chǔ)器單元陣列310可以包括上述半導(dǎo)體器件和/或存儲(chǔ)器件的任何 結(jié)構(gòu)。存儲(chǔ)器單元陣列310可以連接到X緩沖&行解碼器320和Y緩沖&列解碼器330，從 而通過X緩沖&行解碼器320和Y緩沖&列解碼器330傳輸信號。存儲(chǔ)器單元陣列310的 字線可以連接到X緩沖&行解碼器320，存儲(chǔ)器單元陣列310的位線可以連接到Y(jié)緩沖&列 解碼器330。控制邏輯(control logic) 340可以連接到X緩沖&行解碼器320和Y緩沖& 列解碼器330從而控制X緩沖&行解碼器320和Y緩沖&列解碼器330。圖M是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)卡500的方框圖。參照圖M，控制器單元510和存儲(chǔ)器單元520可以彼此傳輸電信號。例如，根據(jù) 控制器單元510的指令，存儲(chǔ)器單元520和控制器單元510可以彼此交換數(shù)據(jù)。因此，存儲(chǔ) 卡500可以將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器單元520中或從存儲(chǔ)器單元520輸出數(shù)據(jù)到外部裝置。例 如，存儲(chǔ)器單元520可以包括根據(jù)這里描述的任一實(shí)施例的半導(dǎo)體器件或存儲(chǔ)器件。存儲(chǔ)卡500可以用作各種便攜式設(shè)備的數(shù)據(jù)存儲(chǔ)介質(zhì)。例如，存儲(chǔ)卡500可以包 括多媒體卡(MMC)或安全數(shù)字(SD)卡。圖25是根據(jù)本發(fā)明構(gòu)思的實(shí)施例的電子系統(tǒng)600的方框圖。參照圖25，處理器610、輸入/輸出(I/O)器件630和存儲(chǔ)器單元620可以通過總 線640彼此進(jìn)行數(shù)據(jù)通訊。處理器610可以執(zhí)行程序并控制電子系統(tǒng)600。I/O器件630 可以用于電子系統(tǒng)600的輸入數(shù)據(jù)或輸出數(shù)據(jù)。電子系統(tǒng)600可以使用I/O器件630連接 到外部裝置，例如個(gè)人計(jì)算機(jī)(PC)或網(wǎng)絡(luò)，從而與外部裝置交換數(shù)據(jù)。存儲(chǔ)器單元620可以存儲(chǔ)用于操作處理器610的代碼和/或數(shù)據(jù)。例如，存儲(chǔ)器 單元620可以包括這里描述的前述半導(dǎo)體器件或存儲(chǔ)器件的任一個(gè)。電子系統(tǒng)600可以使用在需要存儲(chǔ)器單元620的各種電子控制設(shè)備中。例如，電 子系統(tǒng)600可以使用在移動(dòng)電話、動(dòng)態(tài)圖像專家組(MPEG)音頻層-3(MP;3)播放器、導(dǎo)航裝 置、固態(tài)盤(SSD)和/或家用電器。
根據(jù)本發(fā)明構(gòu)思的實(shí)施例的豎直型集成電路器件能夠由于其豎直布置結(jié)構(gòu)而在 襯底上具有相對小的占用面積，因此能夠易于被高度集成。此外，在豎直型集成電路器件 中，位線設(shè)置為接觸柱的第一側(cè)壁。因此，豎直型集成電路器件可以提供低電阻結(jié)構(gòu)，其中 豎直型集成電路器件的截面面積較寬并且與位線圍繞柱的結(jié)構(gòu)相比較不復(fù)雜。因此，豎直 型集成電路器件能夠使用在產(chǎn)品中以提供高可靠性和高性能。根據(jù)制造豎直型集成電路器件的方法，源極/漏極區(qū)域可以以自對準(zhǔn)方式或結(jié)構(gòu) 形成，此外，用于連接存儲(chǔ)電極的單元焊墊能夠以自對準(zhǔn)方式或結(jié)構(gòu)形成。因此，根據(jù)本發(fā) 明構(gòu)思的實(shí)施例的方法可以相對經(jīng)濟(jì)。盡管已經(jīng)參照本發(fā)明構(gòu)思的示范性實(shí)施例具體示出并描述了本發(fā)明構(gòu)思，應(yīng)當(dāng)理 解，其中可以進(jìn)行形式和細(xì)節(jié)上的各種變化，而不背離權(quán)利要求書的精神和范圍。本申請要求于2009年10月22日提交到韓國知識(shí)產(chǎn)權(quán)局的韓國專利申請 No. 10-2009-0100765的優(yōu)先權(quán)，其公開通過引用整體結(jié)合于此。
權(quán)利要求
1.一種豎直型集成電路器件，包括襯底；柱，從所述襯底豎直地突出，所述柱包括位于其中的下雜質(zhì)區(qū)和上雜質(zhì)區(qū)以及在所述 下雜質(zhì)區(qū)與所述上雜質(zhì)區(qū)之間的豎直溝道區(qū)，其中所述柱的包括所述下雜質(zhì)區(qū)的部分包含 從該柱橫向地延伸的臺(tái)面；第一導(dǎo)電線，在所述柱的第一側(cè)壁上延伸并電接觸所述下雜質(zhì)區(qū)；以及第二導(dǎo)電線，在所述柱的鄰近所述豎直溝道區(qū)的第二側(cè)壁上延伸，所述第二導(dǎo)電線在 垂直于所述第一導(dǎo)電線的方向上延伸并與所述臺(tái)面間隔開。
2.如權(quán)利要求1所述的器件，其中所述下雜質(zhì)區(qū)的截面面積大于所述豎直溝道區(qū)和所 述上雜質(zhì)區(qū)的截面面積。
3.如權(quán)利要求2所述的器件，其中所述柱的截面面積在遠(yuǎn)離所述襯底的方向上減小。
4.如權(quán)利要求1所述的器件，其中所述第二導(dǎo)電線包括字線，所述器件還包括柵極絕緣層，在所述豎直溝道區(qū)與所述字線之間的所述第二側(cè)壁上延伸，其中所述字線在所述臺(tái)面上延伸，并且其中所述柵極絕緣層在所述臺(tái)面和所述字線之 間延伸。
5.如權(quán)利要求4所述的器件，其中所述臺(tái)面包括第二臺(tái)面，其中所述柱的包括下雜質(zhì) 區(qū)的部分還包括第一臺(tái)面，該第一臺(tái)面在垂直于所述第一導(dǎo)電線的方向上從所述柱橫向延 伸，并且其中所述第一導(dǎo)電線包括在所述第一臺(tái)面上延伸的位線。
6.如權(quán)利要求5所述的器件，其中所述位線直接接觸所述第一臺(tái)面。
7.如權(quán)利要求5所述的器件，其中所述襯底和所述柱包括相同的半導(dǎo)體材料。
8.如權(quán)利要求5所述的器件，還包括在所述襯底與所述柱之間的埋入絕緣層。
9.如權(quán)利要求8所述的器件，其中所述位線在所述埋入絕緣層上延伸。
10.如權(quán)利要求8所述的器件，其中所述位線包括第一位線，還包括第二位線，在所述柱的與所述第一側(cè)壁相反的第三側(cè)壁上延伸，所述第一側(cè)壁上包括 第一位線。
11.如權(quán)利要求5所述的器件，還包括存儲(chǔ)電極，在所述柱的其中包括所述上雜質(zhì)區(qū)的部分上。
12.如權(quán)利要求11所述的器件，還包括單元焊墊，在所述柱的包括所述上雜質(zhì)區(qū)的部分與所述存儲(chǔ)電極之間。
13.如權(quán)利要求5所述的器件，還包括多個(gè)柱，從所述襯底豎直地突出，所述多個(gè)柱沿所述位線設(shè)置，其中所述多個(gè)柱中分別 包括上雜質(zhì)區(qū)和下雜質(zhì)區(qū)以及位于所述上雜質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)；以及多條字線，分別在所述多個(gè)柱中的各個(gè)柱的第二側(cè)壁上延伸且鄰近所述柱中相應(yīng)的豎 直溝道區(qū)，其中所述第二導(dǎo)電線包括多條字線之一，并且其中所述多條字線在垂直于所述 位線的方向上延伸。
14.如權(quán)利要求13所述的器件，其中所述多個(gè)柱的所述下雜質(zhì)區(qū)被電連接。
15.如權(quán)利要求5所述的器件，還包括多個(gè)柱，從所述襯底豎直地突出，所述多個(gè)柱沿所述字線設(shè)置，所述多個(gè)柱中分別包括上雜質(zhì)區(qū)和下雜質(zhì)區(qū)以及位于所述上雜質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)；以及多條位線，分別在所述多個(gè)柱的各個(gè)柱的第一側(cè)壁上延伸，其中所述第一導(dǎo)電線包括 所述多條位線之一，并且其中所述多條位線在垂直于所述字線的方向上延伸。
16.一種存儲(chǔ)器件，包括襯底，包括單元區(qū)域和周邊電路區(qū)域； 豎直型半導(dǎo)體器件，在所述單元區(qū)域上；以及 平面型半導(dǎo)體器件，在所述周邊電路區(qū)域上， 其中所述豎直型半導(dǎo)體器件包括半導(dǎo)體柱，從所述單元區(qū)域沿豎直方向突出，并包括上雜質(zhì)區(qū)、下雜質(zhì)區(qū)和位于所述上 雜質(zhì)區(qū)和下雜質(zhì)區(qū)之間的豎直溝道區(qū)；位線，設(shè)置在所述半導(dǎo)體柱的第一側(cè)壁上以電接觸所述下雜質(zhì)區(qū)； 字線，設(shè)置在所述半導(dǎo)體柱的鄰近所述豎直溝道區(qū)的第二側(cè)壁上，并在基本垂直于所 述位線的方向上延伸；柵極絕緣層，在所述豎直溝道區(qū)與所述字線之間的所述第二側(cè)壁上延伸，以及 存儲(chǔ)電極，設(shè)置在所述上雜質(zhì)區(qū)上。
17.如權(quán)利要求16所述的存儲(chǔ)器件，其中所述平面型半導(dǎo)體器件包括在所述周邊電路 區(qū)域上的平面型柵極電極。
18.如權(quán)利要求17所述的存儲(chǔ)器件，其中所述平面型柵極電極設(shè)置在所述字線之上。
19.一種豎直型半導(dǎo)體器件，包括 襯底；半導(dǎo)體柱，從所述襯底突出，該柱中包括下雜質(zhì)區(qū)和上雜質(zhì)區(qū)以及位于所述下雜質(zhì)區(qū) 和所述上雜質(zhì)區(qū)之間的豎直溝道區(qū)，其中所述柱的底部包括第一臺(tái)面和第二臺(tái)面，所述第 一臺(tái)面在第一方向上從所述柱橫向延伸，所述第二臺(tái)面在基本垂直于第一方向的第二方向 上從所述柱橫向延伸，所述第一臺(tái)面和所述第二臺(tái)面中包括所述下雜質(zhì)區(qū)；位線，在所述第一臺(tái)面上并在所述第二方向上延伸，該位線電接觸所述下雜質(zhì)區(qū)； 字線，在所述第二臺(tái)面上并鄰近所述豎直溝道區(qū)，該字線在所述第一方向上延伸并與 所述第一臺(tái)面間隔開；以及柵極絕緣層，在所述豎直溝道區(qū)與所述字線之間以及在所述下雜質(zhì)區(qū)與所述字線之間 延伸。
全文摘要
本發(fā)明提供了一種豎直型集成電路器件和存儲(chǔ)器件。該豎直型集成電路器件包括襯底以及從該襯底豎直地突出的柱。柱包括其中的下雜質(zhì)區(qū)和上雜質(zhì)區(qū)以及在兩者之間的豎直溝道區(qū)。柱的其中包括下雜質(zhì)區(qū)的部分包括從該柱橫向地延伸的臺(tái)面。器件還包括第一導(dǎo)電線和第二導(dǎo)電線，第一導(dǎo)電線在柱的第一側(cè)壁上延伸并電接觸下雜質(zhì)區(qū)，第二導(dǎo)電線在柱的鄰近豎直溝道區(qū)的第二側(cè)壁上延伸。第二導(dǎo)電線在垂直于第一導(dǎo)電線的方向上延伸并與臺(tái)面間隔開。還論述了相關(guān)器件及其制造方法。
文檔編號H01L29/06GK102122656SQ201010521278
公開日2011年7月13日 申請日期2010年10月22日 優(yōu)先權(quán)日2009年10月22日
發(fā)明者吉田誠, 尹在萬, 李哲, 洪亨善, 田光悅, 黃德性 申請人:三星電子株式會(huì)社