專利名稱：選擇性發(fā)射極電池的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作太陽能電池的相關(guān)技術(shù)，特別是涉及一種選擇性發(fā)射極電池的制
作方法。
背景技術(shù)：
目前，發(fā)展高效電池技術(shù)是提高太陽能電池效率的關(guān)鍵。比較成熟的高效電池技術(shù)以選擇性發(fā)射極(selective emitter, SE)電池為主。SE電池的結(jié)構(gòu)有兩個特征1)在柵線接觸區(qū)域(柵線下及其附近，后續(xù)形成發(fā)射區(qū))形成高摻雜深擴散區(qū)；幻在其他區(qū)域形成低摻雜淺擴散區(qū)。通過對發(fā)射區(qū)選擇性摻雜， 在柵線接觸區(qū)域和其他區(qū)域?qū)崿F(xiàn)不同擴散方阻的效果，降低了串聯(lián)電阻，提高了填充因子。SE電池的制造方法有許多種，其中成本較低、商業(yè)化程度較高的是絲網(wǎng)印刷型SE 電池，可以采用單晶也可以采用多晶。以單晶SE電池為例說明其主要工藝流程。首先使用堿液對單晶硅片的正反兩面制絨；將帶有絨面的硅片送入氧化爐中生長一層氧化層；對帶有氧化層的硅片進行輕擴(即將所述硅片置于P0C13、O2和N2的混合氣體中，在700 800°C的溫度條件下擴散40 60min)；在氧化層上印刷腐蝕劑，有選擇的腐蝕掉部分氧化層，形成重擴的掩膜層；接著將帶有掩膜層的硅片送入擴散爐中進行重擴(即將所述硅片置于POCl3W2和N2的混合氣體中，在800 900°C的溫度條件下擴散1小時以上)；重擴工藝完成后從擴散爐中取出硅片對其進行清洗、腐蝕去掉所述掩膜層和整個硅片表面的雜質(zhì) (例如采用濕法刻蝕，刻蝕液為HF和HNO3的混合溶液)；鍍減反膜；絲印(與重擴區(qū)對準(zhǔn)) 金屬線、燒結(jié)，完成SE電池的制造。通常，SE的制造是采用P型硅片進行的，目前的工藝流程中存在的一個最大的問題就是整個SE電池的制作過程中要經(jīng)歷兩次較長時間的高溫工藝一次是在氧化層形成時，將硅片放在800 900°C的氧化爐中進行一個小時以上的氧化處理；另一次是在重P擴散時，為了降低摻雜區(qū)的方塊電阻，往往采用提高擴散溫度并延長擴散時間的方式。這種高溫?zé)嶝摵桑绕涫茄趸瘜有纬蓵r的熱負荷，會造成硅片中金屬雜質(zhì)的再分布，以及晶格缺陷和損傷，增加了少子復(fù)合，并影響了 SE電池的電特性和輸出穩(wěn)定性。對于N型硅片，也存在由高溫?zé)嶝摵稍斐删Ц袢毕莺蛽p傷的問題。針對上述問題，現(xiàn)有技術(shù)中存在一種SE電池的制造方法，其修改了氧化層的形成方法，由原有的干法氧化改善為濕法氧化。具體過程是將硅片浸入hno3+H》2的強氧化溶液中，硅片表面發(fā)生強烈的化學(xué)反應(yīng)生成SiO2，雖然反應(yīng)是放熱反應(yīng)，但溫度遠遠低于干法氧化所需要的溫度。然而，這種方法的成膜的致密性不高，當(dāng)氧化層作為掩膜層在重擴時，阻擋P型雜質(zhì)源的能力有限。另外，在清洗去氧化層時，硅片表面原有的金字塔或者凹槽形狀被破壞， 不利于光線的透射
發(fā)明內(nèi)容
本發(fā)明的目的是提供一種選擇性發(fā)射極電池的制作方法，既能夠保證氧化層的成膜致密性，又能夠避免硅片中晶格缺陷和損傷。本發(fā)明提供了一種選擇性發(fā)射極電池的制作方法，包括提供一半導(dǎo)體基底； 在所述半導(dǎo)體基底上制絨；采用等離子體增強化學(xué)氣相沉積工藝對所述半導(dǎo)體基底進行氧化，在所述半導(dǎo)體基底的表面形成氧化層；對所述半導(dǎo)體基底進行輕擴；在半導(dǎo)體基底正面的氧化層上印刷腐蝕劑，形成與柵線圖案相對應(yīng)的溝槽；對所述半導(dǎo)體基底進行重擴；去除殘留的氧化層以及半導(dǎo)體基底底面和側(cè)面的雜邊；在半導(dǎo)體基底正面鍍減反膜；在半導(dǎo)體基底正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成選擇性發(fā)射極電池的制作。進行所述等離子體增強化學(xué)氣相沉積工藝的腔室氣壓可以為60 801^。所述等離子體增強化學(xué)氣相沉積的起輝功率可以為1000 1500w。所述等離子體增強化學(xué)氣相沉積的工藝氣體可以為SiH4和隊0的混合氣體，所述 SiH4的流量為400 450sccm，N2O的流量可以為4500 6000sccm。所述等離子體增強化學(xué)氣相沉積的反應(yīng)時間可以為180 200s。所述等離子體增強化學(xué)氣相沉積的工藝腔室的工藝溫度可以為350 400°C。本發(fā)明還提供了一種選擇性發(fā)射極電池的制作方法，包括提供一半導(dǎo)體基底；在所述半導(dǎo)體基底上制絨，得到帶有絨面的半導(dǎo)體基底；采用等離子體增強化學(xué)氣相沉積工藝對所述半導(dǎo)體基底進行氧化，在所述半導(dǎo)體基底的表面形成氧化層；在所述半導(dǎo)體基底正面的氧化層上進行激光開槽，形成與柵線圖案相對應(yīng)的溝槽；對所述半導(dǎo)體基底進行重擴；去除殘留的氧化層； 對所述半導(dǎo)體基底進行輕擴；去除半導(dǎo)體基底底面和側(cè)面的雜邊；在半導(dǎo)體基底正面鍍減反膜；在半導(dǎo)體基底正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成選擇性發(fā)射極電池的制作。進行所述等離子體增強化學(xué)氣相沉積工藝的腔室氣壓可以為60 801^。所述等離子體增強化學(xué)氣相沉積的起輝功率可以為1000 1500w。所述等離子體增強化學(xué)氣相沉積的工藝氣體可以為SiH4和隊0的混合氣體，所述 SiH4 的流量為 400 450sccm，N2O 的流量為 4500 6000sccm。所述等離子體增強化學(xué)氣相沉積的工藝時間可以為180 200s。CN 102456765 A說明書3/7 頁所述等離子體增強化學(xué)氣相沉積的工藝腔室的工藝溫度可以為350 400°C。本發(fā)明的SE電池制作方法，在形成氧化層時，采用PECVD工藝對制絨后的半導(dǎo)體基底進行低溫氧化以形成氧化層，能夠避免由于高溫造成的硅片中晶格缺陷和損傷。而且， PECVD可以通過調(diào)整起輝功率控制帶電離子的轟擊能量以及調(diào)整溫度，來控制S^2的成晶率，使晶格按照一定的生長方向完整的向上生長，從而能夠形成致密性較高的氧化層。


圖1是本發(fā)明SE電池制作方法的第一實施例的流程示意圖；圖2A-2J是本發(fā)明第一實施例的SE電池在制作過程中半導(dǎo)體基底的截面示意圖；圖3是本發(fā)明SE電池制作方法的第二實施例的流程示意圖；圖4A-4J是本發(fā)明第二實施例的SE電池在制作過程中半導(dǎo)體基底的截面示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體實施方式
對本發(fā)明實施例作進一步詳細的說明。實施例一本實施例提供了一種SE電池的制作方法，對現(xiàn)有的采用印刷腐蝕方法制作SE電池的工藝進行了改進，如圖1所示，方法包括如下步驟S101，提供一半導(dǎo)體基底100(參見圖2A)。半導(dǎo)體基底100通?？蛇x擇單晶硅或多晶硅，也可以為單晶硅鍺或多晶硅鍺等。S102，在半導(dǎo)體基底100上制絨，得到帶有絨面的半導(dǎo)體基底101(參見圖2B)。
可以僅在半導(dǎo)體基底100的正面制絨，也可以在半導(dǎo)體基底100的兩面同時制絨。 一般地，對于單晶硅，采用堿液制絨；對于多晶硅，則采用酸液制絨。S103，采用等離子體增強化學(xué)氣相沉積(PECVD)工藝對半導(dǎo)體基底101進行氧化， 在半導(dǎo)體基底101的表面形成氧化層200(參見圖2C)。與現(xiàn)有技術(shù)中在制絨后的半導(dǎo)體基底101上形成氧化層的步驟不同，本步驟采用 PECVD工藝對制絨后的半導(dǎo)體基底101進行低溫氧化以形成氧化層。由于PECVD工藝具備低溫的特點(工藝腔室的工藝溫度約350 400°C )，因此相對于現(xiàn)有的熱氧化法(在氧化爐中持續(xù)加熱超過1小時，氧化爐中的工藝溫度在800 900°C )，該形成氧化層的步驟能夠避免由于高溫氧化而對制絨后的半導(dǎo)體基底101所造成的損傷。而且，在PECVD工藝中， 可通過調(diào)整起輝功率控制帶電離子的轟擊能量以及調(diào)整溫度，來控制S^2的成晶率，使晶格按照一定的生長方向完整的向上生長，從而能夠形成致密性較高的氧化層。實際應(yīng)用中，PECVD工藝可由相關(guān)的等離子體裝置所提供。在進行PECVD工藝的過程中，首先往工藝腔室內(nèi)通入SiH4和隊0所混合的工藝氣體(SiH4的流量可為400 450sccm，&0的流量可為4500 6000sccm)，以使工藝腔室內(nèi)的腔室氣壓維持在60 80 之間，其中，氣體流量的選擇主要是考慮到SiO2的折射率、成膜速率和鈍化性能，SiH4太多會導(dǎo)致S^2的成膜速率低和鈍化性能差，而且會生成SiN和Si 的副產(chǎn)物，影響折射率；而腔室氣壓范圍維持在60 80 之間，不但能夠保證在制絨后的
6半導(dǎo)體基底101上進行PECVD工藝所沉積的氧化層均勻性較好、而且能夠保證等離子體對制絨后的半導(dǎo)體基底101表面的轟擊減弱而對制絨后的半導(dǎo)體基底101的損傷較小。接著使工藝腔室的工藝溫度加熱到350 400°C之間；溫度的選擇主要是考慮離子的重排，運動到半導(dǎo)體基底101表面的離子從高溫獲得能量，運動在能量態(tài)比較穩(wěn)定的位置，并飽和一些懸掛鍵，形成致密的S^2膜，但是溫度過高會造成半導(dǎo)體基底101損傷。最后等離子體裝置以1000 1500W的功率起輝對工藝氣體電離，以生成等離子體，合適的功率能夠被工藝氣體充分吸收并將工藝氣體離解成等離子體，過低的功率成膜慢，過高的功率則比較浪費， 甚至還會引起電場分布不均勻或者啟輝不穩(wěn)定。由此可實現(xiàn)在半導(dǎo)體基底101的表面形成氧化層200的目的；PECVD的工藝時間可維持在180 200s的時間范圍內(nèi)，形成的氧化層 200的厚度可為10 50nm?；谏鲜龅入x子體裝置其各種工藝參數(shù)可選擇的范圍，實際應(yīng)用中所優(yōu)選的兩套等離子體裝置工藝參數(shù)可為1)腔室氣壓為60Pa，起輝功率為lOOOw，工藝混合氣體中SiH4的流量為400sCCm 且N2O的流量為4500SCCm，PECVD工藝的反應(yīng)時間設(shè)置為180s，反應(yīng)溫度控制在350°C ；2)腔室氣壓為80Pa，起輝功率為1500w，工藝混合氣體中SiH4的流量為450sCCm 且N2O的流量為6000SCCm，PECVD工藝的反應(yīng)時間設(shè)置為200s，反應(yīng)溫度控制在400°C。進一步地，等離子體裝置內(nèi)PECVD工藝的工藝氣體還可選擇正硅酸乙酯(TEOS)和氧氣的混合氣體，且在進行PECVD的過程中，TEOS的流量為400 450sCCm，氧氣的流量為 4500 eOOOsccm ；且在采用TEOS和氧氣的混合氣體作為工藝氣體的前提下，等離子體裝置進行PECVD工藝的工藝時間約持續(xù)100s，等離子體裝置進行PECVD工藝的工藝溫度可在 350 400°C之間選擇；其他工藝參數(shù)可以參照以SiH4和隊0的混合氣體作為工藝氣體時的工藝參數(shù)進行設(shè)置。如圖2C所示，采用PECVD工藝對制絨后的半導(dǎo)體基底101進行低溫氧化以形成的氧化層200的厚度可為10 50nm。S104，對半導(dǎo)體基底101進行輕擴(參見圖2D)。對半導(dǎo)體基底101進行輕擴可以參照現(xiàn)有技術(shù)的輕擴，例如，采用的氣體可以包括 POCL3(流量為 lOOOsccm)、Nj2.3slm)、02(3000sccm)，反應(yīng)溫度為 800°C，擴散時間為 50min。輕擴后，在半導(dǎo)體基底102的表面附近形成淺摻雜層300。S105，在半導(dǎo)體基底正面的氧化層200上印刷腐蝕劑，形成與柵線圖案相對應(yīng)的溝槽210(參見圖2E)。在氧化層200上與即將形成的柵線相對應(yīng)的位置印刷腐蝕劑形成溝槽210，例如， 腐蝕劑可以采用濃度為5% 10%的NH4F溶液。腐蝕最終會停止在半導(dǎo)體基底102的表面。S106，對半導(dǎo)體基底102進行重擴(參見圖2F)。由于以形成有溝槽210的氧化層201作為掩模，重擴可以針對暴露的半導(dǎo)體基底 102進行選擇性擴散。在半導(dǎo)體基底102中形成重摻雜區(qū)400，重摻雜區(qū)400與即將形成柵線的位置相對應(yīng)。S107，去除殘留的氧化層201以及半導(dǎo)體基底103底面和側(cè)面的雜邊(參見圖 2G)。
去除氧化層201可以采用濕法刻蝕，例如，刻蝕液為HF和HNO3的混合溶液；氧化層去除后，去邊可以采用“水上漂”工藝，腐蝕液可以采用HF、HNO3*H2SO4的混合溶液。S108，在半導(dǎo)體基底104正面鍍減反膜500(參見圖2H)。減反膜又稱增透膜，其主要功能是減少或消除元件光學(xué)表面的反射光，從而增加這些元件的透光量，減少或消除系統(tǒng)的雜散光。鍍減反膜500可以采用PVD、PECVD等工藝。減反膜500可以為SiNx。S109，在半導(dǎo)體基底104正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成 SE電池的制作(參見圖21)。在半導(dǎo)體基底104正面和底面可以分別按照柵線圖案和背電極圖案絲印玻璃體銀漿。之后，對半導(dǎo)體基底104進行燒結(jié)，半導(dǎo)體基底104正面的銀漿在高溫時會燒蝕其下的減反膜，與減反膜中的SiNx形成共晶的AgSi，使形成的柵線600和重摻雜區(qū)400具有良好的電連接(參見圖2J)。至此，SE電池制作完成。由于本實施例在形成氧化層時，采用PECVD工藝對制絨后的半導(dǎo)體基底進行低溫氧化(約350 400°C)以形成氧化層，相對于現(xiàn)有的熱氧化法(在氧化爐中持續(xù)加熱超過 1小時，反應(yīng)溫度在800 900°C )，能夠避免由于高溫造成的硅片中晶格缺陷和損傷。而且，PECVD可以通過調(diào)整起輝功率控制帶電離子的轟擊能量以及調(diào)整溫度，來控制SiO2的成晶率，使晶格按照一定的生長方向完整的向上生長，從而能夠形成致密性較高的氧化層。實施例二本實施例提供了一種SE電池的制作方法，對現(xiàn)有的采用激光開槽方法制作SE電池的工藝進行了改進，如圖3所示，方法包括如下步驟S201，提供一半導(dǎo)體基底110(參見圖4A)。半導(dǎo)體基底110通?？蛇x擇單晶硅或多晶硅，也可以為單晶硅鍺或多晶硅鍺等。S202，在半導(dǎo)體基底110上制絨，得到帶有絨面的半導(dǎo)體基底111 (參見圖4B)?？梢詢H在半導(dǎo)體基底110的正面制絨，也可以在半導(dǎo)體基底110的兩面同時制絨； 對于單晶硅，采用堿液制絨；對于多晶硅，則采用酸液制絨。S203，采用PECVD工藝對半導(dǎo)體基底111進行氧化，在半導(dǎo)體基底111的表面形成氧化層220(參見圖4C)。與現(xiàn)有技術(shù)中在制絨后的半導(dǎo)體基底上形成氧化層的步驟不同，本步驟采用 PECVD工藝對制絨后的半導(dǎo)體基底111進行低溫氧化以形成氧化層。由于PECVD工藝具備低溫的特點(工藝腔室的工藝溫度約350 400°C )，因此相對于現(xiàn)有的熱氧化法(在氧化爐中持續(xù)加熱超過1小時，氧化爐中的工藝溫度在800 900°C )，該形成氧化層的步驟能夠避免由于高溫氧化而對制絨后的半導(dǎo)體基底111所造成的損傷。而且，在PECVD工藝中， 可通過調(diào)整起輝功率控制帶電離子的轟擊能量以及調(diào)整溫度，來控制SiO2的成晶率，使晶格按照一定的生長方向完整的向上生長，從而能夠形成致密性較高的氧化層。在進行PECVD工藝的過程中，首先往工藝腔室內(nèi)通入SiH4和隊0所混合的工藝氣體(SiH4的流量可為400 450sccm，&0的流量可為4500 6000sccm)，以使工藝腔室內(nèi)的腔室氣壓維持在60 80 之間，其中，氣體流量的選擇主要是考慮到SiO2的折射率、成膜速率和鈍化性能，SiH4太多會導(dǎo)致S^2的成膜速率低和鈍化性能差，而且會生成SiN和Si的副產(chǎn)物，影響折射率；而腔室氣壓范圍維持在60 80 之間，不但能夠保證在制絨后的半導(dǎo)體基底101上進行PECVD工藝所沉積的氧化層均勻性較好、而且能夠保證等離子體對制絨后的半導(dǎo)體基底101表面的轟擊減弱而對制絨后的半導(dǎo)體基底101的損傷較小。接著使工藝腔室的工藝溫度加熱到350 400°C之間；溫度的選擇主要是考慮離子的重排，運動到半導(dǎo)體基底101表面的離子從高溫獲得能量，運動在能量態(tài)比較穩(wěn)定的位置，并飽和一些懸掛鍵，形成致密的SiO2膜，但是溫度過高會造成半導(dǎo)體基底101損傷。最后等離子體裝置以1000 1500w的功率起輝對工藝氣體電離，以生成等離子體，合適的功率能夠被工藝氣體充分吸收并將工藝氣體離解成等離子體，過低的功率成膜慢，過高的功率則比較浪費， 甚至還會引起電場分布不均勻或者啟輝不穩(wěn)定。由此可實現(xiàn)在半導(dǎo)體基底101的表面形成氧化層200的目的；PECVD的工藝時間可維持在180 200s的時間范圍內(nèi)，形成的氧化層 200的厚度可為10 50nm?；谏鲜龅入x子體裝置其工藝參數(shù)可選擇的范圍，實際應(yīng)用中所優(yōu)選的兩套等離子體裝置工藝參數(shù)可為1)腔室氣壓為60Pa，起輝功率為lOOOw，工藝混合氣體中SiH4的流量為400sCCm 且N20的流量為4500SCCm，PECVD工藝的反應(yīng)時間設(shè)置為180s，反應(yīng)溫度控制在350°C ；2)腔室氣壓為80Pa，起輝功率為1500w，工藝混合氣體中SiH4的流量為450sCCm 且N20的流量為6000SCCm，PECVD工藝的反應(yīng)時間設(shè)置為200s，反應(yīng)溫度控制在400°C。進一步地，等離子體裝置內(nèi)PECVD工藝的工藝氣體還可選擇TEOS和氧氣的混合氣體，且在進行PECVD的過程中，TEOS的流量為400 450sccm，氧氣的流量為4500 eOOOsccm;且在采用TEOS和氧氣的混合氣體作為工藝氣體的前提下，等離子體裝置進行PECVD工藝的工藝時間可設(shè)置為100s，等離子體裝置進行PECVD工藝的工藝溫度可在 350 400°C之間選擇；其他工藝參數(shù)可以參照以SiH4和隊0的混合氣體作為工藝氣體時的工藝參數(shù)進行設(shè)置。如圖2C所示，采用PECVD工藝對制絨后的半導(dǎo)體基底101進行低溫氧化以形成的氧化層200的厚度可為10 50nm。S204，在半導(dǎo)體基底111正面的氧化層200上進行激光開槽，形成與柵線圖案相對應(yīng)的溝槽230(參見圖4D)。激光開槽刻蝕氧化層的波長通常為355歷，功率為1 10mw。S205，對半導(dǎo)體基底111進行重擴，在半導(dǎo)體基底112中形成重摻雜區(qū)440(參見圖 4E)；S206，去除殘留的氧化層221 (參見圖4F)；S207，對半導(dǎo)體基底112進行輕擴，在半導(dǎo)體基底113的表面附近形成淺摻雜層 330(參見圖4G)；S208，去除半導(dǎo)體基底113底面和側(cè)面的雜邊(參見圖4H)S209，在半導(dǎo)體基底114正面鍍減反膜550(參見圖41)；S210，在半導(dǎo)體基底114正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成 SE電池的制作(參見圖4J)。上述S205 S210可以參照實施例一中的相應(yīng)步驟，此處不再贅述。至此，SE電池制作完成。
由于本發(fā)明在形成氧化層時，采用PECVD工藝對制絨后的半導(dǎo)體基底進行低溫氧化(約350 400°C )以形成氧化層，相對于現(xiàn)有的熱氧化法(在氧化爐中持續(xù)加熱超過1 小時，反應(yīng)溫度在800 900°C )，能夠避免由于高溫造成的硅片中晶格缺陷和損傷。而且， PECVD可以通過調(diào)整起輝功率控制帶電離子的轟擊能量以及調(diào)整溫度，來控制S^2的成晶率，使晶格按照一定的生長方向完整的向上生長，從而能夠形成致密性較高的氧化層。需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種選擇性發(fā)射極電池的制作方法，其特征在于，包括 提供一半導(dǎo)體基底；在所述半導(dǎo)體基底上制絨；采用等離子體增強化學(xué)氣相沉積工藝對所述半導(dǎo)體基底進行氧化，在所述半導(dǎo)體基底的表面形成氧化層；對所述半導(dǎo)體基底進行輕擴；在半導(dǎo)體基底正面的氧化層上印刷腐蝕劑，形成與柵線圖案相對應(yīng)的溝槽； 對所述半導(dǎo)體基底進行重擴；去除殘留的氧化層以及半導(dǎo)體基底底面和側(cè)面的雜邊； 在半導(dǎo)體基底正面鍍減反膜；在半導(dǎo)體基底正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成選擇性發(fā)射極電池的制作。
2.如權(quán)利要求1所述的方法，其特征在于，進行所述等離子體增強化學(xué)氣相沉積工藝的腔室氣壓為60 801^。
3.如權(quán)利要求1所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的起輝功率為 1000 1500W。
4.如權(quán)利要求1所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝氣體為SiH4和N2O的混合氣體，所述SiH4的流量為400 450sccm，N2O的流量為4500 6000sccmo
5.如權(quán)利要求4所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝時間為180 200s。
6.如權(quán)利要求1所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝腔室的工藝溫度為350 400°C。
7.一種選擇性發(fā)射極電池的制作方法，其特征在于，包括 提供一半導(dǎo)體基底；在所述半導(dǎo)體基底上制絨，得到帶有絨面的半導(dǎo)體基底；采用等離子體增強化學(xué)氣相沉積工藝對所述半導(dǎo)體基底進行氧化，在所述半導(dǎo)體基底的表面形成氧化層；在所述半導(dǎo)體基底正面的氧化層上進行激光開槽，形成與柵線圖案相對應(yīng)的溝槽；對所述半導(dǎo)體基底進行重擴；去除殘留的氧化層；對所述半導(dǎo)體基底進行輕擴；去除半導(dǎo)體基底底面和側(cè)面的雜邊；在半導(dǎo)體基底正面鍍減反膜；在半導(dǎo)體基底正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成選擇性發(fā)射極電池的制作。
8.如權(quán)利要求7所述的方法，其特征在于，如權(quán)利要求1所述的方法，其特征在于，進行所述等離子體增強化學(xué)氣相沉積工藝的腔室氣壓為60 801^。
9.如權(quán)利要求7所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的起輝功率為 1000 1500W。
10.如權(quán)利要求7所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝氣體為SiH4和N2O的混合氣體，所述SiH4的流量為400 450sccm，N2O的流量為4500 6000sccmo
11.如權(quán)利要求10所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝時間為180 200s。
12.如權(quán)利要求7所述的方法，其特征在于，所述等離子體增強化學(xué)氣相沉積的工藝腔室的工藝溫度為350 400°C。
全文摘要
本發(fā)明公開了一種選擇性發(fā)射極電池的制作方法，包括提供一半導(dǎo)體基底；在所述半導(dǎo)體基底上制絨；采用等離子體增強化學(xué)氣相沉積工藝對所述半導(dǎo)體基底進行氧化，在所述半導(dǎo)體基底的表面形成氧化層；對所述半導(dǎo)體基底進行輕擴；在半導(dǎo)體基底正面的氧化層上印刷腐蝕劑，形成與柵線圖案相對應(yīng)的溝槽；對所述半導(dǎo)體基底進行重擴；去除殘留的氧化層以及半導(dǎo)體基底底面和側(cè)面的雜邊；在半導(dǎo)體基底正面鍍減反膜；在半導(dǎo)體基底正面和底面分別絲印柵線圖案和背電極圖案，燒結(jié)完成選擇性發(fā)射極電池的制作。本發(fā)明所提供的選擇性發(fā)射極電池的制作方法，采用PECVD工藝對制絨后的半導(dǎo)體基底進行低溫氧化以形成氧化層，既能夠保證氧化層的成膜致密性，又能夠避免硅片中晶格缺陷和損傷。
文檔編號H01L31/18GK102456765SQ20101051248
公開日2012年5月16日 申請日期2010年10月14日 優(yōu)先權(quán)日2010年10月14日
發(fā)明者白志民 申請人:北京北方微電子基地設(shè)備工藝研究中心有限責(zé)任公司