專利名稱：包括垂直晶體管陣列的電阻性存儲(chǔ)器器件和相關(guān)制造方法
技術(shù)領(lǐng)域：
本申請(qǐng)要 求2009年9月22日在韓國(guó)知識(shí)產(chǎn)權(quán)局提交的韓國(guó)專利申請(qǐng) No. 10-2009-0089647的優(yōu)先權(quán)，其公開的全部?jī)?nèi)容通過(guò)引用結(jié)合于此。
背景技術(shù)：
本發(fā)明的構(gòu)思涉及存儲(chǔ)器器件，更具體地，涉及電阻性存儲(chǔ)器器件。存儲(chǔ)器器件可以分為易失性存儲(chǔ)器器件和非易失性存儲(chǔ)器器件，易失性存儲(chǔ)器 器件需要在被供電時(shí)進(jìn)行刷新操作以保持存儲(chǔ)的數(shù)據(jù)，非易失性存儲(chǔ)器器件不需要刷新 操作以在沒有供電時(shí)保持?jǐn)?shù)據(jù)。因此，在非易失性存儲(chǔ)器器件中，功耗會(huì)降低。非易失性存儲(chǔ)器器件的示例可以包括快閃存儲(chǔ)器器件、鐵電存儲(chǔ)器器件、相變 存儲(chǔ)器器件、電阻性存儲(chǔ)器器件等。具體地，諸如電阻性隨機(jī)存取存儲(chǔ)器(RRAM)的電 阻性存儲(chǔ)器器件可以提供相對(duì)高的速度、高容量和低功耗特性。

發(fā)明內(nèi)容
本發(fā)明構(gòu)思的實(shí)施例提供了一種使用變阻材料的變阻特性的電阻性存儲(chǔ)器器 件。根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，一種電阻性存儲(chǔ)器器件的存儲(chǔ)器單元包括垂直 晶體管和可變電阻層。所述垂直晶體管包括襯底表面上的柵電極、沿著所述柵電極的側(cè) 壁延伸的柵絕緣層以及與所述柵絕緣層相鄰的在所述襯底表面上的單晶硅層。所述單晶 硅層的至少一部分限定在與所述襯底表面基本上垂直的方向上延伸的溝道區(qū)?？勺冸娮?層設(shè)置在所述單晶硅層上?？勺冸娮鑼优c所述柵電極電絕緣。在一些實(shí)施例中，單晶硅層可以包括導(dǎo)電性類型交替的多個(gè)外延層。例如，在 一些實(shí)施例中，多個(gè)外延層可以包括順序堆疊在襯底上的η型外延層、ρ型外延層和η型 外延層。在其他實(shí)施例中，多個(gè)外延層可以包括順序堆疊在襯底上的η型外延層和ρ型 外延層。在一些實(shí)施例中，電阻性存儲(chǔ)器器件還可以包括可變電阻層上的位線。可變電 阻層可以電耦合在位線與單晶硅層中的源/漏區(qū)之間。在一些實(shí)施例中，電阻性存儲(chǔ)器器件還可以包括器件隔離層。器件隔離層可以 包括第一部分和第二部分，所述第一部分在襯底表面上并且沿著與柵絕緣層相對(duì)的柵電 極的側(cè)壁延伸，所述第二部分在柵電極上并且在柵絕緣層上。第一部分可以在襯底表面 上的相鄰電阻性存儲(chǔ)器器件與柵電極之間延伸，并且第二部分可以在柵電極與可變電阻 層之間延伸。在一些實(shí)施例中，電阻性存儲(chǔ)器器件還可以包括器件隔離層，所述器件隔離層 在柵電極上并且在柵絕緣層上。器件隔離層可以使柵電極與位線電絕緣。在一些實(shí)施例 中，器件隔離層還可以延伸到單晶硅層的一部分上。在一些實(shí)施例中，可變電阻層可以沿著柵絕緣層的一部分延伸，并且可以被局限在器件隔離層下方。在一些實(shí)施例中，電阻性存儲(chǔ)器器件還可以包括連接電極，所 述連接電極在可變電阻層上并且延伸穿過(guò)器件隔離層，以將可變電阻層電連接到位線。在一些實(shí)施例中，可變電阻層可以與器件隔離層相鄰地位于單晶硅層的一部分 上，使得可變電阻層和器件隔離層限定大致平面的表面。根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例，電阻性存儲(chǔ)器器 件包括多個(gè)字線，所述多個(gè)字 線在襯底表面上在第一方向上延伸。所述多個(gè)字線在與所述第一方向基本上垂直的第二 方向上通過(guò)器件隔離層相互電分離。相應(yīng)柵絕緣層在第一方向上沿著多個(gè)字線的相應(yīng)側(cè) 壁延伸。單晶硅層與柵絕緣層相鄰，并且限定在與襯底表面基本上垂直的第三方向上延 伸的至少一個(gè)溝道區(qū)。字線、柵絕緣層和單晶硅層限定在第一方向和第二方向上布置的 垂直晶體管陣列。器件隔離層在多個(gè)字線上以及柵絕緣層上、在第一方向上延伸?？勺?電阻層在字線的一側(cè)處與單晶硅層相鄰，并且通過(guò)器件隔離層與多個(gè)字線電絕緣。可變 電阻層上的多個(gè)位線在與多個(gè)字線基本上垂直的第二方向上延伸，并且在第一方向上相 互分離。在一些實(shí)施例中，可變電阻層可以在單晶硅層上，并且可以在與字線基本上平 行的第一方向上延伸?？勺冸娮鑼涌梢詫⒍鄠€(gè)位線中的位線電耦合到所述單晶硅層中的 相應(yīng)源/漏區(qū)。在一些實(shí)施例中，多個(gè)位線可以直接在器件隔離層和可變電阻層上，或者可以 在變阻層上的連接電極上。在一些實(shí)施例中，器件隔離層可以包括第一部分和第二部分，所述第一部分在 襯底上沿著與柵絕緣層相對(duì)的多個(gè)字線的相應(yīng)側(cè)壁延伸，所述第二部分在多個(gè)字線、柵 絕緣層和單晶硅層上。在一些實(shí)施例中，器件隔離層可以在多個(gè)字線、柵絕緣層和單晶硅層的多個(gè)部 分上延伸。可變電阻層可以沿著相應(yīng)柵絕緣層的一部分延伸并且可以被局限在器件隔離 層下方。根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例，一種構(gòu)造電阻性存儲(chǔ)器器件的方法包括在襯底 上形成單晶硅層，所述單晶硅層包括具有不同導(dǎo)電性類型的交替層。在單晶硅層中形成 在第一方向上延伸的多個(gè)凹槽，并且所述多個(gè)凹槽在與第一方向基本上垂直的第二方向 相互分離。在第一方向上延伸的多個(gè)凹槽中的每個(gè)中形成相應(yīng)柵絕緣層和相應(yīng)字線。字 線、柵絕緣層和單晶硅層限定在第一方向和第二方向上布置的垂直晶體管陣列。在字線 和柵絕緣層上形成在第一方向上延伸的器件隔離層，并且在單晶硅層的位于多個(gè)凹槽外 部的多個(gè)部分上形成可變電阻層。在變阻層上形成多個(gè)位線并且所述多個(gè)位線電連接到 變阻層。多個(gè)位線在與字線基本上垂直的第二方向上延伸并且在第一方向上相互分離。在一些實(shí)施例中，形成器件隔離層可以包括蝕刻單晶硅層的一部分和多個(gè)凹 槽中的每個(gè)凹槽中的字線的一部分，以在其內(nèi)限定各個(gè)溝槽。器件隔離層的第一部分可 以形成在與字線的側(cè)壁相鄰的溝槽中，并且隔離器件層的第二部分可以形成在凹槽中的 字線和柵絕緣層上。在一些實(shí)施例中，形成單晶硅層可以包括外延生長(zhǎng)不同導(dǎo)電性類型的交替層。在一些實(shí)施例中，器件隔離層可以形成在字線上、柵絕緣層上以及單晶硅層的 多個(gè)部分上。
在一些實(shí)施例中，器件隔離層可以與單晶硅層上形成的可變電阻層相鄰，并且可以在字線和柵絕緣層上延伸，使得可變電阻層和器件隔離層限定基本上為平面的表 面。在一些實(shí)施例中，可變電阻層可以在字線和柵絕緣層的一側(cè)處、在單晶硅層 上、在第一方向上延伸?？勺冸娮鑼涌梢詫⒍鄠€(gè)位線中的位線電連接到單晶硅層中的相 應(yīng)源/漏區(qū)。


根據(jù)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，將更清楚地理解本發(fā)明的示例性實(shí)施例， 在附圖中圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ)器器件的存儲(chǔ)器單元的 電路圖；圖2和圖3是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖；圖4和圖5是示出圖2中的電阻性存儲(chǔ)器器件的橫截面圖；圖6和圖7是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖；圖8和圖9是示出圖6中的電阻性存儲(chǔ)器器件的橫截面圖；圖10和圖11是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖；圖12和圖13是示出圖10中的電阻性存儲(chǔ)器器件的橫截面圖；圖14和圖15是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖；圖16和圖17是示出圖14中的電阻性存儲(chǔ)器器件的橫截面圖；圖18是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的操作電阻性存儲(chǔ)器器件的方法的電 路圖；圖19至圖26是示出制造圖4中的電阻性存儲(chǔ)器器件的方法的橫截面圖；圖27和圖28是示出制造圖8中的電阻性存儲(chǔ)器器件的方法的橫截面圖；圖29至圖34是示出制造圖12中的電阻性存儲(chǔ)器器件的方法的橫截面圖；圖35至圖37是示出制造圖16中的電阻性存儲(chǔ)器器件的方法的橫截面圖；圖38是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的存儲(chǔ)器卡的示意圖；圖39是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電子系統(tǒng)的框圖。
具體實(shí)施例方式現(xiàn)在，在下文中將參照附圖更充分地描述本發(fā)明構(gòu)思，在附圖中示出本發(fā)明構(gòu) 思的實(shí)施例。然而，本發(fā)明構(gòu)思可以以不同形式來(lái)實(shí)現(xiàn)，并且不應(yīng)該被理解為限于本文 闡述的實(shí)施例。更確切地說(shuō)，提供這些實(shí)施例，使得該公開將是徹底和完全的，并且將 本發(fā)明構(gòu)思的范圍完全傳達(dá)給本領(lǐng)域的技術(shù)人員。在附圖中，為了清晰起見，夸大了層 和區(qū)域的厚度。相同的附圖標(biāo)記始終表示相同的元件。在本文描述的一些實(shí)施例中，也可以用不同的附圖標(biāo)記表示相同的元件。應(yīng)該理解的是，當(dāng)元件或?qū)颖环Q為在另一個(gè)元件或?qū)印吧稀?、“連接到”或者 “耦合到”另一個(gè)元件或?qū)訒r(shí)，其可以直接在另一個(gè)元件或?qū)由?、直接連接或耦合到另
一個(gè)元件或?qū)樱蛘呖梢源嬖谥虚g元件或?qū)?。相比之下，?dāng)元件被稱為直接在另一個(gè)元 件或?qū)由?，直接連接到或直接耦合到另一個(gè)元件或?qū)訒r(shí)，不存在中間元件或?qū)?。如本?所使用的，術(shù)語(yǔ)“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)的任意和全部組合。應(yīng)該理解的是，雖然術(shù)語(yǔ)第一、第二、第三等可以在本文中用來(lái)描述各種元 件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這 些術(shù)語(yǔ)限制。這些術(shù)語(yǔ)只是用來(lái)將一個(gè)元件、組件、區(qū)域、層或部分與另一個(gè)區(qū)域、層 或部分區(qū)分開。因此，下面討論的第一元件、組件、區(qū)域、層或部分可以被稱為第二元 件、組件、區(qū)域、層或部分，而不偏離本發(fā)明構(gòu)思的教導(dǎo)。為了簡(jiǎn)便起見，本文可以使用 諸如“下面”、“下方”、“底部”、“之下”、 “上方”、“頂部”、“上面”等的空間相對(duì)術(shù)語(yǔ)描述附圖中所示的一個(gè)元件或特征與
其他元件或特征的關(guān)系。應(yīng)該理解的是，空間相對(duì)術(shù)語(yǔ)旨在包含除了附圖中所描述的方 位之外的器件在使用或操作中的不同方位。例如，如果附圖中的器件被翻轉(zhuǎn)，則被描述 為在其他元件或特征下方或下面的元件隨后將被定位為在其他元件或特征上方。因此， 示例性術(shù)語(yǔ)“下面”可以包含上方和下方這兩個(gè)方位。器件可以按其他方式定位(旋轉(zhuǎn) 90度或者定位在其他方位)，并且相應(yīng)解釋在此使用的空間相對(duì)描述符。另外，如本文 所使用的，“橫向”表示與垂直方向大致正交的方向。本文使用的術(shù)語(yǔ)只是出于描述特定實(shí)施例的目的，并不旨在限制本發(fā)明的構(gòu) 思。如本文所使用的，單數(shù)形式“一”旨在也包括復(fù)數(shù)形式，除非上下文以其他方式清 楚表示。還應(yīng)該理解的是，術(shù)語(yǔ)“包括”和/或“包含”當(dāng)在該說(shuō)明書中使用時(shí)指明 所述特征、整體、步驟、操作、元件和/或組件的存在，但不排除存在或添加一個(gè)或多 個(gè)其他特征、整體、步驟、操作、元件、組件和/或其的組。本文中，參照作為本發(fā)明構(gòu)思的理想實(shí)施例(和中間結(jié)構(gòu))的示意性圖示的橫截 面圖來(lái)描述本發(fā)明構(gòu)思的示例性實(shí)施例。由此，將預(yù)料到由于(例如)制造技術(shù)和/或 容限造成的圖示形狀的變化。因此，本發(fā)明構(gòu)思的實(shí)施例不應(yīng)該被理解為限于本文所示 的區(qū)域的特定形狀，而是包括由于例如制造造成的形狀偏差。例如，示出為矩形的注入 區(qū)將通常具有圓形的或彎曲的特征和/或在其邊緣具有注入濃度梯度，而不是從注入?yún)^(qū) 到非注入?yún)^(qū)的二元變化。同樣，通過(guò)注入形成的掩埋區(qū)可以導(dǎo)致掩埋區(qū)與通過(guò)其發(fā)生注 入的表面之間的區(qū)域中出現(xiàn)一些注入。因此，附圖中所示的區(qū)域本質(zhì)是示意性的，并且 它們的形狀不旨在示出器件區(qū)域的真實(shí)形狀，并且不旨在限制本發(fā)明構(gòu)思的范圍。除非以其他方式進(jìn)行定義，否則本文使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))與 本發(fā)明所屬領(lǐng)域的普通技術(shù)人員通常理解的含義具有相同的含義。因此，這些術(shù)語(yǔ)可以 包括在這樣的時(shí)間之后產(chǎn)生的等價(jià)術(shù)語(yǔ)。還應(yīng)該理解的是，諸如通用詞典里定義的術(shù)語(yǔ) 應(yīng)該被理解為其含義與本說(shuō)明書中和相關(guān)領(lǐng)域的上下文中它們的含義一致，并且將不再 以理想或過(guò)度正式的含義理解，除非本文特別定義。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，存儲(chǔ)器單元可以包括晶體管和可變電阻器。晶體管 可以包括柵電極，所述柵電極形成在半導(dǎo)體襯底上并且用作字線；柵絕緣層，所述柵絕緣層形成在柵電極的一側(cè)；以及溝道層，所述溝道層被形成在與柵絕緣層相鄰的在半 導(dǎo)體襯底上形成的單晶硅層中。根據(jù)本發(fā)明構(gòu)思的實(shí)施例，多個(gè)存儲(chǔ)器單元在X方向和Y方向上，例如，在 X-Y平面上布置在半導(dǎo)體襯底上。因此，存儲(chǔ)器單元中的每個(gè)存儲(chǔ)器單元的晶體管被實(shí) 現(xiàn)為垂直陣列晶體管。存儲(chǔ)器單元被連接到與位線連接的可變電阻器。以下將更詳細(xì)地 描述這種電阻性存儲(chǔ)器器件。圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ)器器件的存儲(chǔ)器單元M 的電路圖。詳細(xì)地，存儲(chǔ)器單元M包括一個(gè)晶體管TR和一個(gè)可變電阻器R?？勺冸娮杵?R由變阻層(本文中也被稱為可變電阻層或材料)形成?？勺冸娮杵鱎和變阻層R可以 指的是相同元件。變阻層R由過(guò)渡金屬氧化物或三元氧化物形成。變阻層R的過(guò)渡金 屬氧化物的示例包括NiOx、ZrO1^nNb2O5Y 三元氧化物的示例包括摻鉻(Cr)的SrTiO3 和Pri_xCaxMn03。變阻層R還可以由諸如鈣鈦礦材料的其他材料形成。晶體管TR包括用作字線WL的柵電極。晶體管TR的第一端，例如，源極被連 接到地GND。晶體管TR的第二端，例如，漏極被連接到可變電阻器R的第一端?？?變電阻器R的第二端連接到位線BL?？?變電阻器R由此連接在晶體管TR與位線BL之 間。如上所述，電阻性存儲(chǔ)器器件使用晶體管TR( S卩，金屬-氧化物_半導(dǎo)體(MOS)晶 體管)，并因此能夠使用單極性變阻層和雙極性變阻層，而與向其施加的電壓極性無(wú)關(guān)。根據(jù)本發(fā)明構(gòu)思的當(dāng)前實(shí)施例的電阻性存儲(chǔ)器器件使用可變電阻器R根據(jù)通過(guò) 位線BL施加到存儲(chǔ)器單元M的電壓或電流的變阻特性。在根據(jù)一些實(shí)施例的電阻性存儲(chǔ) 器器件中，將設(shè)置的電壓或電流(編程電壓或電流)通過(guò)位線BL施加到可變電阻器R， 以將可變電阻器R從高阻狀態(tài)變?yōu)榈妥锠顟B(tài)，并且晶體管TR導(dǎo)通，以產(chǎn)生從位線BL到 地GND的電流路徑，由此將存儲(chǔ)器單元M編程。另外，當(dāng)將重置電流(擦除電流)或重置電壓(擦除電壓)通過(guò)位線BL施加到 可變電阻器R時(shí)，可變電阻器R從低阻狀態(tài)變?yōu)楦咦锠顟B(tài)并且沒有產(chǎn)生電流路徑，并由 此將存儲(chǔ)器單元M的內(nèi)容擦除。另外，通過(guò)位線BL向可變電阻器R施加讀電流或讀電 壓并且讀取位線BL中的電壓或電流，確定存儲(chǔ)器單元M的狀態(tài)，S卩，確定存儲(chǔ)器單元M 是處于編程狀態(tài)還是擦除狀態(tài)。以下將詳細(xì)描述根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的包括存 儲(chǔ)器單元M的電阻性存儲(chǔ)器器件。示例 1圖2和圖3是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ)器器件的透視圖。 圖4和圖5是示出圖2中的電阻性存儲(chǔ)器器件的橫截面圖。參照?qǐng)D3，為了簡(jiǎn)便起見，省 略了圖2所示的變阻層R 38和位線BL 40。首先，將參照?qǐng)D2至圖5描述圖1所示的電阻性存儲(chǔ)器器件的存儲(chǔ)器單元M。用作字線WL的柵電極32形成在半導(dǎo)體襯底10上。柵電極32可以由摻雜有雜 質(zhì)的多晶硅層形成。柵絕緣層34形成在柵電極32的側(cè)部上。柵絕緣層34可以由氧化 物層形成。構(gòu)成溝道層的單晶硅層18與柵絕緣層34相鄰地形成并且在Z方向上形成在 半導(dǎo)體襯底10上(例如，使得溝道在Z方向上延伸)。柵電極32、柵絕緣層34和單晶 硅層18 —起構(gòu)成圖1所示的晶體管TR。晶體管TR是由在半導(dǎo)體襯底10上垂直堆疊的層構(gòu)成的垂直晶體管。電阻性存儲(chǔ)器器件使用單晶層18作為溝道層，并因此與當(dāng)多晶硅 層用作溝道層時(shí)相比，可以減小諸如其設(shè)置電壓、重置電壓、設(shè)置電流、重置電流等的 器件參數(shù)的分布。另外，與柵電極32絕緣的變阻層R 38被形成在柵電極32的一側(cè)，與單晶硅層 18的最上面的單晶硅層16相鄰。在根據(jù)當(dāng)前實(shí)施例的電阻性存儲(chǔ)器器件中，包括柵電極 32、柵絕緣層34、構(gòu)成溝道層的單晶硅層18的晶體管TR和變阻層R 38構(gòu)成一個(gè)存儲(chǔ)器
單元M。存儲(chǔ)器單元M經(jīng)由器件隔離層36與相鄰的存儲(chǔ)器單元M分 離。器件隔離層36 包括第一器件隔離層36a和第二器件隔離層36b。第一器件隔離層36a形成在半導(dǎo)體襯底 10上，以使其面對(duì)相鄰存儲(chǔ)器單元的單晶硅層18并且與當(dāng)前存儲(chǔ)器單元M的柵電極32 相鄰。第二器件隔離層36b形成在柵電極32和柵絕緣層34上，與第一器件隔離層36a 相鄰。位線BL 40形成在變阻層R 38上。由于器件隔離層36包括第一器件隔離層36a 和第二器件隔離層36b，所以當(dāng)操作存儲(chǔ)器單元M時(shí)，只可以使用存儲(chǔ)器單元M的一個(gè) 方向。例如，當(dāng)對(duì)存儲(chǔ)器單元M進(jìn)行編程或擦除時(shí)，只使用柵電極32的一側(cè)。在根據(jù) 本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ)器器件中，垂直晶體管僅設(shè)置在存儲(chǔ)器單元M的 一側(cè)處，以防止存儲(chǔ)器單元之間的干擾。電壓或電流通過(guò)位線BL 40被施加到變阻層R 38，以將變阻層R38變成低阻狀 態(tài)，并且當(dāng)電壓被施加到柵電極32時(shí)，反轉(zhuǎn)層形成在單晶硅層18中，并因此電流在與 半導(dǎo)體襯底10的上表面垂直的方向上，例如，在圖2所示的粗體箭頭方向(例如，Z方 向)上流過(guò)位線BL 40，由此對(duì)存儲(chǔ)器單元M進(jìn)行編程。另外，當(dāng)電壓或電流通過(guò)位線 BL 40被施加到變阻層R 38并且由此變阻層38變?yōu)楦咦锠顟B(tài)時(shí)，沒有電流在與半導(dǎo)體襯 底10的上表面垂直的方向上流過(guò)，由此對(duì)存儲(chǔ)器單元M的內(nèi)容進(jìn)行擦除。接著，以下將參照?qǐng)D2至圖5來(lái)描述根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電阻性存儲(chǔ) 器器件中的襯底10上(例如，在X方向和Y方向上)的存儲(chǔ)器單元M的布置。詳細(xì)地，多個(gè)字線WL 32在半導(dǎo)體襯底10上在第一方向(例如，X方向)上延 伸。字線WL 32沿著與第一方向垂直的第二方向(即，在Y方向上)經(jīng)由器件隔離層36 彼此電分離。柵絕緣層GO 34在第一方向上形成在字線WL 32的至少一部分上。包括在與半導(dǎo)體襯底10的上表面垂直的第三方向(即Z方向)上延伸或堆疊的 溝道層的多個(gè)單晶硅層18與柵絕緣層34相鄰地形成。單晶硅層18包含具有不同導(dǎo)電性 類型的材料。例如，單晶硅層18包括η型外延層12、ρ型外延層14和η型外延層16。 可替選地，在一些實(shí)施例中，可以省略η型外延層16。在圖2至圖5的實(shí)施例中，η型 外延層16是單晶硅層18之中最上面的單晶層，因此在省略了 η型外延層16的實(shí)施例中， ρ型外延層14是最上面的層。如上所述，字線WL 32、柵絕緣層34和單晶硅層18構(gòu)成 一個(gè)垂直晶體管TR。多個(gè)這種垂直晶體管TR布置在第一方向和第二方向上，由此形成 垂直晶體管陣列。與字線WL 32絕緣的變阻層R 38形成在單晶硅層18的η型外延層16上。器件 隔離層36形成在字線WL 32上，使得變阻層R 38沒有接觸字線WL 32。因此，可以減 小通過(guò)字線WL 32的存儲(chǔ)器單元M之間的泄漏電流流動(dòng)。多個(gè)位線BL 40形成在變阻層R 38上，以在與字線WL 32垂直的第二方向上(即，在Y方向上)延伸，并且沿著第一 方向彼此分離。變阻層R 38由變阻材料層形成，當(dāng)如上所述通過(guò)位線BL 40向其施加電 壓或電流時(shí)，變阻材料層的電阻會(huì)發(fā)生變化。如上所述，當(dāng)電壓或電流通過(guò)位線BL 40被施加到變阻層R 38時(shí)，變阻層R變 為低阻或高阻狀態(tài)，由此影響在垂直方向上流到半導(dǎo)體襯底10的電流流動(dòng)，因此對(duì)存儲(chǔ) 器單元M進(jìn)行編程或擦除。示例 2圖6和圖7是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視圖。 圖8和圖9是示出圖6中的電阻性存儲(chǔ)器器件的橫截面圖。參照?qǐng)D7，為了簡(jiǎn)便起見，省 略了圖6所示的位線BL 56。詳細(xì)地，根據(jù) 其他實(shí)施例的電阻性存儲(chǔ)器器件與之前實(shí)施例的電阻性存儲(chǔ)器器 件類似，不同之處在于，器件隔離層50形成在用作字線WL的柵電極26和柵絕緣層22 上以及單晶硅層18a的一部分上，并且在一個(gè)存儲(chǔ)器單元M內(nèi)，變阻層R54形成在柵電 極26的一側(cè)處。詳細(xì)地，多個(gè)字線WL 26形成在半導(dǎo)體襯底10上，以在第一方向上(例如，在 X方向上)延伸。字線WL 26沿著與第一方向垂直的第二方向(即，在Y方向上)通過(guò) 器件隔離層50彼此電分離。柵絕緣層GO 22被形成為在第一方向上、在字線WL 26的 一側(cè)處、在字線WL 26的一部分上延伸。柵絕緣層22可以由氧化物層形成。構(gòu)成溝道層的多個(gè)單晶硅層18a與柵絕緣層22相鄰地形成，并且在與半導(dǎo)體襯 底10的上表面垂直的第三方向上(即，在Z方向上)堆疊。單晶硅層18a包括η型外延 層12和ρ型外延層14。ρ型外延層14是單晶硅層18的最上層的單晶硅層。當(dāng)單晶硅 層18a形成為溝道層時(shí)，與當(dāng)多晶硅層形成為溝道層時(shí)相比，可以減少諸如設(shè)置電壓、重 置電壓、設(shè)置電流、重置電流等的器件參數(shù)的分布。在根據(jù)當(dāng)前實(shí)施例的電阻性存儲(chǔ)器 器件中，字線WL 26、柵絕緣層22和單晶硅層18a構(gòu)成一個(gè)垂直晶體管TR。多個(gè)這種 垂直晶體管TR布置在第一和第二方向上，由此形成垂直晶體管陣列。在根據(jù)當(dāng)前實(shí)施例的電阻性存儲(chǔ)器器件中，器件隔離層50形成在字線WL 26和 柵絕緣層22上以及單晶硅層18a的一部分上，S卩，形成在ρ型外延層14上。另外，變 阻層R 54形成在ρ型外延層14上，與器件隔離層50相鄰，并且與字線WL 26絕緣。器 件隔離層50形成在字線WL 26上，使得變阻層R 54沒有接觸字線WL 26。因此，可以 減少通過(guò)字線WL 26流過(guò)存儲(chǔ)器單元M的泄漏電流。多個(gè)位線BL 56在與字線WL 26垂直的第二方向上、在器件隔離層50上以及在 變阻層R54上延伸，并且沿著第一方向彼此分離。當(dāng)電壓或電流通過(guò)位線BL 56被施加 到存儲(chǔ)器單元M—側(cè)的變阻層R 54時(shí)，變阻層R 54變成低阻或高阻狀態(tài)。因此，通過(guò) 調(diào)節(jié)來(lái)自位線BL 56的在與半導(dǎo)體襯底10的上表面垂直的方向上，例如，在圖6中的粗 體箭頭方向上(例如，在Z方向上)的電流流動(dòng)，對(duì)存儲(chǔ)器單元M進(jìn)行編程或擦除。示例 3圖10和圖11是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖。圖12和圖13是示出圖10中的電阻性存儲(chǔ)器器件的橫截面圖。參照?qǐng)D11，為了方 便起見，省略了圖10所示的位線BL 74。
詳細(xì)地，根據(jù)其他實(shí)施例的電阻性存儲(chǔ)器器件與示例2的電阻性存儲(chǔ)器器件相 類似，不同之處在于，變阻層R 64形成在單晶硅層18的與柵絕緣層GO 22相鄰的部分 中，還在變阻層64上形成連接電極72，并且在連接電極72上形成位線BL 76。多個(gè)字線WL 26形成在半導(dǎo)體襯底10上，以在第一方向上(例如，在X方向 上)延伸。字線WL 26在與第一方向垂直的第二方向上，S卩，在Y方向上經(jīng)由器件隔離 層66彼此電分離。柵絕緣層GO 22被形成為在字線WL 26的側(cè)部上、在第一方向上延 伸。柵絕緣層22可以由氧化物層形成。構(gòu)成溝道層的單晶硅層18a與柵絕緣層22相鄰地形成，并且在與半導(dǎo)體襯底10 的上表面垂直的第三方向上，即，在Z方向上堆疊。單晶硅層18a包括η型外延層12和 ρ型外延層14。ρ型外延層14是單晶硅層18的最上面的單晶硅層。當(dāng)單晶硅層18a形成 為溝道層時(shí)，與當(dāng)多晶硅層形成為溝道層時(shí)相比，可以減小諸如設(shè)置電壓、重置電壓、 設(shè)置電流、重置電流等的器件參數(shù)的分布。在根據(jù)當(dāng)前實(shí)施例的電阻性 存儲(chǔ)器器件中，字線WL 26、柵絕緣層22和單晶硅 層18a構(gòu)成一個(gè)垂直晶體管TR。多個(gè)這種垂直晶體管TR布置在第一和第二方向上，由 此形成垂直晶體管陣列。在根據(jù)圖10至圖13的實(shí)施例的電阻性存儲(chǔ)器器件中，變阻層64形成在單晶硅 層18a中，例如，形成在ρ型外延層14的一部分中，變阻層64形成在字線WL 26和柵絕 緣層22的側(cè)部上。另外，器件隔離層66形成在字線WL 26和柵絕緣層22上以及單晶 硅層18a的一部分上。器件隔離層66形成在字線WL 26上，使得變阻層64沒有接觸字 線WL 26。因此，可以減小通過(guò)字線WL 26流動(dòng)在存儲(chǔ)器單元M之間的泄漏電流。連接電極72形成在變阻層64上。多個(gè)位線BL 74形成在連接電極72上以及在 器件隔離層66上，以在與字線WL 26垂直的第二方向上延伸，并且沿著第一方向彼此分 離。電壓或電流通過(guò)位線BL 74被施加到存儲(chǔ)器單元M的側(cè)部上的變阻層64，以將變阻 層64轉(zhuǎn)換成低阻或高阻狀態(tài)。因此，通過(guò)調(diào)節(jié)在與半導(dǎo)體襯底10的上表面垂直的方向 上，例如，在圖10中所示的粗體箭頭方向上(例如，在Z方向上)的來(lái)自位線BL 74的 電流流動(dòng)，可以對(duì)存儲(chǔ)器單元M進(jìn)行編程或擦除。示例 4圖14和圖15是示出根據(jù)本發(fā)明構(gòu)思的其他實(shí)施例的電阻性存儲(chǔ)器器件的透視 圖。圖16和圖17是圖14中的電阻性存儲(chǔ)器器件的橫截面圖。參照?qǐng)D15，為了方便起 見，沒有示出圖14中所示的位線BL 86。詳細(xì)地，根據(jù)圖14至圖17中的實(shí)施例的電阻性存儲(chǔ)器器件與示例2中的相類 似，不同之處在于，器件隔離層82形成在凹陷的字線WL 27和凹陷的柵絕緣層GO 23 上，并且變阻層R84形成在單晶硅層18a與凹陷的柵絕緣層23相鄰的一部分中。詳細(xì)地，多個(gè)字線WL 27形成在半導(dǎo)體襯底10上，以在第一方向上(例如，在 X方向上)延伸。字線WL 27沿著與第一方向垂直的第二方向(即，在Y方向上)通過(guò) 器件隔離層82彼此電分離。柵絕緣層GO 23形成在字線WL 27的側(cè)部上并且在第一方 向上延伸。柵絕緣層23可以由氧化物層形成。構(gòu)成溝道層的單晶硅層18a與柵絕緣層23相鄰地形成，并且在與半導(dǎo)體襯底10 的上表面垂直的第三方向上，即在Z方向上堆疊。單晶硅層18a包括η型外延層12和ρ型外延層14。ρ型外延層14是單晶硅層18的最上面的單晶硅層。當(dāng)單晶硅層18a形成 為溝道層時(shí)，與當(dāng)多晶硅層形成為溝道層時(shí)相比，可以減小諸如設(shè)置電壓、重置電壓、 設(shè)置電流、重置電流等的器件參數(shù)的分布。在根據(jù)當(dāng)前實(shí)施例的電阻性存儲(chǔ)器器件中，字線WL 27、柵絕緣層23和單晶硅 層18a構(gòu)成一個(gè)垂直晶體管TR。多個(gè)這種垂直晶體管TR布置在第一方向和第二方向上， 由此形成垂直晶體管陣列。根據(jù)圖14至圖17的實(shí)施 例的電阻性存儲(chǔ)器器件包括凹陷成與單晶硅層18a的表 面基本在同一平面上或者比單晶硅層18a的表面低的字線WL 27和柵絕緣層23，并且器 件隔離層82形成在字線WL 27和柵絕緣層23上。變阻層R 84形成在單晶硅層18a與凹 陷的柵絕緣層23和字線WL 27的側(cè)部相鄰形成的部分中，并且在第一方向上(即，在X 方向上)延伸。器件隔離層82形成在凹陷的字線WL 27上，使得變阻層R84沒有接觸 字線WL 27。具體地，隔離層82形成在凹陷的字線WL 27和柵絕緣層23上并且與ρ型 外延層14中形成的變阻層R 84相鄰。因此，可以減小通過(guò)字線WL 27在存儲(chǔ)器單元M 之間流動(dòng)的泄漏電流。在變阻層R 84上以及器件隔離層82上形成的多個(gè)位線BL 86在與字線WL 27垂 直的第二方向上延伸，并且沿著第一方向彼此分離。通過(guò)位線BL 86將電壓或電流施加 到在存儲(chǔ)器單元M的側(cè)部上形成的變阻層R 84上，以將變阻層R 84轉(zhuǎn)換成低阻或高阻狀 態(tài)。因此，可以通過(guò)調(diào)節(jié)在與半導(dǎo)體襯底14垂直的方向上，例如，在圖14中所示的粗 體箭頭方向上(例如，在Z方向上)的來(lái)自位線BL 86的電流流動(dòng)，對(duì)存儲(chǔ)器單元M進(jìn) 行編程或擦除。圖18是用于描述根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的操作電阻性存儲(chǔ)器器件的方法 的電路圖。詳細(xì)地，根據(jù)本發(fā)明構(gòu)思的電阻性存儲(chǔ)器器件使用可變電阻器R根據(jù)通過(guò)位線 BL施加到存儲(chǔ)器單元M的電壓的變阻特性。通過(guò)在對(duì)存儲(chǔ)器單元M進(jìn)行選擇時(shí)所選擇 的位線BL(例如，BLl)來(lái)提供編程電壓(即，設(shè)置電壓)，使得可變電阻器(R)的電阻 處于低阻狀態(tài)。具體地，當(dāng)通過(guò)向字線WL(例如，WL)提供電壓使晶體管TR導(dǎo)通時(shí)， 在從位線BL到地GND的方向上形成電流路徑，由此對(duì)存儲(chǔ)器單元M進(jìn)行編程。通過(guò)借助所選擇的位線BL (例如，BLl)向可變電阻器R施加重置電流(擦除電 流)或重置電壓(擦除電壓)，可變電阻器R的電阻從低阻變成高阻狀態(tài)并且沒有產(chǎn)生電 流路徑，由此對(duì)存儲(chǔ)器單元M的內(nèi)容進(jìn)行擦除。另外，通過(guò)借助所選擇的位線BL向可 變電阻器R施加讀電流或讀電壓并且讀取通過(guò)位線BL的電流，可以確定存儲(chǔ)器單元M是 被編程還是被擦除。根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的制造電阻性存儲(chǔ)器器件的方法圖19至圖26是示出制造圖4中的電阻性存儲(chǔ)器器件的方法的橫截面圖。參照?qǐng)D19，單晶硅層18形成在半導(dǎo)體襯底10 (例如，硅襯底)上。構(gòu)成溝道層 的單晶硅層18可以包括具有不同導(dǎo)電性的多個(gè)單晶硅層12、14和16。構(gòu)成單晶硅層18 的單晶硅層12、14和16在與半導(dǎo)體襯底10的上表面垂直的方向上堆疊。詳細(xì)地，η型外延層12形成在半導(dǎo)體襯底10上，ρ型外延層14形成在η型外延 層12上，以及η型外延層16形成在ρ型外延層14上。在一些可替選的實(shí)施例中，可以省略η型外延層16。參照?qǐng)D20和圖21，在與半導(dǎo)體襯底10的上表面垂直的方向上蝕刻單晶硅層18 的一部分，以形成相互分離的多個(gè)凹槽20。在考慮到在其內(nèi)形成柵絕緣材料層的情況 下，凹槽20的底表面可以設(shè)置在η型外延層12的最上面的表面上。接下來(lái)，在凹槽20 中形成柵絕緣材料層22。柵絕緣材料層22可以由氧化物層形成。通過(guò)使用氧化物層形 成柵絕緣材料層22的氧化工藝，凹槽20的底表面設(shè)置在η型外延層12內(nèi)。S卩，在氧化 工藝中會(huì)消耗η型外延層12的最上面的表面的一部分。參照?qǐng)D22和圖23，柵電極材料層24形成在η型外延層16上，并被形成為填充 包括柵絕緣材料層22的凹槽20。柵電極材料層24可以由多晶硅層形成。接下來(lái)，蝕刻 柵電極材料層24，由此形成凹槽20中填充的柵電極26?？梢允褂没瘜W(xué)機(jī)械拋光(CMP) 工藝蝕刻?hào)烹姌O材料層24。當(dāng)使用CMP工藝時(shí)，蝕刻停止點(diǎn)可以是η型外延層16的上 表面。參照?qǐng)D24和圖25，通過(guò) 例如使用第一蝕刻掩模對(duì)凹槽20之間的單晶硅層18的 η型外延層16和ρ型外延層14的一部分、柵絕緣材料層22的一部分以及柵電極材料層 26的一部分進(jìn)行蝕刻，來(lái)形成第一溝槽28。接著，通過(guò)例如使用第二蝕刻掩模從第一溝槽28的下部蝕刻至η型外延層12 的中部并且蝕刻凹槽20中形成的與第一溝槽28相鄰的柵電極材料層26和柵絕緣材料層 22，來(lái)形成第二溝槽30。因此，第二溝槽30形成在凹槽20中的下部中并且形成在柵電 極32和柵絕緣層34的上方。也就是說(shuō)，第二溝槽30形成在柵電極32和柵絕緣層34上 方的凹槽20中并且形成在單晶硅層18與凹槽20相鄰的部分中。另外，柵絕緣層34形 成在凹槽20的下側(cè)部中，并且柵電極32形成在柵絕緣層34上。參照?qǐng)D26，形成填充第一溝槽28和第二溝槽30的器件隔離層36。通過(guò)利用諸 如氧化物層的絕緣層填充第一溝槽28和第二溝槽30并且通過(guò)使用η型外延層16作為蝕 刻停止點(diǎn)對(duì)絕緣層進(jìn)行拋光，來(lái)形成器件隔離層36。器件隔離層36包括第一部分36a和 第二部分36b，第一部分36a面對(duì)單晶硅層18并且與柵電極32相鄰，第二部分36b接觸 凹槽20中的第一器件隔離層36a并且形成在柵電極32和柵絕緣層34上。器件隔離層36包括器件隔離層的第一部分36a以及器件隔離層的第二部分36b， 該器件隔離層的第一部分36a形成在通過(guò)蝕刻單晶硅層18和字線WL 32形成的第一溝槽 28和第二溝槽30中，并且該器件隔離層的第二部分36b形成在通過(guò)蝕刻單晶硅層18形成 的凹槽20中的字線WL 32和柵絕緣層34上。附圖標(biāo)記32用于表示字線WL和柵電極 這兩者。另外，如圖4和圖5所示，變阻層R 38形成在器件隔離層36和單晶硅層18的ρ 型外延層14上?？梢允褂蒙鲜龅倪^(guò)渡金屬氧化物或三元氧化物材料來(lái)形成變阻層R 38。 接著，在變阻層R 38上形成位線BL 40，由此完成根據(jù)一些實(shí)施例的電阻性存儲(chǔ)器器件 的制造。圖27和圖28是示出制造圖8中的電阻性存儲(chǔ)器器件的方法的橫截面圖。詳細(xì)地，執(zhí)行圖21至圖23所示的操作，但是使用的是包括分別由具有不同導(dǎo)電 性的材料形成的兩層(替代三層)的單晶硅層18a。S卩，通過(guò)在半導(dǎo)體襯底10上順序地 形成η型外延層12和ρ型外延層14，來(lái)形成單晶硅層18a。
參照?qǐng)D27，器件隔離層50形成在凹槽20中的柵電極26和柵絕緣層22上以及ρ 型外延層14的一部分上。器件隔離層50可以由氧化物層形成。器件隔離層50暴露部 分ρ型外延層14。通過(guò)填充ρ型外延層14中的暴露部分，在器件隔離層50上形成變阻 材料層52。也就是說(shuō)，變阻材料層52形成在ρ型外延層14的暴露部分上以及器件隔離 層50上。參照?qǐng)D28，通過(guò)對(duì)變阻材料層52進(jìn)行拋光，來(lái)形成變阻層R 54。變阻層R 54 可以由上述的過(guò)渡金屬氧化物或三元氧化物材料來(lái)形成。對(duì)變阻層R54進(jìn)行拋光，以使 其與器件隔離層50的表面基本在同一平面上。接著，如圖8中所示，位線56形成在器 件隔離層50和變阻層R54上，以完成根據(jù)其他實(shí)施例的電阻性存儲(chǔ)器器件。圖29至圖34是示出制造圖12中的電阻性存 儲(chǔ)器器件的方法的橫截面圖。詳細(xì)地，執(zhí)行參照?qǐng)D21至圖23描述的制造電阻性存儲(chǔ)器器件的方法中的操作， 但是包括具有不同導(dǎo)電性的兩層(而不是三層)的單晶硅層18a形成在半導(dǎo)體襯底10上。 也就是說(shuō)，通過(guò)在半導(dǎo)體襯底10上順序地形成η型外延層12和ρ型外延層14，來(lái)形成單 晶娃層18a。參照?qǐng)D29和圖30，通過(guò)蝕刻單晶硅層18a的與柵絕緣層22相鄰的部分，在柵電 極26的一側(cè)處形成凹陷60。接著，通過(guò)填充凹陷60，在單晶硅層18a上形成變阻材料 層62。參照?qǐng)D31和圖32，對(duì)變阻材料層62進(jìn)行拋光，以在單晶硅層18a與柵電極26 和柵絕緣層22相鄰的部分中形成變阻層64。變阻層64可以由上述的過(guò)渡金屬氧化物或 三元氧化物材料形成。當(dāng)對(duì)變阻層64進(jìn)行拋光時(shí)，將單晶硅層18a的上表面用作拋光停 止點(diǎn)。接著，具有暴露變阻層64的凹陷68的器件隔離層66形成在柵絕緣層22、柵電極 26和單晶硅層18a上。參照?qǐng)D33和圖34，通過(guò)填充凹陷68，在器件隔離層66上形成連接電極材料層 70。接著，通過(guò)對(duì)連接電極材料層70進(jìn)行拋光來(lái)形成連接電極72。當(dāng)對(duì)連接電極材料 層70進(jìn)行拋光時(shí)，器件隔離層66用作蝕刻停止層。連接電極72與器件隔離層66相鄰 地形成。接著，如圖12中所示，位線BL 74形成在器件隔離層66和連接電極72上，由 此完成根據(jù)其他實(shí)施例的電阻性存儲(chǔ)器器件的制造。圖35至圖37是示出制造圖16中的電阻性存儲(chǔ)器器件的方法的橫截面圖。詳細(xì)地，執(zhí)行參照?qǐng)D21至圖23描述的制造電阻性存儲(chǔ)器器件的方法中的操作， 但是如圖35中所示，包括具有不同導(dǎo)電性的兩層(而不是三層)的單晶硅層18a被形成 在半導(dǎo)體襯底10上。也就是說(shuō)，通過(guò)在半導(dǎo)體襯底10上順序地形成η型外延層12和ρ 型外延層14，來(lái)形成單晶硅層18a。參照?qǐng)D35，通過(guò)蝕刻?hào)沤^緣材料層22和柵電極材料層26，來(lái)形成第一凹陷80。 因此，在半導(dǎo)體襯底10上的凹槽中凹陷的柵絕緣層23和柵電極27被形成。也就是說(shuō)， 柵絕緣層23和柵電極27被凹陷成具有比單晶硅層18a的上表面更低的高度。參照?qǐng)D36，器件隔離層82被形成為填充第一凹陷80。就此而言，通過(guò)在單晶 硅層18a、柵絕緣層23和柵電極27上形成器件隔離材料層以填充第一凹陷80，然后對(duì)器 件隔離材料層進(jìn)行化學(xué)機(jī)械拋光，來(lái)形成器件隔離層82。接著，對(duì)單晶硅層18a的與柵 絕緣層23和器件隔離層82相鄰的一部分(具體地，ρ型外延層14的一部分)進(jìn)行蝕刻， 由此在柵電極27的一側(cè)處形成第二凹陷83。
參照?qǐng)D37，通過(guò)填充第二凹陷83，在單晶硅層18a中形成變阻層R 84。具體 地，通過(guò)在單晶硅層18a上形成變阻材料層(未示出)以填充第二凹陷83并且對(duì)變阻材料 層進(jìn)行化學(xué)機(jī)械拋光，來(lái)形成變阻層R84。變阻層R84可以由如上所述的過(guò)渡金屬氧化 物或三元氧化物材料來(lái)形成。接著，如圖16中所示，位線BL 86形成在器件隔離層82、 變阻層R84和單晶硅層18a上，由此完成根據(jù)其他實(shí)施例的電阻性存儲(chǔ)器器件的制造。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的電阻件存儲(chǔ)器器件的示例應(yīng)用圖38是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的存儲(chǔ)器卡100的示意圖。參照?qǐng)D38，存儲(chǔ)器卡100可以 包括在外殼130中安裝的控制器110和存儲(chǔ)器 120。控制器110和存儲(chǔ)器120可以交換電信號(hào)。例如，存儲(chǔ)器120和控制器110可以 根據(jù)來(lái)自控制器110的命令在彼此之間發(fā)送和接收數(shù)據(jù)。因此，存儲(chǔ)器卡100可以將數(shù) 據(jù)存儲(chǔ)在存儲(chǔ)器120中或者將來(lái)自存儲(chǔ)器120的數(shù)據(jù)輸出到外部(例如，輸出到外部裝 置)。存儲(chǔ)器120可以包括圖2、圖6、圖10和圖14中所示的電阻性存儲(chǔ)器器件的至 少一個(gè)。存儲(chǔ)器卡100可以用作各種便攜式裝置的數(shù)據(jù)存儲(chǔ)介質(zhì)。例如，存儲(chǔ)器卡100 可以是記憶棒卡、智能媒體(SM)卡、安全數(shù)字(SD)卡、微型安全數(shù)字(SD)卡和/或 多媒體卡(MMC)。圖39是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的電子系統(tǒng)300的框圖。參照?qǐng)D39，電子系統(tǒng)300可以包括處理器310、輸入/輸出裝置330和存儲(chǔ)器芯 片320，并且這些單元可以經(jīng)由總線340相互進(jìn)行數(shù)據(jù)通信。處理器310可以執(zhí)行程序 并且控制電子系統(tǒng)300。輸入/輸出裝置330可以輸入或輸出電子系統(tǒng)300的數(shù)據(jù)。電 子系統(tǒng)300可以通過(guò)使用輸入/輸出裝置330連接到例如個(gè)人計(jì)算機(jī)或網(wǎng)絡(luò)的外部裝置， 以與外部裝置交換數(shù)據(jù)。存儲(chǔ)器芯片320可以存儲(chǔ)用于操作處理器310的代碼或數(shù)據(jù)。 例如，存儲(chǔ)器芯片可以包括圖2、圖6、圖10和圖14中所示的電阻性存儲(chǔ)器器件中的一 個(gè)。電子系統(tǒng)300可以包括在需要存儲(chǔ)器芯片320的各種電子控制裝置中，并且可以 用于例如移動(dòng)電話、MP3播放器、導(dǎo)航設(shè)備、固態(tài)盤(SSD)和/或家用電器中。本文已經(jīng)結(jié)合上述說(shuō)明和附圖描述了許多不同的實(shí)施例。應(yīng)該理解的是，不應(yīng) 該過(guò)度重復(fù)和模糊地在字面上描述以及示出這些實(shí)施例的每個(gè)組合和子組合。因此，包 括附圖的本說(shuō)明書應(yīng)該被理解為構(gòu)成本文所描述的實(shí)施例的所有組合和子組合的完整的 書面說(shuō)明，構(gòu)成對(duì)制造和使用其的方式和工藝的完整的書面說(shuō)明，并且用任何這種組合 或子組合支持權(quán)利要求。雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例具體示出和描述了本發(fā)明的構(gòu)思，但 是應(yīng)該理解，在不脫離權(quán)利要求的精神和范圍的情況下，可以對(duì)其進(jìn)行各種形式和細(xì)節(jié) 上的變化。
權(quán)利要求
1.一種包括存儲(chǔ)器單元的電阻性存儲(chǔ)器器件，所述存儲(chǔ)器單元包括垂直晶體管，所述垂直晶體管包括在襯底表面上的柵電極、沿著所述柵電極的側(cè)壁 延伸的柵絕緣層以及與所述柵絕緣層相鄰的在所述襯底表面上的單晶硅層，所述單晶硅 層的至少一部分限定在與所述襯底表面基本垂直的方向上延伸的溝道區(qū)；以及可變電阻層，所述可變電阻層在所述單晶硅層上并且與所述柵電極電絕緣。
2.根據(jù)權(quán)利要求1所述的電阻性存儲(chǔ)器器件，其中，所述單晶硅層包括導(dǎo)電性類型交 替的多個(gè)外延層。
3.根據(jù)權(quán)利要求1所述的電阻性存儲(chǔ)器器件，其中，所述多個(gè)外延層包括在所述襯底 上順序堆疊的η型外延層、ρ型外延層和η型外延層或者在所述襯底上順序堆疊的η型外 延層和ρ型外延層。
4.根據(jù)權(quán)利要求1所述的電阻性存儲(chǔ)器器件，還包括所述可變電阻層上的位線，其中，所述可變電阻層電耦合在所述位線與所述單晶硅層中的所述垂直晶體管的源/ 漏區(qū)之間。
5.根據(jù)權(quán)利要求4所述的電阻性存儲(chǔ)器器件，還包括器件隔離層，所述器件隔離層包括第一部分和第二部分，所述第一部分在所述襯底 表面上并且沿著與所述柵絕緣層相對(duì)的所述柵電極的側(cè)壁延伸，所述第二部分在所述柵 電極上以及在所述柵絕緣層上，其中，所述第一部分在所述襯底表面上的所述柵電極與相鄰的電阻性存儲(chǔ)器器件之 間延伸，以及其中，所述第二部分在所述柵電極與所述可變電阻層之間延伸。
6.根據(jù)權(quán)利要求4所述的電阻性存儲(chǔ)器器件，還包括器件隔離層，所述器件隔離層在所述柵電極上以及在所述柵絕緣層上，其中，所述器件隔離層使所述柵電極與所述位線電絕緣。
7.根據(jù)權(quán)利要求6所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層還延伸到所述單 晶硅層的一部分上。
8.根據(jù)權(quán)利要求7所述的電阻性存儲(chǔ)器器件，其中，所述可變電阻層沿著所述柵絕緣 層的一部分延伸，并且被局限在所述器件隔離層下方。
9.根據(jù)權(quán)利要求8所述的電阻性存儲(chǔ)器器件，還包括連接電極，所述連接電極在所述可變電阻層上并且延伸穿過(guò)所述器件隔離層，以將 所述可變電阻層電連接到所述位線。
10.根據(jù)權(quán)利要求6所述的電阻性存儲(chǔ)器器件，其中，所述可變電阻層與所述器件隔 離層相鄰地位于所述單晶硅層的一部分上，使得所述可變電阻層和所述器件隔離層限定 基本上為平面的表面。
11.一種電阻性存儲(chǔ)器器件，包括多個(gè)字線，所述多個(gè)字線在襯底表面上在第一方向上延伸并且在與所述第一方向基 本上垂直的第二方向上通過(guò)器件隔離層相互電分離；相應(yīng)柵絕緣層，所述相應(yīng)柵絕緣層在所述第一方向上沿著所述多個(gè)字線的相應(yīng)側(cè)壁 延伸；單晶硅層，所述單晶硅層與所述柵絕緣層相鄰，并且限定在與所述襯底表面基本上垂直的第三方向上延伸的至少一個(gè)溝道區(qū)，其中所述字線、所述柵絕緣層和所述單晶硅 層限定在所述第一方向和所述第二方向上布置的垂直晶體管陣列；器件隔離層，所述器件隔離層在所述多個(gè)字線和所述柵絕緣層上在所述第一方向上 延伸；可變電阻層，所述可變電阻層通過(guò)所述器件隔離層與所述多個(gè)字線電絕緣，并且在 所述字線的一側(cè)處與所述單晶硅層相鄰；以及多個(gè)位線，所述多個(gè)位線在所述可變電阻層上，其中，所述多個(gè)位線在與所述多個(gè) 字線基本上垂直的第二方向上延伸，并且在所述第一方向上相互分離。
12.根據(jù)權(quán)利要求11所述的電阻性存儲(chǔ)器器件，其中，所述可變電阻層在所述單晶硅 層上并且在與所述字線基本上平行的所述第一方向上延伸，以及其中，所述可變電阻層 將所述多個(gè)位線中的位線電耦合到所述單晶硅層中的相應(yīng)源/漏區(qū)。
13.根據(jù)權(quán)利要求11所述的電阻性存儲(chǔ)器器件，其中，所述多個(gè)位線直接在所述器件 隔離層和所述可變電阻層上，或者其中，所述多個(gè)位線在所述變阻層上的連接電極上。
14.根據(jù)權(quán)利要求11所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層包括第一部分 和第二部分，所述第一部分在所述襯底上沿著與所述柵絕緣層相對(duì)的所述多個(gè)字線的相 應(yīng)側(cè)壁延伸，所述第二部分在所述多個(gè)字線、所述柵絕緣層和所述單晶硅層上。
15.根據(jù)權(quán)利要求11所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層在所述多個(gè)字 線、所述柵絕緣層和所述單晶硅層的多個(gè)部分上延伸，以及其中，所述可變電阻層沿著 所述相應(yīng)柵絕緣層的一部分延伸并且被局限在所述器件隔離層下方。
16.—種電阻性存儲(chǔ)器器件，包括單晶硅層，所述單晶硅層包括襯底上的具有不同導(dǎo)電性類型的交替的層；在所述單晶硅層中的多個(gè)凹槽，所述多個(gè)凹槽在第一方向上延伸，其中，所述多個(gè) 凹槽中的凹槽在與所述第一方向基本上垂直的第二方向上相互分離，在所述多個(gè)凹槽的每個(gè)凹槽中并且在所述第一方向上延伸的相應(yīng)柵絕緣層和相應(yīng)字 線，其中，所述字線、所述柵絕緣層和所述單晶硅層限定在所述第一方向和所述第二方 向上布置的垂直晶體管陣列；器件隔離層，所述器件隔離層在所述字線和所述柵絕緣層上在所述第一方向上延伸；可變電阻層，所述可變電阻層在所述單晶硅層的位于所述多個(gè)凹槽外部的多個(gè)部分 上；以及多個(gè)位線，所述多個(gè)位線在所述變阻層上并且電連接到所述變阻層，其中，所述多 個(gè)位線在與所述字線基本上垂直的第二方向上延伸并且在所述第一方向上相互分離。
17.根據(jù)權(quán)利要求16所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層包括第一部分 和第二部分，所述第一部分在溝槽中，所述溝槽是通過(guò)對(duì)所述單晶硅層的一部分和所述 多個(gè)凹槽的每個(gè)凹槽內(nèi)的所述字線的一部分進(jìn)行蝕刻而形成在所述多個(gè)凹槽的每個(gè)凹槽 中，所述第二部分被形成在通過(guò)對(duì)所述單晶硅層的一部分進(jìn)行蝕刻而形成的所述多個(gè)凹 槽的每個(gè)凹槽中的所述字線和所述柵絕緣層上。
18.根據(jù)權(quán)利要求16所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層在所述字線 上、所述柵絕緣層上以及所述單晶硅層的多個(gè)部分上。
19.根據(jù)權(quán)利要求16所述的電阻性存儲(chǔ)器器件，其中，所述器件隔離層與在所述單晶 硅層上形成的所述可變電阻層相鄰，并且在所述字線和所述柵絕緣層上，使得所述可變 電阻層和所述器件隔離層限定基本上為平面的表面。
20.根據(jù)權(quán)利要求16所述的電阻性存儲(chǔ)器器件，其中，所述可變電阻層在所述字線和 所述柵絕緣層的一側(cè)處、在所述單晶硅層上、在所述第一方向上延伸，以及其中，所述 可變電阻層將所述多個(gè)位線中的位線電耦合到所述單晶硅層中的相應(yīng)源/漏區(qū)。
全文摘要
本發(fā)明提供一種包括垂直晶體管陣列的電阻性存儲(chǔ)器器件和相關(guān)制造方法。該電阻性存儲(chǔ)器器件的存儲(chǔ)器包括垂直晶體管和可變電阻層。所述垂直晶體管包括襯底表面上的柵電極、沿著所述柵電極的側(cè)壁延伸的柵絕緣層以及與所述柵絕緣層相鄰的在所述襯底表面上的單晶硅層。所述單晶硅層的至少一部分限定在與所述襯底表面基本上垂直的方向上延伸的溝道區(qū)。在所述單晶硅層上設(shè)置可變電阻層。所述可變電阻層與所述柵電極電絕緣。本發(fā)明還討論了相關(guān)的器件和制造方法。
文檔編號(hào)H01L27/24GK102024840SQ20101028738
公開日2011年4月20日 申請(qǐng)日期2010年9月17日 優(yōu)先權(quán)日2009年9月22日
發(fā)明者徐東碩, 柳寅敬, 羅敬遠(yuǎn), 薛光洙, 金德起 申請(qǐng)人:三星電子株式會(huì)社