專利名稱：局部輕摻雜漏注入屏蔽的mosfet靜電泄放保護(hù)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件結(jié)構(gòu)，具體涉及一種靜電泄放保護(hù)結(jié)構(gòu)。
背景技術(shù)：
輕摻雜漏區(qū)(Lightly Doped Drain, LDD)結(jié)構(gòu)，是MOSFET為了減弱漏區(qū)電場、以改進(jìn)熱電子退化效應(yīng)所采取的一種結(jié)構(gòu)。即是在溝道中靠近漏極的附近設(shè)置一個低摻雜的漏區(qū)，讓該低摻雜的漏區(qū)也承受部分電壓，這種結(jié)構(gòu)可防止熱電子退化效應(yīng)。靜電泄放ESD(Electro-Matic Discharge)是當(dāng)今集成電路中最重要的可靠性問題之一。如圖1所示，目前，對于作ESD保護(hù)的金屬氧化物半導(dǎo)體晶體管MOS器件，為了達(dá)到內(nèi)部電路保護(hù)的目的，常常需要作ESD保護(hù)的MOS器件的擊穿電壓要略低于被保護(hù)器件同時漏區(qū)的串聯(lián)電阻要高于被保護(hù)器件。為了達(dá)到這一目的，目前常常利用在漏區(qū)增加 ESD注入的方法來降低ESD器件的擊穿電壓，同時拉大漏極引出電極到柵極的距離(如圖2 中所示)來提高漏極串聯(lián)電阻。但是，增加漏極接觸孔到柵極的距離，會導(dǎo)致器件的尺寸變大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)，它可以在不增加光刻層次的前提下，保持原有ESD結(jié)構(gòu)的能力不變同時減小了 ESD器件尺寸。為了解決以上技術(shù)問題，本發(fā)明提供了一種局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)；在漏源注入?yún)^(qū)下方局部有輕摻雜漏注入屏蔽區(qū)；在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離；在溝道寬度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離。本發(fā)明的有益效果在于在不增加光刻層次的前提下，保持原有ESD結(jié)構(gòu)的能力不變同時減小了 ESD器件尺寸。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進(jìn)一步詳細(xì)說明。圖1是傳統(tǒng)MOSFET ESD結(jié)構(gòu)剖面圖；圖2是傳統(tǒng)MOSFET ESD結(jié)構(gòu)平面圖；圖3是本發(fā)明實施例所述漏區(qū)部分輕摻雜漏注入屏蔽的MOSFET ESD結(jié)構(gòu)剖面圖；圖4是漏區(qū)部分輕摻雜漏注入屏蔽的MOSFET ESD結(jié)構(gòu)剖面圖。
具體實施例方式本發(fā)明為一種局部輕摻雜漏注入屏蔽的金屬氧化物半導(dǎo)體晶體管(MOSFET)靜電泄放(ESD)保護(hù)結(jié)構(gòu)。在漏源注入?yún)^(qū)下方局部有輕摻雜漏注入屏蔽區(qū)；在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離。在溝道寬度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距
3離。在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持距離為0.5微米到4微米。在溝道寬度方向低摻雜漏注入?yún)^(qū)與漏極有源區(qū)邊界保持距離為0. 5微米到4微米。本發(fā)明所述的輕摻雜漏注入條件為:5X1012 9X IO13Cm2 ；30—75keV。本發(fā)明在對原有的ESD結(jié)構(gòu)進(jìn)行修改。在不增加光刻層次的前提下，保持原有ESD 結(jié)構(gòu)的能力不變同時減小了 ESD器件尺寸。在本發(fā)明中部分屏蔽了漏區(qū)的輕摻雜漏注入(如圖3，圖4所示)，所以在該區(qū)域的PN結(jié)擊穿電壓會有一定程度的下降，在受到瞬間靜電脈沖沖擊時該區(qū)域會先于正常器件擊穿并引發(fā)寄生三極管開啟泄放電流。同時該區(qū)域沒有低摻雜漏注入，因而該區(qū)域的串聯(lián)電阻會更高，所以可以減小漏極接觸孔到柵極的距離(如圖4中所示)，縮小器件的尺寸。本發(fā)明并不限于上文討論的實施方式。以上對具體實施方式
的描述旨在于為了描述和說明本發(fā)明涉及的技術(shù)方案。基于本發(fā)明啟示的顯而易見的變換或替代也應(yīng)當(dāng)被認(rèn)為落入本發(fā)明的保護(hù)范圍。以上的具體實施方式
用來揭示本發(fā)明的最佳實施方法，以使得本領(lǐng)域的普通技術(shù)人員能夠應(yīng)用本發(fā)明的多種實施方式以及多種替代方式來達(dá)到本發(fā)明的目的。
權(quán)利要求
1.一種局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)；其特征在于，在漏源注入?yún)^(qū)下方局部有輕摻雜漏注入屏蔽區(qū)；在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離； 在溝道寬度方向低摻雜漏注入?yún)^(qū)與漏極有源區(qū)邊界保持一定距離。
2.如權(quán)利要求1所述的局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)；其特征在于，在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持距離為0. 5微米到4微米。
3.如權(quán)利要求1所述的局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)；其特征在于，在溝道寬度方向低摻雜漏注入?yún)^(qū)與漏極有源區(qū)邊界保持距離為0. 5微米到4微米。
全文摘要
本發(fā)明公開了一種局部輕摻雜漏注入屏蔽的MOSFET靜電泄放保護(hù)結(jié)構(gòu)；在漏源注入?yún)^(qū)下方局部有輕摻雜漏注入屏蔽區(qū)；在溝道長度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離；在溝道寬度方向低摻雜漏注入?yún)^(qū)與柵極保持一定距離。本發(fā)明在不增加光刻層次的前提下，保持原有ESD結(jié)構(gòu)的能力不變同時減小了ESD器件尺寸。
文檔編號H01L29/08GK102386214SQ201010270118
公開日2012年3月21日 申請日期2010年8月31日 優(yōu)先權(quán)日2010年8月31日
發(fā)明者熊濤, 王邦麟, 陳瑜 申請人:上海華虹Nec電子有限公司