專利名稱：半導體元件及其制作方法
技術領域：
本發(fā)明涉及一種半導體元件及其制造方法，特別涉及一種于柵極堆疊，包括壓電材料的晶體管結構和其制造方法及操作方法。
背景技術：
一般來說，現(xiàn)今已知的晶體管溝道希望有應力以改進載流子移動率，借以改進晶體管的驅動電流，增加驅動電流可增加晶體管的操作速度。應力可以是壓力或張力，應力也可以由其施加的方向定義。二軸應力(biaxial stress) —般定義為一晶體管溝道的表面的平面中的應力，應力施加平行于溝道寬度的方向，且應力施加平行于溝道長度的方向。應力的第三方向可以是正交于溝道表面的平面?，F(xiàn)在已知應力可影響不同的溝道型態(tài)晶體管。舉例來說，一般希望P溝道晶體管有平行溝道長度方向的壓應力，但是P溝道晶體管一般希望有二軸張應力。然而，二軸壓應力可能會降低η溝道晶體管的效能，且二軸張應力可能會降低P溝道晶體管的效能。另外， P溝道晶體管希望有正交溝道表面平面方向的張應力，且η溝道晶體管希望有正交溝道表面平面方向的壓應力。目前已知晶體管施加應力或應變的方法，然而，這些方法仍具有缺點。例如，一方法是于柵極堆疊中形成壓應力多晶硅柵電極，以于柵極堆疊下方的溝道產生壓應力。然而， 使用上述方法，應力形成元件時即固定，在操作元件時不可改變。元件不總是希望應力是固定的。舉例來說，晶體管希望于“開啟”時具有高張應力，以增加載流子移動率，但在“關閉” 時具有低張應力，以減少漏電流。因此，此技術領域需要一元件和方法，于不同的操作下調整溝道的應變。

發(fā)明內容
為了解決現(xiàn)有技術中存在的上述問題，本發(fā)明提供一種半導體元件，包括一基底；一電極，位于基底上方；一壓電層，設置于基底和電極之間，當電極產生一電場時，壓電層使基底產生應變。本發(fā)明提供一種半導體元件，包括一柵極堆疊，包括一柵電極，位于一基底上方；一壓電層，設置于基底和柵電極之間；及源極/漏極區(qū)，設置于基底中鄰近柵極堆疊的相反側，源極/漏極區(qū)于基底中柵極堆疊下定義一溝道區(qū)，其中壓電層對應柵電極產生的電場的變化于溝道區(qū)產生一應變的變化。本發(fā)明提供一種形成一半導體元件的方法，包括提供一基底；形成一壓電層，于基底上方；形成一電極層，于壓電層上方；及圖案化壓電層和電極層，形成一柵極堆疊。本發(fā)明提供的半導體元件和方法，能夠于不同的操作下調整溝道的應變。


圖1顯示本發(fā)明一實施例晶體管的剖面圖。
圖2顯示本發(fā)明另一實施例晶體管的剖面圖。圖3顯示偶極的范例和反壓電效應。圖4A-圖4D顯示應力的范例。圖5顯示操作本發(fā)明一實施例具有壓電層的晶體管的方法。圖6顯示本發(fā)明一實施例形成晶體管結構的工藝的流程圖。圖7A-圖7C顯示本發(fā)明另一實施例鰭式場效晶體管。主要附圖標記說明2 基底；4 溝道區(qū)；6 源極/漏極區(qū)；8 介電間隙壁；10 柵電極；12 壓電層；14 柵極介電層；20 偶極；20’ 偶極；20” 偶極；22 負離子；24 正離子；26 正電場；28 箭頭；30 正電場；32 箭頭；40 張應力；42 壓應變；44 χ方向；46 壓應力；48 張應變；50 χ方向；52 張應力；54 ζ方向；56 壓應變；58 壓應力；60 ζ方向；62 張應變；80 步驟；82 步驟；90 步驟；92 步驟；94 步驟；96 步驟；98 步驟；100 步驟；102 步驟；110 柵極堆疊；112 主動鰭；114 柵極介電層；116 壓電層；118 柵電極。
具體實施例方式為讓本發(fā)明的上述目的、特征及優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下以下詳細討論實施例的制作和使用，然而，需了解的是，本發(fā)明提供許多可實施的概念，其包括多種范圍的變化實施例。所討論的特定實施例僅用來揭示，不用來限定本發(fā)明的范疇。一些實施例是以特定的文字詳細的討論，亦即平面晶體管，然而其它實施例可使用其它相關的元件，例如鰭式場效晶體管(fin field effect transistor，finFET)。圖1揭示本發(fā)明一實施例平面晶體管。此晶體管包括一基底2、基底2中的源極/ 漏極區(qū)6、位于源極/漏極區(qū)6間基底2中的溝道區(qū)4和基底2上的柵極堆疊。柵極堆疊包括位于基底2上方且鄰接基底2的柵極介電層14、一位于柵極介電層14上方且鄰接柵極介電層14的壓電層12 (piezoelectric layer)、一位于壓電層12上方且鄰接壓電層12的柵電極10、沿著柵極介電層14、壓電層12和柵電極10側壁的介電間隙壁8?；?可以是硅、硅鍺、鍺、碳化硅、砷化鎵或類似的材料?；?還可以是一塊材 (bulk material)、絕緣層上覆半導體(semiconductor on insulator，SOI)或類似的材料。 更進一步，基底2可摻雜和晶體管相反導電特性的摻雜物，例如磷、砷、硼或類似的材料(依基底2的材料決定)。源極/漏極區(qū)6可依據(jù)晶體管的導電型態(tài)進行摻雜，例如摻雜磷、砷、 硼或類似的材料，且源極/漏極區(qū)6可以具有任何適合的摻雜輪廓。柵極介電層14可以是氧化物、氮化物、氮氧化物或其它本技術領域已知的材料。 柵電極10可以是非晶硅、多晶硅、金屬、硅化金屬、氮化金屬、上述的組合或其它已知的材料。柵電極10可包括張應力或壓應力。介電間隙壁8可以是氧化物、氮化物、氮氧化物、 或其它本技術領域已知的材料。壓電層12可以是氧化鋅(ZnO)、鈮酸鋰(LiNbO3)、鉭酸鋰 (LiTaO3)或類似的材料。更進一步說明，壓電層12可具有任何厚度，但當厚度較薄時，具有較高的效率，例如納米的級數(shù)，亦即小于lOnm。圖2揭示本發(fā)明另一實施例平面晶體管。圖2揭示的晶體管和圖1所示的晶體管類似，除了圖2所示的晶體管不包括柵極介電層14，其中相同的附圖標記是指相似的單元。 依據(jù)壓電層12所使用的材料，柵極堆疊結構可省略柵極介電層14。一些壓電材料具有夠高的介電常數(shù)，所以柵極介電層14對此結構是多余的。圖1和圖2所顯示的軸向，在本揭示中僅供作參考。X方向是平行溝道4長度的方向，其也稱為方向1。Y方向是平行溝道4寬度的方向，其也稱為方向2。Z方向是正交基底 2表面的方向，其也稱為方向3。壓電層12利用反壓電效應(reverse piezoelectric effect)的好處，借著反壓電效應，壓電層12的結晶結構可依據(jù)施加于柵電極10的電場改變(亦即擴張或收縮)，此變形可導致晶體管溝道4中的應變。當電場施加于壓電層12時，壓電層12中偶極排列的離子可根據(jù)電場彼此擴張或朝向彼此收縮。圖3揭示偶極的范例和反壓電效應。圖3顯示偶極20、20’、20”，偶極各包括一負離子22換一正離子24。如圖3所示，當沒有施加電場時，偶極20描繪晶格結構離子間的距離。當沿著負離子22至正離子M的方向施加一正電場沈時，偶極20’描繪離子間的距離。電場沈吸引負離子22，排斥正離子M，所以張應力是施加于偶極20’ (如箭頭觀所標示)。當沿著正離子M至負離子22的方向施加一正電場30時，偶極20”描繪離子間的距離。電場30吸引正離子M，排斥負離子22，所以壓應力是施加于偶極20”(如箭頭32所標示)°當應用于圖1和圖2所示的晶體管時，反壓電效應可使溝道4中產生應變。舉例來說，當施加于柵電極10的電壓增加時(例如高于起始電壓)，壓電層12可擴張，在壓電層12 中沿ζ方向(或電場的方向)產生張應力，但是在晶體管的溝道4中沿同樣的方向產生一壓應變。此方向的壓應變于溝道4中產生水平的雙軸張應變(亦即χ和y方向)。因此，當柵極電壓增加至使溝道4產生應變時，載流子的移動率可增加，借以增加晶體管的驅動電流。 然而，當柵極電壓減少時(例如低于起始電壓)，壓電層12可回復至較松弛(relaxed)的狀態(tài)，借以釋放溝道4的應變。隨著溝道4中的應變減緩，載流子的移動率減少，且擴散系數(shù)
5也減少，借以減少漏極漏電流。值得注意的是，當電場從柵電極10完全移除，溝道4可完全釋放，但在使用時，即使存在一些應變，溝道仍可釋放，理由是，當電壓移除時，柵電極10仍可能存在一些漂移電位(floating potential)，因此柵電極10的耦接電場可能會在溝道4 產生一些應變，或因為溝道4中存在有固定應變。應力和應變會在以下更詳細描述。壓電層12中引發(fā)的應力可以下述方程式解釋；方程式1 :[T] = [c] [S]-[e] [Ε]在方程式1中，[Τ]是應力張量，[c]是剛性張量(stiffness tensor), [S]是應變張量，[e]是壓電系數(shù)，[E]是電場。在圖1的應用中，應變張量S和剛性張量c是可忽略的。因此，方程式1可簡化成較簡單的形式，如方程式2所示，其顯示全部個別的矩陣；
T1 T2 T, T4 T5
Te值得注意的是，應力張量[T]全部的應力張量的方向是此技術領域熟知的技術， 但與圖1相關的，下標符號1是X方向，下標符號2是y方向，且下標符號3是ζ方向，下標符號4代表沿著y-z平面(下標符號23)的剪力，下標符號5代表沿著χ-z平面(下標符號13)的剪力，且下標符號6代表沿著x-y平面(下標符號12)的剪力。如本領域普通技術人員可了解的，當施加一電壓至柵電極10時，所產生的電場大體上只在ζ方向。因此，χ方向和y方向的電場可接近于零。因此，電場矩陣可以如下 方程式權利要求
1.一種半導體元件，包括一基底；一電極，位于該基底上方；一壓電層，設置于該基底和該電極之間，當該電極產生一電場時，該壓電層使該基底中產生應變。
2.如權利要求1所述的半導體元件，還包括一介電層，設置于該壓電層和該基底之間。
3.如權利要求1所述的半導體元件，其中該壓電層具有一正的壓電常數(shù)。
4.如權利要求1所述的半導體元件，其中當該電極產生的電場沿一正交于該基底的頂部表面的第一方向是負的，該壓電層沿該第一方向具有一張應力，且該基底沿該第一方向具有一壓應變，且沿平行該基底頂部表面的方向具有一雙軸張應變，其中當該電極不產生電場，該壓電層和該基底松弛。
5.如權利要求1所述的半導體元件，其中當該電極產生的電場沿一正交于該基底的頂部表面的第一方向是正的，該壓電層沿該第一方向具有一壓應力，且該基底沿該第一方向具有一張應變，且沿平行該基底頂部表面的方向具有一雙軸壓應變，其中當該電極不產生電場，該壓電層和該基底松弛。
6.如權利要求1所述的半導體元件，其中該電極和該壓電層形成部分的鰭式場效晶體管。
7.一種半導體元件，包括 一柵極堆疊，包括一柵電極，位于一基底上方；及一壓電層，設置于該基底和該柵電極之間；及源極/漏極區(qū)，設置于該基底中鄰近該柵極堆疊的相反側，其中該源極/漏極區(qū)于該柵極堆疊下的基底中，定義一溝道區(qū)；其中該壓電層對應該柵電極產生的電場的變化于該溝道區(qū)產生一應變的變化。
8.如權利要求7所述的半導體元件，其中該柵極堆疊還包括一柵極介電層，位于該壓電層和該基底之間。
9.一種形成一半導體元件的方法，包括 提供一基底；形成一壓電層，于該基底上方； 形成一電極層，于該壓電層上方；及圖案化該壓電層和該電極層，形成一柵極堆疊。
10.如權利要求9所述的形成一半導體元件的方法，還包括形成一介電層于該基底上方，其中該壓電層形成于該介電層上方，且該圖案化的步驟還包括圖案化該介電層。
全文摘要
本發(fā)明提供一種半導體元件及其制作方法，該半導體元件包括一基底；一電極，位于基底上方；一壓電層，設置于基底和電極之間，當電極產生一電場時，壓電層使基底產生應變。本發(fā)明提供的半導體元件和方法，能夠于不同的操作下調整溝道的應變。
文檔編號H01L21/336GK102214703SQ20101026068
公開日2011年10月12日 申請日期2010年8月19日 優(yōu)先權日2010年4月12日
發(fā)明者吳忠政, 林大文, 詹前泰, 黃敬源 申請人:臺灣積體電路制造股份有限公司