專利名稱：超薄體晶體管及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，本發(fā)明涉及一種超薄體晶體管及其制作方法。
背景技術(shù)：
隨著半導(dǎo)體制作技術(shù)的不斷進(jìn)步，集成在同一芯片上的元器件數(shù)量已從最初的幾十幾百個進(jìn)化到現(xiàn)在的數(shù)以百萬計。目前IC的性能和復(fù)雜度遠(yuǎn)非當(dāng)初所能想象。為了滿足復(fù)雜度和電路密度的要求，最小的特征尺寸，也就是公知的器件的“幾何線寬”隨著工藝技術(shù)的革新而越來越小。如今，MOS晶體管的最小線寬已經(jīng)小于45納米。在半導(dǎo)體器件最小線寬不斷縮小的情況下，為了改善MOS晶體管的短溝道特性， 各種新型的MOS器件結(jié)構(gòu)被研發(fā)出來。申請?zhí)枮閁S7569443的美國專利申請即公開了一種具有凸起源漏區(qū)的MOS晶體管。參考圖1，示出了所述具有凸起源漏區(qū)的MOS晶體管。所述凸起源漏區(qū)105分別位于柵極103兩側(cè)的半導(dǎo)體襯底101上。在制作所述MOS晶體管時， 需要在形成犧牲柵極之后刻蝕所述犧牲柵極兩側(cè)的阱區(qū)，以形成源漏區(qū)溝槽；之后，再在所述源漏區(qū)溝槽中填充鍺硅材料直至形成凸起的源漏區(qū)。所述凸起的源漏區(qū)在MOS晶體管的溝道區(qū)引入了一定的應(yīng)力，進(jìn)而使得溝道區(qū)載流子遷移率提高，MOS晶體管的電流驅(qū)動能力得以明顯提升。同時，為了改善所述MOS晶體管溝道區(qū)的應(yīng)力特性，該專利還采用了柵極替換工藝，所述柵極替換工藝是指在凸起源漏區(qū)制作完成后，將犧牲柵極移除并重新填充導(dǎo)帶材料以形成柵極的工藝方法。所述重新形成的柵極進(jìn)一步改善了溝道區(qū)的應(yīng)力特性，提高了溝道區(qū)載流子的遷移率。然而，所述MOS晶體管的體區(qū)較厚，較厚的體區(qū)不利于抑制器件的短溝道效應(yīng)，限制了器件尺寸的進(jìn)一步縮小和性能的進(jìn)一步提升。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種超薄體晶體管及其制作方法，所述超薄體晶體管具有較薄的體區(qū)，可以減少漏極反向偏置時產(chǎn)生的橫向耗盡區(qū)長度，從而有效抑制了器件的短溝道效應(yīng)。為解決上述問題，本發(fā)明提供了一種超薄體晶體管，包括半導(dǎo)體襯底、所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)以及柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體襯底中的源區(qū)與漏區(qū)，其特征在于，所述柵極結(jié)構(gòu)包括柵介電層、嵌于柵介電層中的柵極以及柵極兩側(cè)的側(cè)壁；所述超薄體晶體管還包括依次位于所述柵極結(jié)構(gòu)下方阱區(qū)中的體區(qū)與埋層絕緣區(qū)，其中，所述體區(qū)與埋層絕緣區(qū)的兩端分別連接源區(qū)與漏區(qū)，所述體區(qū)下方的埋層絕緣區(qū)將體區(qū)與阱區(qū)的其余區(qū)域相隔
1 O相應(yīng)的，本發(fā)明還提供了一種超薄體晶體管的制作方法，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有埋層犧牲層與埋層犧牲層上的體區(qū)外延層；
在所述半導(dǎo)體襯底中形成溝槽隔離區(qū)，在所述溝槽隔離區(qū)內(nèi)的半導(dǎo)體襯底中形成阱區(qū)，所述溝槽隔離區(qū)與阱區(qū)的深度至少超過埋層犧牲層的深度；在所述阱區(qū)上依次形成犧牲柵介電層、犧牲柵極與犧牲柵極保護(hù)帽層；在所述犧牲柵極兩側(cè)的阱區(qū)中形成淺摻雜區(qū)，在所述犧牲柵極兩側(cè)形成側(cè)壁；在犧牲柵極側(cè)壁外的半導(dǎo)體襯底中形成源漏區(qū)開口，所述源漏區(qū)開口的深度至少超過埋層犧牲層的深度；在所述源漏區(qū)開口中填滿重?fù)诫s的源漏材料，形成深摻雜區(qū)；在所述半導(dǎo)體襯底上形成層間介電層，所述層間介電層覆蓋深摻雜區(qū)與犧牲柵極；平坦化所述層間介電層，直至露出所述犧牲柵極的保護(hù)帽層表面；移除所述犧牲柵極保護(hù)帽層、犧牲柵極、犧牲柵介電層，形成柵極開口 ；各向異性刻蝕位于原犧牲柵極位置下方的溝槽隔離區(qū)，直至露出埋層犧牲層；移除所述埋層犧牲層，在原埋層犧牲層位置形成埋層空洞；在所述埋層空洞中填滿埋層介電材料以形成埋層絕緣區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點1.所述超薄體晶體管的體區(qū)厚度大大降低，這有效降低了漏極反偏時橫向耗盡區(qū)對溝道有效長度的影響；2.埋層絕緣區(qū)的形成自對準(zhǔn)于柵極，降低了側(cè)壁下方的寄生電阻；3.晶體管體區(qū)與襯底的阱區(qū)由埋層絕緣區(qū)隔離，避免了襯偏調(diào)制效應(yīng)對器件性能的影響。


圖1示出了一種具有凸起源漏區(qū)的MOS晶體管；圖2至圖4示出了本發(fā)明超薄體晶體管的一個實施例；圖5示出了本發(fā)明超薄體晶體管制作方法一個實施例的流程示意圖；圖6至圖21示出了本發(fā)明超薄體晶體管制作方法一個實施例的剖面示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，因此本發(fā)明不受下面公開的具體實施例的限制。正如背景技術(shù)部分所述，現(xiàn)有技術(shù)MOS晶體管較厚的體區(qū)不利于抑制器件的短溝道效應(yīng)，限制了器件性能的進(jìn)一步提升。針對這一問題，本發(fā)明的發(fā)明人提供了一種具有超薄體區(qū)的MOS晶體管，所述超薄體晶體管的襯底中形成有埋層絕緣區(qū)，所述埋層絕緣區(qū)將超薄體晶體管柵極下方的體區(qū)與襯底隔離開，超薄體晶體管體區(qū)的厚度因此大大降低，進(jìn)而有效抑制了短溝道效應(yīng)對器件性能的影響。同時，本發(fā)明的超薄體晶體管采用柵極替換工藝形成MOS晶體管的柵極、以及所述柵極下方的柵介電層，所述重新形成的柵極進(jìn)一步改善了溝道區(qū)的應(yīng)力特性，提高了溝道區(qū)的載流子遷移率，從而使得器件的驅(qū)動能力得以增強。接下來，結(jié)合具體的實施例，對本發(fā)明的超薄體晶體管及其制作方法進(jìn)行說明。參考圖2，示出了本發(fā)明超薄體晶體管一實施例的俯視示意圖。如圖2所示，所述超薄體晶體管包括半導(dǎo)體襯底201 ；所述半導(dǎo)體襯底201中的阱區(qū)202，所述阱區(qū)202外的溝槽隔離區(qū)203，所述溝槽隔離區(qū)203圍繞阱區(qū)202 ；阱區(qū)202 上的柵極213，所述柵極213橫跨阱區(qū)202，其兩端位于溝槽隔離區(qū)203上；所述柵極213兩側(cè)的半導(dǎo)體襯底201上的柵介電層211與側(cè)壁209 ；以及所述柵極213兩側(cè)阱區(qū)202中的源區(qū)205與漏區(qū)206 ；所述超薄體晶體管還包含有依次位于柵極213下的體區(qū)與埋層絕緣區(qū) (圖2中未示出)。在本實施例中，所述超薄晶體管還包含有分別位于其源漏區(qū)兩側(cè)的偽柵 215，所述偽柵215與柵極213平行，一部分位于溝槽隔離區(qū)203上，另一部分位于阱區(qū)202 上。參考圖3，示出了本發(fā)明超薄體晶體管一實施例沿圖2中AA’方向的剖面結(jié)構(gòu)。其中，超薄體晶體管的柵極結(jié)構(gòu)包括柵介電層211、嵌于柵介電層211中的柵極213以及柵極 213兩側(cè)的側(cè)壁209，所述柵極213通過柵介電層211與側(cè)壁209、阱區(qū)202相隔離。在本實施例中，所述源區(qū)205與漏區(qū)206的表面相對于半導(dǎo)體襯底201表面凸起； 所述柵極結(jié)構(gòu)下形成有體區(qū)207與埋層絕緣區(qū)215，其中，所述體區(qū)207與埋層絕緣區(qū)215 的兩端分別連接源區(qū)205與漏區(qū)206，所述埋層絕緣區(qū)215將體區(qū)207與阱區(qū)202的其余區(qū)域相隔離，所述源區(qū)205與漏區(qū)206底部深度至少超過埋層絕緣區(qū)215的底部深度。參考圖4，示出了本發(fā)明超薄晶體管一實施例沿圖2中BB’方向的剖面結(jié)構(gòu)。如圖4所示，所述柵極213橫跨阱區(qū)202上，其兩端分別位于阱區(qū)202兩側(cè)的溝槽隔離區(qū)203 上，同時，所述埋層絕緣區(qū)215、體區(qū)207的兩端也分別與溝槽隔離區(qū)203相連接。在本實施例中，所述半導(dǎo)體襯底201采用硅、鍺、鍺硅、氮化鎵或其他半導(dǎo)體材料形成，所述源區(qū)205與漏區(qū)206采用鍺硅或其他易于在半導(dǎo)體襯底201上外延的半導(dǎo)體材料形成。依據(jù)具體實施例的不同，所述源區(qū)205與漏區(qū)206的表面也可以與阱區(qū)202的其他表面相平而并不凸起，不應(yīng)限制其范圍。與現(xiàn)有MOS晶體管相類似，所述源區(qū)205與漏區(qū)206具有相同的摻雜類型，并與體區(qū)207具有相反的摻雜類型；所述源區(qū)205與漏區(qū)206均包含有淺摻雜區(qū)與深摻雜區(qū)，所述深摻雜區(qū)位于阱區(qū)202中，且所述深摻雜區(qū)延伸至側(cè)壁209下方，與柵極213的邊緣對準(zhǔn)； 所述淺摻雜區(qū)位于側(cè)壁209下方的阱區(qū)202中，其深度超過體區(qū)207的深度。所述埋層絕緣區(qū)215采用氧化硅形成，所述側(cè)壁209采用氮化硅形成，所述埋層絕緣區(qū)215的厚度為20納米至100納米；所述體區(qū)205采用硅、鍺硅或其他半導(dǎo)體材料形成， 所述體區(qū)205的厚度為5納米至20納米。所述柵介電層211采用氧化硅、氮氧化硅或高k介電材料形成，所述柵極213采用摻雜的多晶硅、金屬材料或其他導(dǎo)電材料形成。可以看出，相較于現(xiàn)有技術(shù)的MOS晶體管，本發(fā)明的超薄體晶體管的體區(qū)厚度大大降低，這有效降低了漏極反偏時橫向耗盡區(qū)對溝道有效長度的影響；同時，所述埋層絕緣區(qū)的形成自對準(zhǔn)于柵極，降低了側(cè)壁下方的寄生電阻。此外，所述體區(qū)與襯底的阱區(qū)由埋層絕緣區(qū)隔離，避免了襯偏調(diào)制效應(yīng)對器件性能的影響。
基于本發(fā)明超薄體晶體管的結(jié)構(gòu)，發(fā)明人還提供了超薄體晶體管的制作方法的流程。參考圖5，所述超薄體晶體管制作方法的流程包括執(zhí)行步驟S402，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有埋層犧牲層與埋層犧牲層上的體區(qū)外延層；執(zhí)行步驟S404，在所述半導(dǎo)體襯底中形成溝槽隔離區(qū)，在所述溝槽隔離區(qū)內(nèi)的半導(dǎo)體襯底中形成阱區(qū)，所述溝槽隔離區(qū)與阱區(qū)的深度至少超過埋層犧牲層的深度；執(zhí)行步驟S406，在所述阱區(qū)上依次形成犧牲柵介電層、犧牲柵極與犧牲柵極保護(hù)帽層；執(zhí)行步驟S408，在所述犧牲柵極兩側(cè)的阱區(qū)中形成淺摻雜區(qū)，在所述犧牲柵極兩側(cè)形成側(cè)壁；執(zhí)行步驟S410，在犧牲柵極側(cè)壁外的半導(dǎo)體襯底中形成源漏區(qū)開口，所述源漏區(qū)開口的深度至少超過埋層犧牲層的深度；執(zhí)行步驟S412，在所述源漏區(qū)開口中填滿重?fù)诫s的源漏材料，形成深摻雜區(qū)；執(zhí)行步驟S414，在所述半導(dǎo)體襯底上形成層間介電層，所述層間介電層覆蓋深摻雜區(qū)與犧牲柵極；執(zhí)行步驟S416，平坦化所述層間介電層，直至露出所述犧牲柵極的保護(hù)帽層表執(zhí)行步驟S418，移除所述犧牲柵極保護(hù)帽層、犧牲柵極、犧牲柵介電層，形成柵極開口 ；執(zhí)行步驟S420，各向異性刻蝕位于原犧牲柵極位置下方的溝槽隔離區(qū)，直至露出埋層犧牲層；執(zhí)行步驟S422，移除所述埋層犧牲層，在原埋層犧牲層位置形成埋層空洞；執(zhí)行步驟S4M，在所述埋層空洞中填滿埋層介電材料以形成埋層絕緣區(qū)；執(zhí)行步驟，在所述柵極開口中依次填充柵極介電材料與柵極導(dǎo)電材料，填充完成后所述柵極導(dǎo)電材料高于側(cè)壁；執(zhí)行步驟S^S，平坦化所述柵極導(dǎo)電材料直至所述柵極導(dǎo)電材料與側(cè)壁平齊，所述柵極開口中的柵極導(dǎo)電材料即為柵極；執(zhí)行步驟S430，刻蝕源漏區(qū)上方的層間介電層，露出源漏區(qū)表面，在所述源漏區(qū)表面形成金屬接觸。圖6至圖21示出了本發(fā)明實施例的超薄體晶體管制作方法各制作階段。其中，圖 6至圖13、圖18以及圖20是沿圖2中AA’向的剖面結(jié)構(gòu)示意圖；圖15至圖17、以及圖19 是沿圖2中BB’向的剖面結(jié)構(gòu)示意圖；圖14是形成埋層空洞后半導(dǎo)體襯底的俯視圖。如圖6所示，提供半導(dǎo)體襯底501，在所述半導(dǎo)體襯底501上依次形成埋層犧牲層 503與體區(qū)外延層505。由于所述體區(qū)外延層505用于形成超薄體晶體管的體區(qū)，需要為單晶結(jié)構(gòu)。因此， 在本實施例中，形成所述體區(qū)外延層505與埋層犧牲層503均采用分子束外延、原子層沉積、化學(xué)氣相沉積等外延工藝，以形成體區(qū)外延層505與埋層犧牲層503。所述體區(qū)外延層 505與埋層犧牲層503均具有單晶結(jié)構(gòu)。優(yōu)選的，所述體區(qū)外延層505與埋層犧牲層503具有匹配的晶格常數(shù)，以避免應(yīng)力失配。
在具體實施例中，所述半導(dǎo)體襯底501采用硅、鍺、鍺硅、氮化鎵或其他半導(dǎo)體材料形成；所述埋層犧牲層503采用碳化硅、鍺硅等半導(dǎo)體材料形成，其厚度為20納米至100 納米；所述體區(qū)外延層505采用硅、鍺硅或其他半導(dǎo)體材料形成，其厚度為5納米至50納米。如圖7所示，在所述半導(dǎo)體襯底501中形成溝槽隔離區(qū)507。所述溝槽隔離區(qū)507 穿過體區(qū)外延層505、埋層犧牲層503至半導(dǎo)體襯底501內(nèi)部。在具體實施例中，所述溝槽隔離區(qū)507采用淺溝槽隔離結(jié)構(gòu)(STI)。接著，對所半導(dǎo)體襯底501進(jìn)行離子注入，在所述溝槽隔離區(qū)507內(nèi)的半導(dǎo)體襯底 501中形成阱區(qū)509，所述阱區(qū)509的深度至少超過埋層犧牲層503的深度。在所述溝槽隔離區(qū)507與阱區(qū)509形成之后，繼續(xù)在所述體區(qū)外延層505上形成犧牲柵介電層511、犧牲柵極513與犧牲柵極保護(hù)帽層514，同時在與犧牲柵極513平行的溝槽隔離區(qū)507與阱區(qū)509的邊界依次形成犧牲柵介電層511、溝槽保護(hù)層516與溝槽保護(hù)帽層518。其中，所述犧牲柵介電層511與犧牲柵極513大部分位于阱區(qū)509內(nèi)，所述犧牲柵極513的兩端位于阱區(qū)509外的溝槽隔離區(qū)507上。所述溝槽保護(hù)層516與犧牲柵極 513采用相同的材料形成，所述犧牲柵極保護(hù)帽層514與溝槽保護(hù)帽層518采用相同的材料形成。在具體實施例中，所述柵介電層511采用氧化硅等介電材料形成，所述犧牲柵極513 與溝槽保護(hù)層516采用多晶硅形成，所述犧牲柵極保護(hù)帽層514與溝槽保護(hù)帽層518采用氮化硅。之后，對所述半導(dǎo)體襯底501進(jìn)行離子注入，在所述犧牲柵極513兩側(cè)的形成淺摻雜區(qū)515。在具體實施例中，所述淺摻雜區(qū)515的深度可以超過體區(qū)外延層505的深度，并延伸至埋層犧牲層503或阱區(qū)509中。如圖8所示，在所述半導(dǎo)體襯底501上形成側(cè)壁介電層，所述側(cè)壁介電層覆蓋溝槽隔離區(qū)507、犧牲柵極保護(hù)帽層514、溝槽保護(hù)帽層518以及體區(qū)外延層505。所述側(cè)壁介電層采用氮化硅、氮氧化硅或其他介電材料；優(yōu)選的實施例中，所述側(cè)壁介電層采用與溝槽隔離區(qū)507具有較大刻蝕選擇比的材料，例如所述溝槽隔離區(qū)507采用氧化娃，所述側(cè)壁介電層采用氮化硅。之后，各向異性刻蝕所述側(cè)壁介電層，在犧牲柵極513兩側(cè)的體區(qū)外延層 505上、以及溝槽保護(hù)層516兩側(cè)的體區(qū)外延層505與溝槽隔離區(qū)509上形成側(cè)壁517。如圖9所示，以側(cè)壁517、犧牲柵極513以及溝槽保護(hù)層516為掩膜，各向異性刻蝕所述淺摻雜區(qū)及所述淺摻雜區(qū)下方的部分阱區(qū)509，形成源漏區(qū)開口。例如采用SF6氣體各向異性干法刻蝕所述淺摻雜區(qū)。之所以采用各向異性刻蝕，是為了避免側(cè)壁517下方的淺摻雜區(qū)被側(cè)向刻蝕而產(chǎn)生的缺陷。在具體實施例中，所述源漏區(qū)開口的刻蝕深度不應(yīng)超過阱區(qū)509底部的深度，以避免后續(xù)形成的源漏區(qū)與阱區(qū)509外的半導(dǎo)體襯底相連接。接著，在所述源漏區(qū)開口中外延重?fù)诫s的源漏材料，直至填滿所述源漏區(qū)開口，所述源漏區(qū)開口中的源漏材料即用于作為超薄體晶體管的深摻雜區(qū)521。由于所述半導(dǎo)體襯底上的其他區(qū)域均覆蓋有介電材料，而僅有源漏區(qū)開口為半導(dǎo)體材料，因此，所述源漏材料僅填充所述源漏區(qū)開口。在本實施例中，所述形成的源漏區(qū)向側(cè)壁517的底部延伸，占據(jù)了所述側(cè)壁517下方原埋層犧牲層503的位置。這使得后續(xù)埋層犧牲層503自對準(zhǔn)于柵極513，從而降低了側(cè)壁503下方的寄生電阻。依據(jù)具體實施例的不同，所述重?fù)诫s的源漏材料可以采用在位摻雜的方法形成， 也可以先外延本征半導(dǎo)體材料，再進(jìn)行離子注入進(jìn)行重?fù)诫s的方法形成。優(yōu)選的實施例中， 所述源漏材料與體區(qū)外延層505采用相同的半導(dǎo)體材料形成。如圖10所示，所述淺摻雜區(qū)515與深摻雜區(qū)521共同構(gòu)成了超薄體晶體管的源漏區(qū)。在所述源漏區(qū)形成之后，繼續(xù)在所述源漏區(qū)、犧牲柵極保護(hù)帽層514、側(cè)壁517、以及溝槽保護(hù)帽層518上形成層間介電層523，所述層間介電層523至少超過所述犧牲柵極保護(hù)帽層514的表面。緊接著，平坦化所述層間介電層523，直至露出所述犧牲柵極保護(hù)帽層514 與溝槽保護(hù)帽層518的表面。在本實施例中，所述層間介電層523采用與溝槽隔離區(qū)507具有較大刻蝕選擇比的介電材料，例如氮化硅。所述層間介電層523作為后續(xù)刻蝕溝槽隔離區(qū)507的掩膜。如圖11所示，以所述層間介電層523與側(cè)壁517為掩膜，移除所述犧牲柵極保護(hù)帽層、犧牲柵極、溝槽保護(hù)層、溝槽保護(hù)帽層、犧牲柵介電層，形成位于側(cè)壁517間的柵極開口 520。由于原犧牲柵極與溝槽保護(hù)層均有部分覆蓋于溝槽隔離區(qū)507上，因此，所述移除處理使得溝槽隔離區(qū)507與體區(qū)外延層505的部分表面露出。依據(jù)具體實施例的不同，既可以采用干法刻蝕工藝移除所述犧牲柵極保護(hù)帽層、溝槽保護(hù)帽層、犧牲柵極與溝槽保護(hù)層，也可以采用濕法腐蝕工藝移除所述犧牲柵極保護(hù)帽層、溝槽保護(hù)帽層、犧牲柵極與溝槽保護(hù)層。在采用干法刻蝕工藝處理時，可以采用包含有SF6、HBr, Cl2及惰性氣體的等離子體氣體進(jìn)行刻蝕所述采用多晶硅構(gòu)成的犧牲柵極；而若采用濕法腐蝕工藝處理時，則可以四甲基氫氧化氨(TMAH)溶液進(jìn)行腐蝕所述犧牲柵極，所述反應(yīng)溫度為60攝氏度至90攝氏度。如圖12所示，在完全移除所述犧牲柵極及其下方的犧牲柵介電層之后，以所述層間介電層523與側(cè)壁517為掩膜，部分刻蝕所述露出的溝槽隔離區(qū)507，直至所述埋層犧牲層503的側(cè)面露出。由于所述層間介電層523與側(cè)壁517采用與溝槽隔離區(qū)507不同的介電材料，所述溝槽隔離區(qū)507的刻蝕不會影響層間介電層523與側(cè)壁517。如圖13所示，采用各向同性干法刻蝕或濕法腐蝕工藝，移除所述露出的埋層犧牲層，形成埋層空洞525。所述埋層空洞525使得體區(qū)外延層505懸空。但由于源漏區(qū)位置的埋層犧牲層在形成源漏區(qū)時已被移除，所述源漏區(qū)可以用來支撐部分懸空的體區(qū)外延層 505。在具體實施例中，所述埋層犧牲層應(yīng)具有相對于半導(dǎo)體襯底501及體區(qū)外延層 505、側(cè)壁517、源漏區(qū)以及溝槽隔離區(qū)507較大刻蝕選擇比的材料。在所述半導(dǎo)體襯底501、 體區(qū)外延層505為硅，側(cè)壁517為氮化硅，溝槽隔離區(qū)507為氧化硅的條件下，所述埋層犧牲層采用碳化硅；相應(yīng)的，采用鹽酸與氫氟酸的混合溶液腐蝕所述埋層犧牲層。圖14是形成埋層空洞后所述半導(dǎo)體襯底的俯視圖。如圖14所示，所述側(cè)壁517 內(nèi)的溝槽隔離區(qū)均已被移除，所述移除的溝槽隔離區(qū)使得刻蝕氣體或腐蝕液體可以進(jìn)入半導(dǎo)體襯底內(nèi)，并將埋層犧牲層移除，形成了埋層空洞525。圖13即為半導(dǎo)體襯底沿圖14中AA’向的剖面結(jié)構(gòu)。而圖15則示出了所述半導(dǎo)體襯底沿圖14中BB’向的剖面結(jié)構(gòu)。
如圖15所示，原犧牲柵極位置下方的埋層犧牲層完全被移除，體區(qū)外延層505懸空于所述半導(dǎo)體襯底501上。如圖16所示，在所述埋層空洞中填滿埋層介電材料以形成埋層絕緣區(qū)527。所述埋層絕緣區(qū)527替換了之前的埋層犧牲層，作為體區(qū)外延層505與阱區(qū)509間的隔離結(jié)構(gòu)。為了保證所述埋層絕緣區(qū)527的填充質(zhì)量，需要過填充所述埋層空洞，以及原犧牲柵極位置。因此，在本實施例中，在所述埋層空洞的填充過程中，還會在犧牲柵極位置形成介電材料。對于所述過填充的介電材料，可以對其進(jìn)行平坦化處理，使得其與層間介電層及側(cè)壁平齊。之后，繼續(xù)刻蝕所述犧牲柵極位置的介電材料，直至露出體區(qū)外延層505。這樣，重新形成了柵極開口。在實際制作中，需要采用原子層沉積、低壓化學(xué)氣相淀積等具有較強填充能力的薄膜制作工藝形成所述埋層絕緣區(qū)527，避免所述埋層空洞無法完全填充而形成缺陷，影響器件性能。所述埋層絕緣區(qū)527與層間介電層具有較大刻蝕選擇比的材料，例如所述埋層絕緣區(qū)527由氧化硅構(gòu)成。在本實施例中，所述埋層絕緣區(qū)527與埋層犧牲層的厚度相同，即20納米至100 納米。如圖17與圖18所示，在埋層絕緣區(qū)527填充之后，在所述柵極開口 520中淀積柵介電材料以構(gòu)成柵介電層529。所述柵介電材料為氧化硅、氮氧化硅或高k介電材料。如圖19與圖20所示，在形成柵介電層5 之后，繼續(xù)在所述柵極開口填充柵極導(dǎo)電材料，填充完成后，所述柵極導(dǎo)電材料的高于側(cè)壁頂部。接著，平坦化所述柵極導(dǎo)電材料直至所述柵極導(dǎo)電材料與側(cè)壁平齊，所述柵極開口中的柵極導(dǎo)電材料即為柵極或偽柵極，其中位于源漏區(qū)間的柵極導(dǎo)電材料為柵極530，位于源漏區(qū)外的溝槽隔離區(qū)507上的柵極導(dǎo)電材料為偽柵531。如圖21所示，部分刻蝕所述層間介電層523，露出源漏區(qū)表面，在所述源漏區(qū)表面形成金屬接觸532。上述步驟實施后，本發(fā)明超薄體晶體管的器件結(jié)構(gòu)即制作形成。在實際制作中，還需要繼續(xù)形成接觸孔以引出源區(qū)、漏區(qū)及柵極，在此不再贅述。本發(fā)明的超薄體晶體管制作方法通過預(yù)先在半導(dǎo)體襯底中形成埋層犧牲層，進(jìn)而替換所述埋層犧牲層的方法來形成位于體區(qū)下方的埋層絕緣區(qū)。本發(fā)明很好的兼容了現(xiàn)有技術(shù)的MOS晶體管制作工藝，以簡便易行的方法實現(xiàn)了晶體管體區(qū)的減薄。應(yīng)該理解，此處的例子和實施例僅是示例性的，本領(lǐng)域技術(shù)人員可以在不背離本申請和所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，做出各種修改和更正。
權(quán)利要求
1.一種超薄體晶體管，包括半導(dǎo)體襯底、所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)以及柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體襯底中的源區(qū)與漏區(qū)，其特征在于，所述柵極結(jié)構(gòu)包括柵介電層、嵌于柵介電層中的柵極以及柵極兩側(cè)的側(cè)壁；所述超薄體晶體管還包括依次位于所述柵極結(jié)構(gòu)下方阱區(qū)中的體區(qū)與埋層絕緣區(qū)，其中，所述體區(qū)與埋層絕緣區(qū)的兩端分別連接源區(qū)與漏區(qū)，所述體區(qū)下方的埋層絕緣區(qū)將體區(qū)與阱區(qū)的其余區(qū)域相隔離。
2.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述源區(qū)與漏區(qū)的表面相對于半導(dǎo)體襯底表面凸起。
3.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述源區(qū)與漏區(qū)底部深度超過埋層絕緣區(qū)的底部深度。
4.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述源區(qū)與漏區(qū)包含有淺摻雜區(qū)與深摻雜區(qū)，所述淺摻雜區(qū)的深度超過體區(qū)的深度。
5.如權(quán)利要求4所述的超薄體晶體管，其特征在于，所述深摻雜區(qū)延伸至所述側(cè)壁下方。
6.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述埋層絕緣區(qū)采用氧化硅形成， 所述側(cè)壁采用氮化硅形成。
7.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述埋層絕緣區(qū)的厚度為20納米至100納米。
8.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述體區(qū)為單晶結(jié)構(gòu)，采用硅或鍺硅形成。
9.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述體區(qū)的厚度為5納米至50納米。
10.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述柵介電層采用氧化硅、氮化硅或高k介電材料形成。
11.如權(quán)利要求1所述的超薄體晶體管，其特征在于，所述柵極采用金屬材料或摻雜的多晶硅形成。
12.一種超薄體晶體管的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含有埋層犧牲層與埋層犧牲層上的體區(qū)外延層； 在所述半導(dǎo)體襯底中形成溝槽隔離區(qū)，在所述溝槽隔離區(qū)內(nèi)的半導(dǎo)體襯底中形成阱區(qū)，所述溝槽隔離區(qū)與阱區(qū)的深度至少超過埋層犧牲層的深度；在所述阱區(qū)上依次形成犧牲柵介電層、犧牲柵極與犧牲柵極保護(hù)帽層； 在所述犧牲柵極兩側(cè)的阱區(qū)中形成淺摻雜區(qū)，在所述犧牲柵極兩側(cè)形成側(cè)壁； 在犧牲柵極側(cè)壁外的半導(dǎo)體襯底中形成源漏區(qū)開口，所述源漏區(qū)開口的深度至少超過埋層犧牲層的深度；在所述源漏區(qū)開口中填滿重?fù)诫s的源漏材料，形成深摻雜區(qū)； 在所述半導(dǎo)體襯底上形成層間介電層，所述層間介電層覆蓋深摻雜區(qū)與犧牲柵極； 平坦化所述層間介電層，直至露出所述犧牲柵極的保護(hù)帽層表面； 移除所述犧牲柵極保護(hù)帽層、犧牲柵極、犧牲柵介電層，形成柵極開口 ； 各向異性刻蝕位于原犧牲柵極位置下方的溝槽隔離區(qū)，直至露出埋層犧牲層； 移除所述埋層犧牲層，在原埋層犧牲層位置形成埋層空洞；在所述埋層空洞中填滿埋層介電材料以形成埋層絕緣區(qū)。
13.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述半導(dǎo)體襯底采用硅、鍺、鍺硅或氮化鎵形成。
14.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述埋層犧牲層與體區(qū)外延層具有單晶結(jié)構(gòu)，采用外延工藝形成所述單晶結(jié)構(gòu)的埋層犧牲層與體區(qū)外延層。
15.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述埋層犧牲層采用碳化硅或鍺硅形成。
16.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述埋層犧牲層的厚度為20納米至100納米。
17.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述體區(qū)外延層采用硅或鍺硅形成。
18.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述體區(qū)外延層的厚度為5納米至50納米。
19.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述淺摻雜區(qū)的深度超過體區(qū)外延層底部的深度。
20.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，采用各向異性刻蝕所述半導(dǎo)體襯底以形成源漏區(qū)開口，且所述源漏區(qū)開口的刻蝕深度超過阱區(qū)底部的深度。
21.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，所述重?fù)诫s的源漏材料采用在位摻雜選擇性外延的方法形成，或采用離子注入進(jìn)行重?fù)诫s的方法形成。
22.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，采用濕法腐蝕或各向同性刻蝕的方法移除所述埋層犧牲層并形成埋層空洞。
23.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，采用原子層沉積或低壓化學(xué)氣相淀積填充所述埋層空洞并形成所述埋層絕緣區(qū)。
24.如權(quán)利要求12所述的超薄體晶體管的制作方法，其特征在于，采用柵極替換工藝形成所述超薄體晶體管的柵極結(jié)構(gòu)，包括在所述柵極開口中依次填充柵極介電材料與柵極導(dǎo)電材料，填充完成后所述柵極導(dǎo)電材料高于側(cè)壁；平坦化所述柵極導(dǎo)電材料直至所述柵極導(dǎo)電材料與側(cè)壁平齊，所述柵極開口中的柵極導(dǎo)電材料即為柵極。
25.如權(quán)利要求M所述的超薄體晶體管的制作方法，其特征在于，所述柵極介電材料采用氧化硅、氮化硅或高k介電材料。
全文摘要
一種超薄體晶體管及其制作方法。所述超薄體晶體管包括半導(dǎo)體襯底、所述半導(dǎo)體襯底上的柵極結(jié)構(gòu)以及柵極結(jié)構(gòu)兩側(cè)半導(dǎo)體襯底中的源區(qū)與漏區(qū)，其中，所述柵極結(jié)構(gòu)包括柵介電層、嵌于柵介電層中的柵極以及柵極兩側(cè)的側(cè)壁；所述超薄體晶體管還包括依次位于所述柵極結(jié)構(gòu)下方阱區(qū)中的體區(qū)與埋層絕緣區(qū)，其中，所述體區(qū)與埋層絕緣區(qū)的兩端分別連接源區(qū)與漏區(qū)，所述體區(qū)下方的埋層絕緣區(qū)將體區(qū)與阱區(qū)的其余區(qū)域相隔離。本發(fā)明超薄體晶體管有效抑制了短溝道效應(yīng)對器件性能的影響。而本發(fā)明的超薄體晶體管制作方法結(jié)合柵極替換工藝，使埋層絕緣區(qū)的形成自對準(zhǔn)于柵極，降低了側(cè)壁下的寄生電阻。
文檔編號H01L29/10GK102376769SQ20101025702
公開日2012年3月14日 申請日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者朱慧瓏, 梁擎擎, 鐘匯才 申請人:中國科學(xué)院微電子研究所