專利名稱：一種半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體來(lái)說(shuō)，涉及一種半導(dǎo)體器件及其形成方法。
背景技術(shù)：
當(dāng)CMOS工藝節(jié)點(diǎn)降至32納米及以下時(shí)，在半導(dǎo)體器件中通常選用金屬柵極。此時(shí)，所述半導(dǎo)體器件還包括柵介質(zhì)層14和側(cè)墻18，所述柵介質(zhì)層14承載所述金屬柵極16， 所述側(cè)墻18環(huán)繞所述金屬柵極16和所述柵介質(zhì)層14，所述柵介質(zhì)層14和所述側(cè)墻18形成于半導(dǎo)體基底10上。各所述半導(dǎo)體器件之間間隔有隔離區(qū)(如STI) M，所述半導(dǎo)體器件還包括源漏區(qū)12和接觸塞30 (在形成所述接觸塞30之前，在所述源漏區(qū)12表面預(yù)先形成了金屬硅化物層20)，所述源漏區(qū)12位于所述金屬柵極16兩側(cè)且至少部分嵌入半導(dǎo)體基底 10中，所述接觸塞嵌于層間介質(zhì)層22中。通常，所述接觸塞包括阻擋層40和銅層42，所述銅層42接于所述阻擋層40上。 所述阻擋層40可為T(mén)a和/或TaN。經(jīng)所述金屬硅化物20接于所述源漏區(qū)12的接觸塞30 和接于所述金屬柵極16的接觸塞32分別如圖1和圖2所示。實(shí)踐發(fā)現(xiàn)，采用銅接觸技術(shù)雖然利于減小接觸電阻，但是也容易使器件存在可靠性隱患，這是因?yàn)?，銅在與所述金屬硅化物20接觸時(shí)，極易生成銅的硅化物，而造成接觸塞 30斷開(kāi)，繼而使器件的可靠性降低。雖然，在銅接觸技術(shù)中已采用Ta和/或TaN作為防止銅擴(kuò)散至所述金屬硅化物20的阻擋層40，即，利用所述阻擋層將銅與所述金屬硅化物分離， 但是，有限厚度的所述阻擋層40難以實(shí)現(xiàn)有效的分離效果，如何在采用銅接觸技術(shù)時(shí)增強(qiáng)器件的可靠性，成為本發(fā)明解決的主要問(wèn)題。

發(fā)明內(nèi)容
為了解決上述問(wèn)題，本發(fā)明提供了一種半導(dǎo)體器件及其形成方法，利于在采用銅接觸技術(shù)時(shí)增強(qiáng)器件的可靠性。本發(fā)明提供的一種半導(dǎo)體器件，所述半導(dǎo)體器件形成于半導(dǎo)體基底上，所述半導(dǎo)體器件包括金屬柵極、源漏區(qū)和接觸塞，所述源漏區(qū)位于所述金屬柵極兩側(cè)且至少部分嵌入所述半導(dǎo)體基底中，所述接觸塞包括第一接觸塞，所述第一接觸塞由第一阻擋層和鎢層構(gòu)成，所述鎢層接于所述第一阻擋層上，所述第一阻擋層接于所述源漏區(qū)上；第二接觸塞，所述第二接觸塞包括第二阻擋層和導(dǎo)電層，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率，所述導(dǎo)電層接于所述第二阻擋層上，所述第二阻擋層分別接于所述金屬柵極和所述第一接觸塞上?？蛇x地，所述導(dǎo)電層為銅層?？蛇x地，各所述第二接觸塞高度相同?？蛇x地，第一阻擋層為T(mén)i和/或TiN?？蛇x地，第二阻擋層為T(mén)a和/或TaN。
本發(fā)明提供的一種半導(dǎo)體器件的形成方法，包括在半導(dǎo)體基底上形成第一介質(zhì)層并平坦化所述第一介質(zhì)層，所述半導(dǎo)體基底上形成有金屬柵極和源漏區(qū)，所述源漏區(qū)位于所述金屬柵極兩側(cè)且至少部分嵌入所述半導(dǎo)體基底中，所述第一介質(zhì)層覆蓋所述源漏區(qū)并暴露所述金屬柵極；在平坦化的所述第一介質(zhì)層內(nèi)形成第一接觸孔以在利用第一阻擋層和鎢層填充所述第一接觸孔后形成第三接觸塞，所述第一接觸孔暴露部分所述源漏區(qū)，所述鎢層接于所述第一阻擋層上，所述第一阻擋層接于所述源漏區(qū)上；形成第二介質(zhì)層并平坦化所述第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述金屬柵極、 所述第一介質(zhì)層和所述第三接觸塞；在平坦化的所述第二介質(zhì)層內(nèi)形成第二接觸孔以在利用第二阻擋層和導(dǎo)電層填充所述第二接觸孔后形成第四接觸塞，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率，所述導(dǎo)電層接于所述第二阻擋層上，所述第二阻擋層分別接于所述金屬柵極和所述第三接觸塞上。可選地，形成所述第三接觸塞的步驟包括順序形成第一阻擋層、鎢層、第二阻擋層和導(dǎo)電層以填充所述第一接觸孔，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率。可選地，所述導(dǎo)電層為銅層?？蛇x地，第一阻擋層為T(mén)i和/或TiN。可選地，第二阻擋層為T(mén)a和/或TaN。與現(xiàn)有技術(shù)相比，采用本發(fā)明提供的技術(shù)方案具有如下優(yōu)點(diǎn)在所述源漏區(qū)上，使所述導(dǎo)電層(如銅層)在經(jīng)所述第二阻擋層之外，還經(jīng)所述鎢層和所述第一阻擋層再接于所述金屬硅化物層，利于減少所述導(dǎo)電層與所述金屬硅化物層發(fā)生反應(yīng)的可能性，進(jìn)而增強(qiáng)器件的可靠性；而在所述金屬柵極上，由于沒(méi)有所述金屬硅化物層，所述導(dǎo)電層可只經(jīng)所述第二阻擋層接于所述金屬柵極，而不必再引入所述鎢層和所述第一阻擋層，利于在增強(qiáng)器件的可靠性之余，減小器件的阻值。


圖1和圖2所示分別為現(xiàn)有技術(shù)中在接于源漏區(qū)和金屬柵極的接觸塞處的半導(dǎo)體器件結(jié)構(gòu)剖視圖；圖3至圖5所示分別為本發(fā)明半導(dǎo)體器件實(shí)施例中在接于源漏區(qū)和金屬柵極的接觸塞處的半導(dǎo)體器件結(jié)構(gòu)剖視圖；圖6所示為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中形成金屬柵極后的結(jié)構(gòu)剖視圖；圖7所示為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中形成第一接觸孔后的結(jié)構(gòu)剖視圖；圖8和圖9所示為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中形成第三接觸塞后的結(jié)構(gòu)剖視圖；圖10所示為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中形成第二介質(zhì)層后的結(jié)構(gòu)剖視圖11和12所示分別為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中在暴露源漏區(qū)和金屬柵極的第二接觸孔處的結(jié)構(gòu)剖視圖；圖13和14所示分別為本發(fā)明半導(dǎo)體器件的形成方法實(shí)施例中在接于第三接觸塞和金屬柵極的第四接觸塞處的結(jié)構(gòu)剖視圖。
具體實(shí)施例方式下文的公開(kāi)提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明提供的技術(shù)方案。雖然下文中對(duì)特定例子的部件和設(shè)置進(jìn)行了描述，但是，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同實(shí)施例中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論的各種實(shí)施例和/或設(shè)置之間的關(guān)系。本發(fā)明提供了各種特定工藝和/或材料的例子，但是，本領(lǐng)域普通技術(shù)人員可以意識(shí)到的其他工藝和/或其他材料的替代應(yīng)用，顯然未脫離本發(fā)明要求保護(hù)的范圍。需強(qiáng)調(diào)的是，本文件內(nèi)所述的各種區(qū)域的邊界包含由于工藝或制程的需要所作的必要的延展。如圖3和圖4所示，本發(fā)明提供了一種半導(dǎo)體器件(各所述半導(dǎo)體器件之間由隔離區(qū)108隔離)，所述半導(dǎo)體器件形成于半導(dǎo)體基底100上，所述半導(dǎo)體器件包括金屬柵極 122(所述金屬柵極122經(jīng)柵介質(zhì)層120形成于半導(dǎo)體基底100上，且所述金屬柵極122和所述柵介質(zhì)層120被側(cè)墻IM環(huán)繞)、源漏區(qū)102和接觸塞，所述源漏區(qū)102位于所述金屬柵極122兩側(cè)且至少部分嵌入所述半導(dǎo)體基底100中，其中，所述接觸塞包括第一接觸塞 140，所述第一接觸塞140由第一阻擋層142和鎢層144構(gòu)成，所述鎢層144接于所述第一阻擋層142上，所述第一阻擋層142(經(jīng)金屬硅化物層104)接于所述源漏區(qū)102上；第二接觸塞1601/1602，所述第二接觸塞1601/1602包括第二阻擋層162和導(dǎo)電層164，所述導(dǎo)電層164的電導(dǎo)率高于所述鎢層144的電導(dǎo)率，所述導(dǎo)電層164接于所述第二阻擋層162上， 所述第二阻擋層162分別接于所述金屬柵極122和所述第一接觸塞上。各所述接觸塞嵌于層間介質(zhì)層106中。在本實(shí)施例中，所述半導(dǎo)體基底100可為硅襯底，優(yōu)選地，所述半導(dǎo)體基底100為硅外延層，所述半導(dǎo)體基底100也可為絕緣體上硅(SOI)。所述金屬柵極122可采用替代柵(或后柵)工藝形成。所述金屬柵極122可包括層疊的功函數(shù)金屬層(如TiN、TiAlN, TaN, TaAlN或TaC中的一種或其組合)和金屬層(如Ti、Co、Ni、Al或W中的一種或其組合)。所述柵介質(zhì)層120可以選用鉿基材料，如Hf02、HfSi0、HfSi0N、HfTa0、HfTi0或HfZrO 中的一種或其組合。側(cè)墻1 可以包括氮化硅、氧化硅、氮氧化硅、碳化硅中的一種或其組合。側(cè)墻1 可以具有多層結(jié)構(gòu)。所述源漏區(qū)102可在向所述硅襯底中注入離子(如，摻雜硼、磷或砷)后形成，所述源漏區(qū)102可以是N型或P型的硅材料；所述源漏區(qū)102也可以外延工藝(先在所述硅襯底內(nèi)形成接觸孔，再以所述接觸孔暴露的所述硅襯底為籽晶，外延生長(zhǎng)所述源漏區(qū)102 材料)形成，對(duì)于PMOS器件，所述源漏區(qū)102材料可為Si或SipxGex,其中，X的取值范圍可為0. 1 0. 7，如0. 2,0. 3,0. 4、0· 5或0. 6 ；對(duì)于NMOS器件，所述源漏區(qū)102材料可為Si或 Si:C，其中，C的原子數(shù)百分比的取值范圍可為0. 2 0Z0 2%，如0. 5%、1%或1. 5% ；可在生成硅的反應(yīng)物中摻入包含摻雜離子成分的反應(yīng)物而直接形成所述源漏區(qū)102材料。
需說(shuō)明的是，以外延工藝形成的所述源漏區(qū)102的上表面(本文件內(nèi)，所述上表面意指任一結(jié)構(gòu)中平行于所述硅襯底的側(cè)面，所述任一結(jié)構(gòu)如所述源漏區(qū)102或所述第一接觸塞140)可高于所述柵介質(zhì)層120與所述硅襯底的交界面。此時(shí)，在后續(xù)形成接觸塞時(shí)， 需A在所述源漏區(qū)表層形成接觸孔，并在所述接觸孔的底壁和側(cè)壁處均形成接觸區(qū)(如金屬硅化物104)，使所述源漏區(qū)102的上表面高于所述柵介質(zhì)層120與所述硅襯底的交界面， 可使所述接觸塞在經(jīng)由其底面接于所述源漏區(qū)之余，還可經(jīng)由其側(cè)面中靠近所述底面的部分接于所述源漏區(qū)，相比于只經(jīng)由其底面接于所述源漏區(qū)的技術(shù)方案，增加了接觸面積，利于減小接觸電阻。所述第一阻擋層142可為T(mén)i和/或TiN。所述導(dǎo)電層164可為銅層，此時(shí)，所述第二阻擋層162為T(mén)a和/或TaN。所述導(dǎo)電層164還可為鈷、銠、銀、銥或金中的一種或其組合；或者，可為銅與鈷、銠、銀、銥或金的組合。所述第一阻擋層142、所述第二阻擋層162可采用化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)、脈沖激光沉積(PLD)、原子層淀積(ALD)、等離子體增強(qiáng)原子層淀積(PEALD)或其他適合的工藝形成。所述鎢層144可采用濺射工藝形成，所述銅層可采用電鍍工藝形成。其他的所述導(dǎo)電層164可采用電鍍、金屬有機(jī)物化學(xué)汽相淀積(MOCVD)、PLD、ALD、PEALD或其他適合的工藝形成。在本實(shí)施例中，所述第一接觸塞140的上表面與所述金屬柵極122的上表面在同一平面上，此時(shí)，接于所述金屬柵極122的所述第二接觸塞1601和所述第一接觸塞140的所述第二接觸塞1602高度相同。如圖5所示，在其他實(shí)施例中，所述第二接觸塞1602中接于所述第一接觸塞140 的部分嵌于所述第一接觸塞140中。此時(shí)，所述第二接觸塞1602和接于所述金屬柵極122 的所述第二接觸塞1601高度不同。在所述源漏區(qū)102上，使所述導(dǎo)電層164(如銅層)在經(jīng)所述第二阻擋層162之外， 還經(jīng)所述鎢層144和所述第一阻擋層142再接于所述金屬硅化物層104，利于減少所述導(dǎo)電層164與所述金屬硅化物層104發(fā)生反應(yīng)的可能性，進(jìn)而增強(qiáng)器件的可靠性；而在所述金屬柵極122上，由于沒(méi)有所述金屬硅化物層104，所述導(dǎo)電層164可只經(jīng)所述第二阻擋層162 接于所述金屬柵極122，而不必再引入所述鎢層144和所述第一阻擋層142，利于在增強(qiáng)器件的可靠性之余，減小器件的阻值。本發(fā)明還提供了一種半導(dǎo)體器件的形成方法，包括首先，如圖6所示，在半導(dǎo)體基底200上形成金屬柵極204、源漏區(qū)208和平坦化的第一介質(zhì)層220，所述源漏區(qū)208位于所述金屬柵極204兩側(cè)且至少部分嵌入所述半導(dǎo)體基底200中，所述第一介質(zhì)層220覆蓋所述源漏區(qū)208并暴露所述金屬柵極204。所述金屬柵極204和所述源漏區(qū)208均形成于器件的有源區(qū)內(nèi)，各所述有源區(qū)之間隔離有隔離區(qū) 222(如 STI)。所述金屬柵極204形成于所述柵介質(zhì)層202上，所述側(cè)墻206環(huán)繞所述金屬柵極 204和所述柵介質(zhì)層202，所述柵介質(zhì)層202和所述側(cè)墻206形成于半導(dǎo)體基底200上。在本實(shí)施例中，所述半導(dǎo)體基底200可為硅襯底，優(yōu)選地，所述半導(dǎo)體基底200為硅外延層，所述半導(dǎo)體基底200也可為絕緣體上硅(SOI)。所述金屬柵極204可采用替代柵(或后柵)工藝形成。形成所述金屬柵極204的步驟包括首先，在所述半導(dǎo)體基底200上形成柵介質(zhì)層202(如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一種或其組合)、偽柵及側(cè)墻206(氮化硅、氧化硅、氮氧化硅、碳化硅中的一種或其組合；可以具有多層結(jié)構(gòu))，所述偽柵形成于所述柵介質(zhì)層202上，所述側(cè)墻206 環(huán)繞所述柵介質(zhì)層202和所述偽柵；隨后，形成第一介質(zhì)層220，所述第一介質(zhì)層220覆蓋所述偽柵和所述側(cè)墻206 ；再后，平坦化所述第一介質(zhì)層220，以暴露所述偽柵；然后，去除所述偽柵(也可繼續(xù)去除所述柵介質(zhì)層20 ，以形成接觸孔；最后，在所述接觸孔中順序形成功函數(shù)金屬層(如TiN、TiAlN、TaN、TaAlN或I1aC中的一種或其組合)和金屬層(如Ti、 Co、Ni、Al或W中的一種或其組合)，并平坦化所述功函數(shù)金屬層和所述金屬層，使其與所述第一介質(zhì)層220平齊(若前步已去除所述柵介質(zhì)層202，則在形成所述功函數(shù)金屬層之前， 還需預(yù)先形成所述柵介質(zhì)層20 ；本文件內(nèi)，所述功函數(shù)金屬層和所述金屬層在附圖中均未示出。可見(jiàn)，在以替代柵工藝形成所述金屬柵極204時(shí)，所述第一介質(zhì)層220形成于所述金屬柵極204之前。在其他實(shí)施例中，若采用先柵(gate first)工藝形成所述金屬柵極 204，則需在形成所述金屬柵極204后，先形成所述第一介質(zhì)層220，所述第一介質(zhì)層220覆蓋所述金屬柵極204 ；再平坦化所述第一介質(zhì)層220，以暴露所述金屬柵極204?？刹捎没瘜W(xué)機(jī)械研磨(CMP)工藝執(zhí)行所述平坦化操作。所述源漏區(qū)208可以外延工藝(先在所述硅襯底內(nèi)形成接觸孔，再以所述接觸孔暴露的所述硅襯底為籽晶，外延生長(zhǎng)所述源漏區(qū)208材料)形成，對(duì)于PMOS器件，所述源漏區(qū)208材料可為Si或SigGex,其中，X的取值范圍可為0. 1 0. 7，如0. 2,0. 3,0. 4、0. 5或 0. 6 ；對(duì)于NMOS器件，所述源漏區(qū)208材料可為Si或Si:C，其中，C的原子數(shù)百分比的取值范圍可為0. 2% 2%，如0. 5%、1%或1. 5%;可在生成硅的反應(yīng)物中摻入包含摻雜離子成分的反應(yīng)物而直接形成所述源漏區(qū)208材料。以外延工藝形成的所述源漏區(qū)208的上表面可高于所述柵介質(zhì)層202與所述硅襯底的交界面。此時(shí)，在后續(xù)形成接觸塞時(shí)，需在所述源漏區(qū)208表層形成接觸孔，并在所述接觸孔的底壁和側(cè)壁處均形成接觸區(qū)(如金屬硅化物)，使所述源漏區(qū)208的上表面高于所述柵介質(zhì)層202與所述硅襯底的交界面，可使所述接觸塞在經(jīng)由其底面接于所述源漏區(qū)208之余，還可經(jīng)由其側(cè)面中靠近所述底面的部分接于所述源漏區(qū)208，相比于只經(jīng)由其底面接于所述源漏區(qū)208的技術(shù)方案，增加了接觸面積，利于減小接觸電阻。在其他實(shí)施例中，所述源漏區(qū)208也可在向所述硅襯底中注入離子(如，摻雜硼、磷或砷)后形成，所述源漏區(qū)102可以是N型或P型的硅材料。隨后，如圖7所示，在平坦化的所述第一介質(zhì)層220內(nèi)形成第一接觸孔MO，所述第一接觸孔240暴露部分所述源漏區(qū)208(所述源漏區(qū)208的上表面高于所述柵介質(zhì)層202 與所述硅襯底的交界面時(shí)，所述第一接觸孔240嵌入所述源漏區(qū)208)?？梢愿飨虍愋钥涛g工藝形成所述第一接觸孔對(duì)0。其中，所述金屬硅化物層2M既可形成于所述源漏區(qū)208形成之后、所述第一接觸孔240形成之前；也可形成于所述第一接觸孔240形成之后(如本實(shí)施例)，不再贅述。再后，如圖8所示，順序形成第一阻擋層242和鎢層M4，以填充所述第一接觸孔 240,并平坦化所述第一阻擋層242和所述鎢層M4，以在暴露所述第一介質(zhì)層220后形成第三接觸塞對(duì)6。所述第一阻擋層242可為T(mén)i和/或TiN?？刹捎脼R射工藝或PVD工藝形成所述鎢層M4。此時(shí)，所述第三接觸塞即為半導(dǎo)體器件實(shí)施例中所述的第一接觸塞)的上表面與所述第一介質(zhì)層220的上表面平齊。術(shù)語(yǔ)“平齊”意指二者的高度差在工藝誤差允許的范圍內(nèi)。在其他實(shí)施例中，如圖9所示，可順序形成第一阻擋層M2、鎢層M4、第二阻擋層262和導(dǎo)電層沈4，以填充所述第一接觸孔M0，并平坦化所述第一阻擋層M2、所述鎢層 M4、所述第二阻擋層262和所述導(dǎo)電層沈4，以在暴露所述第一介質(zhì)層220后形成第三接觸塞對(duì)8。此時(shí)，所述鎢層244可以盡量薄，只要能減少所述導(dǎo)電層沈4(如銅層)與形成于源漏區(qū)208表面的所述金屬硅化物層2M之間發(fā)生反應(yīng)的可能性以增強(qiáng)器件的可靠性即可， 利于減小器件的阻值。所述導(dǎo)電層264可為銅層，此時(shí)，所述第二阻擋層262為T(mén)a和/或TaN。所述導(dǎo)電層264還可為鈷、銠、銀、銥或金中的一種或其組合；或者，可為銅與鈷、銠、銀、銥或金的組合。所述第一阻擋層對(duì)2、所述第二阻擋層262可采用CVD、PVD、PLD、ALD、PEALD或其他適合的工藝形成。所述鎢層244可采用濺射工藝形成，所述銅層可采用電鍍工藝形成。其他的所述導(dǎo)電層264可采用電鍍、MOCVD、PLD、ALD、PEALD或其他適合的工藝形成。然后，如圖10所示，形成第二介質(zhì)層觀0，所述第二介質(zhì)層280覆蓋所述金屬柵極 204、所述第一介質(zhì)層220和所述第三接觸塞246 (或M8)，并平坦化所述第二介質(zhì)層觀0。所述第一介質(zhì)層220和所述第二介質(zhì)層280均可包括氧化硅(USG)、摻雜的氧化硅 (如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃)、低k電介質(zhì)材料(如黑鉆石、coral等) 中的一種或其組合。所述第一介質(zhì)層220和所述第二介質(zhì)層280均可具有多層結(jié)構(gòu)。所述第一介質(zhì)層220和所述第二介質(zhì)層280材料可相同或不同。再后，如圖11和圖12所示，在平坦化的所述第二介質(zhì)層觀0內(nèi)形成第二接觸孔 ^0Λ61，所述第二接觸孔260暴露所述金屬柵極204和所述第三接觸塞Μ6 (或Μ8)?？梢愿飨虍愋钥涛g工藝形成所述第二接觸孔沈0/^61。再后，如圖13和圖14所示，順序形成所述第二阻擋層262和所述導(dǎo)電層沈4，以填充所述第二接觸孔沈0/^61，并平坦化所述第二阻擋層262和所述導(dǎo)電層沈4，以在暴露所述第二介質(zhì)層280后形成第四接觸塞^6Λ68。在所述源漏區(qū)上，使所述導(dǎo)電層(如銅層)在經(jīng)所述第二阻擋層之外，還經(jīng)所述鎢層和所述第一阻擋層再接于所述金屬硅化物層，利于減少所述導(dǎo)電層與所述金屬硅化物層發(fā)生反應(yīng)的可能性，進(jìn)而增強(qiáng)器件的可靠性；而在所述金屬柵極上，由于沒(méi)有所述金屬硅化物層，所述導(dǎo)電層可只經(jīng)所述第二阻擋層接于所述金屬柵極，而不必再引入所述鎢層和所述第一阻擋層，利于在增強(qiáng)器件的可靠性之余，減小器件的阻值。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書(shū)中描述的特定實(shí)施例的工藝、結(jié)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。根據(jù)本發(fā)明的公開(kāi)內(nèi)容，本領(lǐng)域技術(shù)人員將容易地理解， 對(duì)于目前已存在或者以后即將開(kāi)發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，它們?cè)趫?zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果時(shí)，依照本發(fā)明的教導(dǎo)，可以對(duì)它們進(jìn)行應(yīng)用，而不脫離本發(fā)明所要求保護(hù)的范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，所述半導(dǎo)體器件形成于半導(dǎo)體基底上，所述半導(dǎo)體器件包括金屬柵極、源漏區(qū)和接觸塞，所述源漏區(qū)位于所述金屬柵極兩側(cè)且至少部分嵌入所述半導(dǎo)體基底中，其特征在于，所述接觸塞包括第一接觸塞，所述第一接觸塞由第一阻擋層和鎢層構(gòu)成，所述鎢層接于所述第一阻擋層上，所述第一阻擋層接于所述源漏區(qū)上；第二接觸塞，所述第二接觸塞包括第二阻擋層和導(dǎo)電層，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率，所述導(dǎo)電層接于所述第二阻擋層上，所述第二阻擋層分別接于所述金屬柵極和所述第一接觸塞上。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于所述導(dǎo)電層為銅層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于各所述第二接觸塞高度相同。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于第一阻擋層為T(mén)i和/或TiN。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于第二阻擋層為T(mén)a和/或TaN。
6.一種半導(dǎo)體器件的形成方法，包括在半導(dǎo)體基底上形成第一介質(zhì)層并平坦化所述第一介質(zhì)層，所述半導(dǎo)體基底上形成有金屬柵極和源漏區(qū)，所述源漏區(qū)位于所述金屬柵極兩側(cè)且至少部分嵌入所述半導(dǎo)體基底中，所述第一介質(zhì)層覆蓋所述源漏區(qū)并暴露所述金屬柵極；在平坦化的所述第一介質(zhì)層內(nèi)形成第一接觸孔以在利用第一阻擋層和鎢層填充所述第一接觸孔后形成第三接觸塞，所述第一接觸孔暴露部分所述源漏區(qū)，所述鎢層接于所述第一阻擋層上，所述第一阻擋層接于所述源漏區(qū)上；形成第二介質(zhì)層并平坦化所述第二介質(zhì)層，所述第二介質(zhì)層覆蓋所述金屬柵極、所述第一介質(zhì)層和所述第三接觸塞；在平坦化的所述第二介質(zhì)層內(nèi)形成第二接觸孔以在利用第二阻擋層和導(dǎo)電層填充所述第二接觸孔后形成第四接觸塞，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率，所述導(dǎo)電層接于所述第二阻擋層上，所述第二阻擋層分別接于所述金屬柵極和所述第三接觸塞上。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，形成所述第三接觸塞的步驟包括順序形成第一阻擋層、鎢層、第二阻擋層和導(dǎo)電層以填充所述第一接觸孔，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于所述導(dǎo)電層為銅層。
9.根據(jù)權(quán)利要求6所述的方法，其特征在于第一阻擋層為T(mén)i和/或TiN。
10.根據(jù)權(quán)利要求6所述的方法，其特征在于第二阻擋層為T(mén)a和/或TaN。
全文摘要
一種半導(dǎo)體器件，所述半導(dǎo)體器件包括接觸塞，所述接觸塞包括第一接觸塞，所述第一接觸塞由第一阻擋層和鎢層構(gòu)成，所述鎢層接于所述第一阻擋層上，所述第一阻擋層接于源漏區(qū)上；第二接觸塞，所述第二接觸塞包括第二阻擋層和導(dǎo)電層，所述導(dǎo)電層的電導(dǎo)率高于所述鎢層的電導(dǎo)率，所述導(dǎo)電層接于所述第二阻擋層上，所述第二阻擋層分別接于金屬柵極和所述第一接觸塞上。還提供了一種半導(dǎo)體器件的形成方法。利于在采用銅接觸技術(shù)時(shí)增強(qiáng)器件的可靠性。
文檔編號(hào)H01L23/522GK102376682SQ20101025700
公開(kāi)日2012年3月14日 申請(qǐng)日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者朱慧瓏, 王文武, 趙超 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所