專利名稱：用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于制造半導(dǎo)體器件的方法，且具體而言，涉及一種用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法。
背景技術(shù)：
目前，影響場(chǎng)效應(yīng)晶體管性能的主要因素在于載流子的遷移率，其中載流子的遷移率會(huì)影響溝道中電流的大小。場(chǎng)效應(yīng)晶體管中載流子遷移率的下降不僅會(huì)降低晶體管的轉(zhuǎn)換速度，而且也會(huì)使開和關(guān)時(shí)的電阻差異縮小。因此，在互補(bǔ)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(CM0SFET，簡(jiǎn)稱為CMOQ的發(fā)展中，有效提高載流子遷移率一直都是晶體管結(jié)構(gòu)設(shè)計(jì)的重點(diǎn)之一。常規(guī)上，CMOS器件制造技術(shù)中將P型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(PM0SFET， 簡(jiǎn)稱為PM0S)和N型金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(NM0SFET，簡(jiǎn)稱為NM0S)分開處理，例如，在PMOS器件的制造方法中采用壓應(yīng)力材料，而在NMOS器件中采用張應(yīng)力材料，以提高載流子的遷移率。在常規(guī)CMOS制造工藝中，用于制造包含應(yīng)力層的MOS器件結(jié)構(gòu)的方法主要包括下列步驟首先，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括硅基襯底、柵氧化層、多晶硅柵和多個(gè)隔離槽；接著，通過(guò)化學(xué)氣相沉積(CVD)法沉積一層SiN或SiON或者通過(guò)旋涂法涂覆一層光致抗蝕劑，在前端器件結(jié)構(gòu)的表面上形成掩蔽層，并且通過(guò)曝光和顯影使其形成圖案；然后，以掩蔽層作為掩膜蝕刻硅基襯底，以在其中將要形成源/漏區(qū)的部分中形成凹槽；之后，在所形成的凹槽中填充應(yīng)力材料，以形成應(yīng)力層；最后，進(jìn)行后續(xù)工藝，例如，離子注入、等離子體干法灰化、退火等，從而最終形成包含應(yīng)力層的MOS器件結(jié)構(gòu)。圖1是示出了根據(jù)常規(guī)工藝制造的包含應(yīng)力層的MOS器件結(jié)構(gòu)的示意性剖面圖 100。如圖1中所示，所述MOS器件結(jié)構(gòu)包括硅基襯底101、柵氧化層102、多晶硅柵103、應(yīng)力層104、偏移間隙壁(offset spacer) 105、間隙壁106、源/漏區(qū)107以及多個(gè)隔離槽(圖中未示出)等，其中，所述應(yīng)力層104位于所述MOS器件結(jié)構(gòu)表面的凹槽中。此外，所述源 /漏區(qū)107可以包括輕摻雜漏區(qū)(LDD) 107a和重?fù)诫s漏區(qū)107b，這種LDD結(jié)構(gòu)可以用于防止由于短溝道效應(yīng)而引起的漏極感應(yīng)勢(shì)壘降低(DIBL)。在常規(guī)工藝中，通常采用以HBr、O2和He的混合氣體作為蝕刻源氣體的等離子體干法蝕刻，在硅基襯底中形成凹槽，以通過(guò)在凹槽中填充應(yīng)力材料形成應(yīng)力層，其中，HBr作為主要蝕刻氣體，O2作為側(cè)壁鈍化氣體用于在蝕刻過(guò)程中對(duì)側(cè)壁進(jìn)行保護(hù)，He作為稀釋氣體。然而，由于在常規(guī)工藝中整個(gè)蝕刻過(guò)程中所有蝕刻源氣體之間的流速比都保持恒定不變，即，各源氣體的流速均保持恒定不變，從而無(wú)法有效地控制蝕刻的均勻性，而蝕刻的均勻性不佳又會(huì)對(duì)所形成的凹槽的剖面輪廓產(chǎn)生下述不利影響由于等離子體的物理轟擊不均勻，在底部靠近側(cè)壁的角落處物理轟擊較強(qiáng)，從而產(chǎn)生帶有微溝槽的(micro trenched) 底部剖面輪廓(profile)，而轟擊到凹槽底部的等離子體會(huì)反彈到側(cè)壁上，繼而產(chǎn)生弓狀 (bowing)側(cè)壁剖面輪廓。圖2是示出了根據(jù)現(xiàn)有技術(shù)在硅基襯底中形成的凹槽的掃描電鏡(SEM)剖視圖。如圖2中201所示，在底部靠近側(cè)壁的角落處形成了微溝槽，從而導(dǎo)致在底部的微溝槽中產(chǎn)生應(yīng)力集中。此外，如圖2中202所示，側(cè)壁剖面輪廓呈弓狀，從而導(dǎo)致無(wú)法在垂直方向上將應(yīng)力均勻地施加到溝道上，這兩種情況都將導(dǎo)致最終形成的半導(dǎo)體器件的整體電學(xué)性能變差。因此，基于上述原因，迫切需要一種用于在硅基襯底上形成凹槽的方法。期望該方法能夠消除底部的微溝槽并且改善側(cè)壁的垂直形貌，從而改善所形成的凹槽的剖面輪廓， 以提高最終形成的半導(dǎo)體器件的整體電學(xué)性能。此外，還期望該方法能夠與傳統(tǒng)CMOS制造工藝兼容，以降低制造成本。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為解決上述問(wèn)題，本發(fā)明提供一種用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法，包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括硅基襯底和形成在所述硅基襯底上的柵結(jié)構(gòu)；在所述柵結(jié)構(gòu)上形成具有圖案的掩蔽層；以所述掩蔽層作為掩膜，蝕刻所述硅基襯底，以在所述硅基襯底的將要形成源/漏區(qū)的部分中形成凹槽；在所述凹槽中形成所述應(yīng)力層；以及去除所述掩蔽層；其中，所述蝕刻形成凹槽的蝕刻源氣體包含He與02，且所述 He與&的流速比在蝕刻過(guò)程中是變化的。優(yōu)選地，所述He與O2之間的流速比成線性遞減。
優(yōu)選地，所述He與O2之間的流速比成非線性遞減。優(yōu)選地，He的流速在蝕刻開始時(shí)為200 lOOOsccm。優(yōu)選地，He的流速在蝕刻結(jié)束時(shí)為5 30sccm。優(yōu)選地，O2的流速在蝕刻開始時(shí)為5 30sccm。優(yōu)選地，O2的流速在蝕刻結(jié)束時(shí)為5 30sccm。優(yōu)選地，所述蝕刻源氣體還包含主蝕刻氣體。優(yōu)選地，所述主蝕刻氣體選選自HBr、HCl和Cl2以及它們的任意組合。優(yōu)選地，所述主蝕刻氣體的流速為1000 5000sCCm。優(yōu)選地，所述蝕刻所述硅基襯底是在壓強(qiáng)為0. 5 5T、功率為1000 5000W且溫度為100 300°C的條件下進(jìn)行的。優(yōu)選地，所述掩蔽層的構(gòu)成材料選自SiN和SiON以及它們的組合。優(yōu)選地，所述應(yīng)力層的構(gòu)成材料選自SiN、SiGe和SiC其中任意一種或其組合。優(yōu)選地，所述應(yīng)力層是通過(guò)化學(xué)氣相沉積或者外延生長(zhǎng)而形成的。優(yōu)選地，所述柵結(jié)構(gòu)包括形成在所述硅基襯底上的柵氧化層和形成在所述柵氧化層上的多晶硅柵。優(yōu)選地，所述柵結(jié)構(gòu)是由依次形成在所述硅基襯底上的柵氧化層、氮化物層、氧化物層和多晶硅柵構(gòu)成的層疊柵結(jié)構(gòu)。根據(jù)本發(fā)明的方法能夠通過(guò)動(dòng)態(tài)地調(diào)節(jié)蝕刻凹槽的源氣體的流速比來(lái)改善蝕刻的均勻性，從而改善凹槽的剖面輪廓，進(jìn)而提高半導(dǎo)體器件的整體電學(xué)性能。此外，該方法C 還能夠與傳統(tǒng)CMOS制造工藝相兼容。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。在附圖中圖1是示出了根據(jù)常規(guī)工藝制造的包含應(yīng)力層的MOS器件結(jié)構(gòu)的示意性剖面圖 100 ；圖2是示出了根據(jù)現(xiàn)有技術(shù)在制造包含應(yīng)力層的MOS器件結(jié)構(gòu)過(guò)程中在硅基襯底中形成的凹槽的掃描電鏡(SEM)剖視圖；圖3A至3F是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法步驟的示意性剖面圖；圖4是示意性示出了根據(jù)本發(fā)明第一實(shí)施例的在蝕刻形成凹槽的過(guò)程中He與仏之間的流速比變化的曲線圖；圖5是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法的流程圖500 ；圖6A和6B是示意性示出了在蝕刻形成凹槽的過(guò)程中He與仏之間的流速比變化的示例的曲線圖，其中，He與&之間的流速比變化隨時(shí)間成線性遞減的變化趨勢(shì)；圖7是示出了具有氧化物-氮化物-氧化物-硅(0N0Q層疊柵結(jié)構(gòu)的前端器件結(jié)構(gòu)的示意性剖面圖；以及圖8是示出了采用根據(jù)本發(fā)明實(shí)施例的方法在硅基襯底中所形成的凹槽的SEM剖視圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他示例中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說(shuō)明本發(fā)明是如何通過(guò)動(dòng)態(tài)地調(diào)節(jié)用于蝕刻凹槽的源氣體中各組成氣體之間的流速比來(lái)改善蝕刻的均勻性從而改善凹槽的剖面輪廓的。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。[第一實(shí)施例]以下，將參照?qǐng)D3A至3F以及圖4詳細(xì)說(shuō)明根據(jù)本發(fā)明第一實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法。圖3A至3F是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法步驟的示意性剖面圖。首先，如圖3A中所示，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括硅基襯底301和形成在所述硅基襯底上的柵結(jié)構(gòu)310，其中，所述柵結(jié)構(gòu)310包括形成在所述硅基襯底301 上的柵氧化層302和形成在所述柵氧化層302上的多晶硅柵303。所述硅基襯底301的構(gòu)成材料可以是未摻雜的單晶硅或者摻雜有N型或P型雜質(zhì)的單晶硅，并且還可以是絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，硅基襯底301的構(gòu)成材料采用未摻雜的單晶硅。接著，如圖;3B中所示，在柵結(jié)構(gòu)310上形成具有圖案的掩蔽層304。掩蔽層304的構(gòu)成材料可以為SiN、SiON或者它們的組合。作為示例，在本實(shí)施例中采用SiN來(lái)構(gòu)成掩蔽層304。例如，可以采用SiH4、NH3以及N2作為源氣體，在350 550°C下形成SiN層，然后通過(guò)光刻和蝕刻工藝使其形成圖案，從而在所述柵結(jié)構(gòu)上形成具有圖案的掩蔽層304。然后，如圖3C中所示，以掩蔽層304作為掩膜，蝕刻硅基襯底301，以在所述硅基襯底301的將要形成所述半導(dǎo)體器件結(jié)構(gòu)的源/漏區(qū)的部分中形成凹槽305。其中，以包含主蝕刻氣體、He和&的混合氣體作為蝕刻源氣體，并且在蝕刻過(guò)程中動(dòng)態(tài)地調(diào)節(jié)蝕刻源氣體中He與A之間的流速比，來(lái)進(jìn)行蝕刻。所述主蝕刻氣體可以為HBr、HC1、Cl2或者它們的任意組合，并且優(yōu)選包含HBr，這是因?yàn)榕c含Cl基的氣體相比，HBr對(duì)于硅與二氧化硅的蝕刻選擇比較高。作為示例，本實(shí)施例采用HBr作為主蝕刻氣體。接著，在凹槽305中形成應(yīng)力層306。作為示例，通過(guò)外延(EPI)法生長(zhǎng)應(yīng)力層 306，所述應(yīng)力層306的厚度可以為5000 7000A,材料可以是但不限于SiN、SiGe或SiC 或者它們的任意組合。可替代地，也可以通過(guò)化學(xué)氣相沉積(CVD)法形成應(yīng)力層306。這里，需要注意的是，可以根據(jù)半導(dǎo)體器件結(jié)構(gòu)的極性來(lái)選擇所沉積的應(yīng)力層306具有的應(yīng)力，例如，NMOS器件結(jié)構(gòu)需要具有張應(yīng)力的應(yīng)力層306，可以采用SiH4、NH3以及N2作為源氣體，在350 550°C下形成具有張應(yīng)力的SiN層，其中，SiH4的流速為320 340sccm，NH3 的流速為3000 3400sccm，N2的流速為3800 4200sccm，而PMOS器件結(jié)構(gòu)需要具有壓應(yīng)力的應(yīng)力層306，可以采用SiH4或SiH2Cl2作為硅源氣體并且采用GeH4、HCl和H2等的混合氣體作為鍺源氣體，其中，硅源氣體的流速為30 300sCCm，鍺源氣體中GeH4的流速為5 500sccm,且優(yōu)選為5 50sccm，HCl的流速為50 200sccm，H2的流速為5 50sccm。最后，去除掩蔽層304，從而形成所述包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)，如圖3E中所示?？梢愿鶕?jù)掩蔽層的構(gòu)成材料來(lái)選擇適當(dāng)?shù)娜コ椒ǎコ鞣N掩蔽層的方法是本領(lǐng)域技術(shù)人員所熟知的，在此不再贅述。這里，應(yīng)當(dāng)理解的是，通過(guò)后續(xù)工序，例如，形成偏移間隙壁和間隙壁、LDD離子注入、等離子體灰化處理和退火等，利用根據(jù)本發(fā)明第一實(shí)施例的方法制造的包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)可以形成如圖3F所示的具有LDD結(jié)構(gòu)的MOS器件結(jié)構(gòu)。如圖3F中所示， 所述MOS器件結(jié)構(gòu)包括硅基襯底301、柵結(jié)構(gòu)310、應(yīng)力層306、偏移間隙壁307、間隙壁308 和源/漏區(qū)309，其中，所述應(yīng)力層306位于所述MOS器件結(jié)構(gòu)表面的凹槽中，并且所述源/ 漏區(qū)309可以包括LDD 309a和重?fù)诫s漏區(qū)309b。另外，還應(yīng)當(dāng)理解的是，圖3F中所示的MOS器件結(jié)構(gòu)并非是限制性的，而是還可以具有其他結(jié)構(gòu)，例如，橫向擴(kuò)散金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LDMOS)器件結(jié)構(gòu)。這里，需要特別說(shuō)明的是，在本實(shí)施例中，用于蝕刻硅基襯底301的蝕刻源氣體中所包含的He與&的流速比在蝕刻過(guò)程中是變化的。參照?qǐng)D4，其中，示意性示出了根據(jù)本發(fā)明第一實(shí)施例的在蝕刻形成凹槽的過(guò)程中 He與&之間的流速比變化。如圖4中所示，蝕刻源氣體中He與仏之間的流速比隨時(shí)間成線性遞減的變化趨勢(shì)，其中，所述He與O2的流速比在蝕刻開始時(shí)(時(shí)刻Ts)約為62. 5 1，并且在蝕刻結(jié)束時(shí)(時(shí)刻jTe)約為1/1。在蝕刻開始時(shí)，He的流速為200 lOOOsccm，且優(yōu)選為500sccm， 并且A的流速為5 30SCCm，且優(yōu)選為8SCCm，其中，sccm是標(biāo)準(zhǔn)狀態(tài)下，也就是1個(gè)大氣壓、25°C下每分鐘1立方厘米(lml/min)的流量。在蝕刻結(jié)束時(shí)，He的流速為5 30sCCm， 且優(yōu)選為Msccm，并且&的流速為5 30sccm，且優(yōu)選為15sccm。此外，主蝕刻氣體的流速為1000 5000SCCm，在整個(gè)蝕刻過(guò)程中均保持恒定不變，并且該蝕刻在壓強(qiáng)為0. 5 5T、功率為1000 5000W、且溫度為100 300°C的條件下進(jìn)行。圖5是示出了根據(jù)本發(fā)明第一實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法的流程圖500。首先，在步驟S501中，提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括硅基襯底和形成在所述硅基襯底上的柵結(jié)構(gòu)。接著，在步驟S502中，在所述前端器件結(jié)構(gòu)的表面上形成具有圖案的掩蔽層。然后，在步驟S503中，以所述掩蔽層作為掩膜，蝕刻所述硅基襯底，以在所述硅基襯底的將要形成源/漏區(qū)的部分中形成凹槽。其中，所述蝕刻形成凹槽的蝕刻源氣體包含 He與02，且所述He與仏的流速比在蝕刻過(guò)程中是變化的。接著，在步驟S504中，在所述凹槽中形成所述應(yīng)力層。最后，在步驟S505中，去除所述掩蔽層。[第二實(shí)施例]接下來(lái)，將參照?qǐng)D6A說(shuō)明根據(jù)本發(fā)明第二實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法。圖6A中示意性示出了根據(jù)本實(shí)施例的He與&之間流速比的變化曲線的一個(gè)示例。根據(jù)本發(fā)明的第二實(shí)施例在蝕刻硅基襯底以形成凹槽的過(guò)程中，蝕刻源氣體中He 與A之間的流速比隨時(shí)間成非線性遞減的變化趨勢(shì)，除此之外，根據(jù)本發(fā)明的第二實(shí)施例與根據(jù)本發(fā)明的第一實(shí)施例在其他各個(gè)方面均相同。如圖6A中所示，蝕刻源氣體中He與仏之間的流速比隨時(shí)間成非線性遞減的變化趨勢(shì)，并且變化曲線為凸曲線。其中，所述He與O2之間的流速比在蝕刻開始時(shí)(時(shí)刻Ts) 約為62. 5/1，在蝕刻進(jìn)行到一半時(shí)(時(shí)刻Tm)約為45/1，并且在蝕刻結(jié)束時(shí)(時(shí)刻Te)約為 1/1。He和O2在蝕刻開始時(shí)以及蝕刻結(jié)束時(shí)的流速與本發(fā)明第一實(shí)施例中的相同，在時(shí)刻 TM, He的流速為300 400sccm，并且仏的流速為5 lOsccm。[第三實(shí)施例]接下來(lái)，將參照?qǐng)D6B說(shuō)明根據(jù)本發(fā)明第三實(shí)施例的用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法。圖6B中示意性示出了根據(jù)本實(shí)施例的He與&之間流速比的變化曲線的另一示例。與根據(jù)本發(fā)明的第二實(shí)施例相似，根據(jù)本發(fā)明的第三實(shí)施例在蝕刻硅基襯底以形成凹槽的過(guò)程中，蝕刻源氣體中He與A之間的流速比也隨時(shí)間成非線性遞減的變化趨勢(shì)。 與之不同的是，在本實(shí)施例中，He與O2之間的流速比的變化曲線為凹曲線，而非凸曲線。除此之外，根據(jù)本發(fā)明的第三實(shí)施例與根據(jù)本發(fā)明的第一和第二實(shí)施例在其他各個(gè)方面均相同。如圖6B中所示，蝕刻源氣體中He與仏之間的流速比隨時(shí)間成非線性遞減的變化趨勢(shì)，并且變化曲線為凹曲線。其中，所述He與O2之間的流速比在蝕刻開始時(shí)(時(shí)刻Ts) 約為62. 5/1，在蝕刻進(jìn)行到一半時(shí)(時(shí)刻Tm)約為17/1，并且在蝕刻結(jié)束時(shí)(時(shí)刻Te)約為 1/1。He和O2在蝕刻開始時(shí)以及蝕刻結(jié)束時(shí)的流速與本發(fā)明第二實(shí)施例中的相同，在時(shí)刻 TM, He的流速為100 200sccm，并且仏的流速為5 15sccm。這里，應(yīng)當(dāng)理解的是，除如圖6A和6B中所示的非線性變化趨勢(shì)以外，根據(jù)本發(fā)明的用于在蝕刻硅基襯底以形成凹槽的蝕刻源氣體中He與A之間的流速比還可以成其他非線性變化趨勢(shì)。而且，還應(yīng)當(dāng)理解的是，根據(jù)上述第一至第三實(shí)施例的變化流速比蝕刻源氣體組分的方法不僅可以應(yīng)用于具有如圖3A中所示的柵結(jié)構(gòu)310的CMOS器件的制造中，還可以應(yīng)用于具有如圖7中所示的氧化物-氮化物-氧化物-硅(ONOS)層疊柵結(jié)構(gòu)710的非易失性存儲(chǔ)器的制造中。如圖7中所示，所述層疊柵結(jié)構(gòu)710是通過(guò)在硅基襯底701上依次形成柵氧化層702、氮化物層703、氧化物層704和多晶硅柵705而構(gòu)成的。具有這種層疊柵結(jié)構(gòu)的前端器件結(jié)構(gòu)可以用于制作具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的非易失性存儲(chǔ)器，即SONOS存儲(chǔ)器單元。用于形成ONOS層疊柵結(jié)構(gòu)的方法是本領(lǐng)域技術(shù)人員所已知的，在此不再贅述。此外，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)認(rèn)識(shí)到，根據(jù)本發(fā)明第一至第三實(shí)施例的方法不僅適用于將應(yīng)力層設(shè)置于源/漏區(qū)的情況，也同樣適用于將應(yīng)力層設(shè)置于溝道區(qū)的情況。[本發(fā)明的有益效果]參照?qǐng)D8，其中，示出了采用根據(jù)本發(fā)明實(shí)施例的方法在硅基襯底中形成的凹槽的 SEM剖視圖。如圖8中所示，根據(jù)本發(fā)明的方法在硅基襯底中蝕刻形成的凹槽，在其底部靠近側(cè)壁的角落處沒(méi)有形成微溝槽，如圖中801所示，并且具有較為垂直的側(cè)壁剖面輪廓，如圖中802所示。由此可見，根據(jù)本發(fā)明的方法通過(guò)動(dòng)態(tài)地調(diào)節(jié)用于蝕刻凹槽的源氣體之間的流速比來(lái)改善蝕刻的均勻性，從而能夠改善凹槽的剖面輪廓，進(jìn)而能夠提高半導(dǎo)體器件的整體電學(xué)性能。此外，根據(jù)本發(fā)明的方法容易與傳統(tǒng)CMOS制造工藝兼容，從而能夠降低制造成本并且縮短生產(chǎn)周期。[本發(fā)明的工業(yè)適用性]根據(jù)如上所述的實(shí)施例制造的半導(dǎo)體器件結(jié)構(gòu)可應(yīng)用于多種集成電路(IC)中。 根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，例如，隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步 DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器(ROM)等。根據(jù)本發(fā)明的IC還可以是邏輯器件，例如，可編程邏輯陣列(PLA)、專用集成電路(ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)、射頻電路或任何其他電路器件。根據(jù)本發(fā)明的IC芯片可用于例如用戶電子產(chǎn)品， 例如，個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、 手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外，本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由所附的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法，包括提供前端器件結(jié)構(gòu)，所述前端器件結(jié)構(gòu)包括硅基襯底和形成在所述硅基襯底上的柵結(jié)構(gòu)；在所述柵結(jié)構(gòu)上形成具有圖案的掩蔽層；以所述掩蔽層作為掩膜，蝕刻所述硅基襯底，以在所述硅基襯底的將要形成源/漏區(qū)的部分中形成凹槽；在所述凹槽中形成所述應(yīng)力層；以及去除所述掩蔽層；其特征在于，所述蝕刻形成凹槽的蝕刻源氣體包含He與02，且所述He與仏的流速比在蝕刻過(guò)程中是變化的。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述He與A之間的流速比成線性遞減。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述He與A之間的流速比成非線性遞減。
4.根據(jù)權(quán)利要求2或3所述的方法，其中，He的流速在蝕刻開始時(shí)為200 lOOOsccm。
5.根據(jù)權(quán)利要求2或3所述的方法，其中，He的流速在蝕刻結(jié)束時(shí)為5 30sCCm。
6.根據(jù)權(quán)利要求2或3所述的方法，其中，O2的流速在蝕刻開始時(shí)為5 30sCCm。
7.根據(jù)權(quán)利要求2或3所述的方法，其中，O2的流速在蝕刻結(jié)束時(shí)為5 30sCCm。
8.根據(jù)權(quán)利要求1所述的方法，其中，所述蝕刻源氣體還包含主蝕刻氣體。
9.根據(jù)權(quán)利要求8所述的方法，其中，所述主蝕刻氣體選自HBr、HCl和Cl2以及它們的任意組合。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述主蝕刻氣體的流速為1000 5000SCCm。
11.根據(jù)權(quán)利要求10所述的方法，其中，所述蝕刻所述硅基襯底是在壓強(qiáng)為0.5 5T、 功率為1000 5000W且溫度為100 300°C的條件下進(jìn)行的。
12.根據(jù)權(quán)利要求1所述的方法，其中，所述掩蔽層的構(gòu)成材料選自SiN和SiON以及它們的組合。
13.根據(jù)權(quán)利要求1所述的方法，其中，所述應(yīng)力層的構(gòu)成材料選自SiN、SiGe和SiC其中任意一種或其組合。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述應(yīng)力層是通過(guò)化學(xué)氣相沉積或者外延生長(zhǎng)而形成的。
15.根據(jù)權(quán)利要求1所述的方法，其中，所述柵結(jié)構(gòu)包括形成在所述硅基襯底上的柵氧化層和形成在所述柵氧化層上的多晶硅柵。
16.根據(jù)權(quán)利要求1所述的方法，其中，所述柵結(jié)構(gòu)是由依次形成在所述硅基襯底上的柵氧化層、氮化物層、氧化物層和多晶硅柵構(gòu)成的層疊柵結(jié)構(gòu)。
全文摘要
本發(fā)明提供一種用于制造包含應(yīng)力層的半導(dǎo)體器件結(jié)構(gòu)的方法，包括提供前端器件結(jié)構(gòu)，該前端器件結(jié)構(gòu)包括硅基襯底和形成在硅基襯底上的柵結(jié)構(gòu)；在柵結(jié)構(gòu)上形成具有圖案的掩蔽層；以掩蔽層作為掩膜，蝕刻硅基襯底，以在硅基襯底的將要形成源/漏區(qū)的部分中形成凹槽；在凹槽中形成應(yīng)力層；以及去除掩蔽層；其中，蝕刻形成凹槽的蝕刻源氣體包含He與O2，且He與O2的流速比在蝕刻過(guò)程中是變化的。根據(jù)本發(fā)明的方法能夠通過(guò)動(dòng)態(tài)地調(diào)節(jié)蝕刻凹槽的源氣體的流速比來(lái)改善蝕刻的均勻性，從而改善凹槽的剖面輪廓，進(jìn)而提高半導(dǎo)體器件的整體電學(xué)性能。此外，該方法還能夠與傳統(tǒng)CMOS制造工藝相兼容。
文檔編號(hào)H01L21/3065GK102347237SQ20101024548
公開日2012年2月8日 申請(qǐng)日期2010年7月29日 優(yōu)先權(quán)日2010年7月29日
發(fā)明者王新鵬, 韓秋華 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司