專利名稱：生產半導體器件的方法
技術領域：
本發(fā)明涉及生產半導體器件的方法，特別是可以應用于功率轉換裝置、并且其厚 度在90到200 μ m之間、其后表面具備有電極的功率半導體器件。2.相關技術描述作為一種功率半導體器件的IGBT (絕緣柵極選通晶體管)是具有作為MOSFET (絕 緣柵極場效應晶體管)特性的高速開關特性和電壓驅動能力、以及作為雙極晶體管特性的 低正向壓降特性的單芯片功率器件，IGBT在從諸如通用的逆變器、AC伺服系統(tǒng)、非間斷電 源(UPS)以及電源切換的工業(yè)領域到諸如微波爐、電飯鍋以及手電筒的家用電器上都有應 用。具有低正向壓降的IGBT采用了新設計的芯片結構而有了長足的發(fā)展，并且使用IGBT 的裝置的能耗減少且能效提高。IGBT包括擊穿型(PT型)、非擊穿型(NPT型)以及場闌型(FS型)。主要的結構 類型是η溝道，垂直雙向擴散結構，但特殊應用中除外。相應的，對η溝道IGBT的示例做出 描述，而該描述可類似使用于P溝道IGBT。PT型IGBT使用通過在ρ+半導體襯底上外延性生長η+緩沖層和η—活性層而形成 的外延襯底。在耐受電壓為600V的器件的示例中，當活性層的厚度為IOOym已足夠，而包 括P+半導體襯底的整體厚度需要為200到300 μ m范圍內的相對較大值。此外，外延襯底 成本很高。為了減少成本，研發(fā)出了使用FZ襯底來代替外延襯底的NPT型或FS型IGBT。FZ 襯底是從由浮動區(qū)(FZ)工藝而制成的半導體模具中切割下來的。這些類型的IGBT具有淺 P+集電極層，該集電極具有在器件后表面區(qū)域中形成的低劑量(低注入P+集電極)。

圖1示出使用FZ襯底而生產出的NPT類型IGBT的結構的截面圖。如圖1所示， 由FZ襯底所構成的η-半導體襯底用作為活性層1，并且P+基極區(qū)域2和η+發(fā)射極區(qū)域3 是選擇性形成在襯底的前表面區(qū)域中。在襯底表面上，柵極電極5穿過柵極氧化物薄膜4 形成。發(fā)射極電極6與發(fā)射極區(qū)域3和基極區(qū)域2相接觸，并且通過層間絕緣薄膜7與柵 極電極5絕緣。在襯底的后表面區(qū)中形成ρ+集電層8和集電電極9。NPT型中的襯底整體厚度在 要顯著薄于PT型中的厚度?？障蹲⑷胨俾适强梢钥刂频模跊]有持續(xù)時間的控制下也可以 執(zhí)行高速切換。使用FZ襯底來代替外延襯底可以實現(xiàn)低成本。圖2是示出FS型IGBT結構的截面圖。如圖2所示，在襯底前表面區(qū)域中的器件結構是與圖1中NPT的結構相同。在襯底后表面區(qū)域中，η緩沖層10設置在η-活性層1和 P+集電層8之間。通過使用FZ襯底，在FS類型中的襯底整體厚度在100 μ m到200 μ m的 范圍內?；钚詫?，類似于PT型中的情形而被耗盡(d印leted)，在耐受電壓600V的器件中 具有大約IOOym的厚度。在NPT型的情形中，無需持續(xù)時間控制。為了進一步減少正向壓 降，最近提出了一種將溝槽結構和FS型結構結合的一種IGBT。溝槽結構在芯片表面區(qū)域中 形成有深而窄的溝槽，以及在溝槽旁邊的MOSFET結構。在使用FZ襯底來生產FS型IGBT的過程中，首先在襯底表面區(qū)域中制造出表面器 件結構。之后，襯底的后表面接地，以使得襯底變薄。然后，兩種類型的離子從厚度減小的 襯底的后表面中注入。以通過活性熱處理在襯底的后表面區(qū)域中形成緩沖層10和集電層 8。最后，通過蒸發(fā)或濺射用鋁或其它金屬在集電層8的表面上形成集電電極9。同時，在適用于矩陣變流器的IGBT市場上需要展示逆向耐受能力(逆向阻斷 IGBT)的IGBT。例如，η溝道逆向阻斷IGBT具有在常規(guī)η溝道IGBT的側區(qū)域中形成、且連 接到集電層的高濃度P型隔離區(qū)域。在使用FZ襯底生產逆向阻斷IGBT的過程中，首先通 過從襯底的前表面選擇性擴散摻雜物來形成隔離區(qū)域。之后，類似于FS型IGBT的情形，隨 后執(zhí)行的有制造表面器件結構，研磨襯底的后表面，將離子植入襯底的后表面區(qū)域，活性 熱處理，并且蒸發(fā)或濺射以形成集電電極。在FS型IGBT中，當施加正向偏置電壓時，緩沖層處于高電場中；在逆向阻斷IGBT 中，當施加逆向偏置電壓時，該器件的后表面?zhèn)鹊腜N結處于高電場中。因為在這些器件中 的PN結位于后表面區(qū)域大約0. 3 μ m的淺區(qū)域中，在后表面區(qū)域中的微小缺陷就會導致?lián)?穿現(xiàn)象出現(xiàn)，進而導致器件失效。蒸發(fā)或濺射用于集電極的諸如鋁的金屬將易于在硅的集電層8和金屬電極的集 電極9之間的界面中產生朝硅襯底凸出的金屬刺11。如果刺11接觸到FS型IGBT中的緩 沖層10，則導致不希望出現(xiàn)的電流泄漏。如果刺11接觸到逆向阻斷型IGBT中的PN結，則 導致逆向耐受電壓不足且不希望有的逆向電流泄漏。對于上述具有薄集電層的薄IGBT來 說，為了抑制次品比例，必須要在襯底的后表面上形成避免刺11出現(xiàn)的金屬電極。專利文獻1揭示了用在高頻電路中的離散可變電容二極管，其中通過用3%到5% 硅濃度的硅鋁來形成陽極電極而避免鋁刺凸出到硅擴散層中。專利文獻1還揭示根據(jù)現(xiàn)有 技術在大規(guī)模集成電路(LSI)中，為了避免鋁刺，使用了硅濃度為到2%的鋁硅電極。[專利文獻1]日本專利未實審公開號.2002-343980但是，在專利文獻1中所揭示的鋁硅電極特別適用于離散可變電容二極管或LSI， 但不能避免鋁刺出現(xiàn)在諸如IGBT的功率半導體器件的后表面電極中。具體地，在功率半導 體器件中，其中對通過背研磨工藝而變薄的襯底執(zhí)行離子植入，并且沿著襯底的后表面形 成有淺摻雜擴散層，為了避免鋁刺出現(xiàn)，鋁硅電極中的硅濃度必須是優(yōu)化的。此外，因為襯 底在背研磨之后很薄，厚的鋁硅電極會導致襯底中出現(xiàn)扭曲，并且會在襯底中出現(xiàn)不期的 裂縫。因此，鋁硅電極的厚度也必須是優(yōu)化的。

發(fā)明內容
根據(jù)現(xiàn)有技術中的上述問題，本發(fā)明的目的之一是提供一種方法，該方法通過使
4得由鋁硅等組成的后電極的厚度和硅濃度優(yōu)化，而生產厚度為90到200μπκ在器件的后表 面具有電極、并且展示高比例合格品的半導體器件。為了解決上述問題并實現(xiàn)目的，根據(jù)本發(fā)明生產半導體器件的方法具有如下特 征。在生產FS型IGBT的情形中，首先在硅襯底的第一主表面的區(qū)域中形成表面器件結構。 在經過第二主表面上的工序，以使得襯底的厚度為50到200 μ m的范圍之后，通過例如離子 植入而在第二主表面的區(qū)域中形成緩沖層和集電層。之后，形成為與集電極相接觸的作為 后電極的鋁硅薄膜。鋁硅薄膜的硅濃度最好至少為0. 5wt%0鋁硅薄膜的厚度最好在0. 3 μ m到1. 0 μ m 之間。當鋁硅薄膜的厚度在該范圍中時，鋁硅薄膜的硅濃度較好地是在不超過2. ，最 好是在不超過lwt%。鈦或鉬緩沖金屬薄膜可以形成在鋁硅薄膜的表面上。焊接金屬薄膜 可以形成在緩沖金屬薄膜上，并且保護金屬薄膜可以形成在焊接金屬薄膜上。在生產逆向阻斷IGBT情形的過程中，形成與后電極的集電層相接觸的厚度至少 為0.3μπι的鋁或鋁合金薄膜。不需要特別指定鋁合金薄膜中的硅濃度。當鋁合金薄膜薄 于0. 3 μ m時，比如說大約0. 1 μ m，后電極可以由與集電層接觸的具有2wt %或更高硅濃度 的鋁合金薄膜組成。這種措施可以應用于FS型的IGBT。本發(fā)明的方法可以防止能夠導致 泄漏電流缺陷、逆向耐受電壓缺陷以及逆向泄漏電流缺陷的鋁刺出現(xiàn)。根據(jù)本發(fā)明生產半導體器件的方法，可以通過使得由鋁硅等組成的后電極的厚度 以及硅濃度優(yōu)化來避免出現(xiàn)鋁刺。因此，本發(fā)明的方法具有一種高合格品比例生產半導體 器件的效果，該器件厚度在90到200 μ m范圍內、且在的器件的后表面具有電極。
具體實施例方式現(xiàn)在，參照附圖將對根據(jù)生產半導體器件方法的幾個較佳實施例進行詳細描述。 在說明書和附圖中，加有字母η或ρ的層或區(qū)域分別表明在層或區(qū)域中的主要載體是電子 或空穴。放置在η或ρ上的符號“ + ” “_”分別表示比沒有符號的層或區(qū)域要高的摻雜濃度 或要低的摻雜濃度。在實施例和附圖的描述中，相同組成部分的相同標號和描述被省略掉。附圖描述圖1是NPT型IGBT結構的截面圖；圖2是FS型IGBT結構的截面圖；圖3是示出從金屬電極凸出到硅層中的刺的截面圖；圖4是示出第一實施例生產方法的FS型IGBT的截面圖；圖5是示出第一實施例生產方法的FS型IGBT的截面圖；圖6是示出第一實施例生產方法的FS型IGBT的截面圖；圖7是示出第一實施例生產方法的FS型IGBT的截面圖；圖8是示出第一實施例生產方法的FS型IGBT的截面圖；圖9是在去除鋁硅薄膜之后硅表面的電子顯微圖；圖10是在去除鋁薄膜之后硅表面的電子顯微圖；圖11是示出第二實施例生產方法的逆向阻斷型IGBT的截面圖；圖12是示出第二實施例生產方法的逆向阻斷型IGBT的截面圖；圖13是示出第二實施例生產方法的逆向阻斷型IGBT的截面圖14是示出第二實施例生產方法的逆向阻斷型IGBT的截面圖；圖15是在去除鋁薄膜之后硅表面的電子顯微圖；圖16是在去除鋁薄膜之后硅表面的電子顯微圖；圖17是在去除鋁薄膜之后硅表面的電子顯微圖；圖18是在去除鋁薄膜之后硅表面的電子顯微圖；圖19是在去除鋁薄膜之后硅表面的電子顯微圖；圖20是示出由鋁刺所致缺陷深度和不合格品比例與鋁薄膜厚度的相關性；圖21是在去除鋁硅薄膜之后硅表面的電子顯微圖；圖22是在去除鋁硅薄膜之后硅表面的電子顯微圖；圖23是在去除鋁硅薄膜之后硅表面的電子顯微圖；圖24是示出合格品比例與鋁硅薄膜厚度之間的關系；以及圖25是示出合格品比例與鋁硅薄膜的硅濃度的相關性。標號說明1硅襯底、偏移層8集電層9后電極10緩沖層12前表面區(qū)域器件結構15第二導電型的半導體區(qū)域16鋁薄膜第一實施例圖2和圖4到8是生產根據(jù)本發(fā)明FS型IGBT的方法的截面圖。參照圖2和圖4， 在用作為活性層(偏移層)1的η—FZ襯底(FZ-N)的前表面區(qū)域中，首先形成由基極區(qū)域、 發(fā)射極區(qū)域、柵極氧化物薄膜、柵極電極、層間絕緣薄膜、發(fā)射極電極以及絕緣保護薄膜所 組成的前表面區(qū)域器件結構12 (在圖2中省略)。柵極氧化物薄膜例如由硅氧化物(SiO2)構成。柵極電極由例如多晶硅構成。層 間絕緣薄膜由例如BPSG構成。發(fā)射極電極由例如鋁硅構成。鋁硅薄膜在350°C到450°C的 相對低溫范圍內經歷熱處理，為了獲得具有穩(wěn)定接合能力的低電阻繞線。絕緣保護薄膜由 例如聚酰亞胺構成。然后，如圖5所示，通過從背研磨、拋光以及蝕刻(這些被稱為“背研磨等“)中選 擇的一種或多種方法相接合將襯底的后表面研磨，以使得襯底的厚度在50到200 μ m范圍 內，例如100 μ m。雖然蝕刻并非是嚴格意義上的研磨，但是減少襯底厚度的手段并非說明書 指定，因此蝕刻也可以認為是研磨的一種方式。隨后，如圖6所示，磷，η型離子和硼，ρ型離子都從襯底的后表面中植入，隨后在 350°C到450°C溫度之間的電熔爐中經歷熱處理(退火)，以在襯底的后表面區(qū)域形成緩沖 層10和集電層8。之后，如圖7所示，通過蒸發(fā)或濺射在集電層8上，即襯底的后表面上形 成作為多層集電電極(后電極9)第一層的鋁硅薄膜，即導體薄膜。形成有鋁硅薄膜，從而硅濃度在0. 5襯％到2wt%之間，最好是不超過Iwt %，而且 厚度至少為0. 3 μ m。鋁硅薄膜的厚度不能大于1. 0 μ m，因為這樣襯底中的扭曲就很明顯，
6從而增加組件缺陷。在上述指定的條件下形成鋁硅薄膜可以防止鋁刺產生。因此，減少在 組裝的過程中產生的不合格比例。在鋁硅薄膜之后，通過蒸發(fā)或濺射來淀積鈦、鎳和金的多層金屬薄膜，以形成完整 的集電電極9。鈦薄膜、鎳薄膜以及金薄膜分別是緩沖金屬薄膜，焊接金屬薄膜以及保護金 屬薄膜。緩沖金屬薄膜也可以由鉬形成。最后，如圖8所示，切割帶13黏附在集電電極9的側面上，以將多個芯片14分開。 每一芯片14安裝在不同的裝置中，其中集電電極9被焊接在該裝置的固定組件上，同時通 過超聲配線連接裝置將鋁配線電極與包含有芯片發(fā)射電極的表面電極相連接。圖9是一電子顯微圖，示出由如下工藝制備的硅表面的表面狀況。通過在前述厚 度和硅濃度條件下用蒸發(fā)或濺射來形成鋁硅薄膜，隨后，使用王水將鋁硅薄膜去除，以顯露 出硅表面。圖10是一表面狀況的電子顯微圖，該表面狀況是通過首先形成鋁薄膜、而非形 成鋁硅薄膜，然后用王水去除鋁薄膜以顯露出硅表面而制成的。在圖10中可以觀察到通過 鋁刺而形成的缺陷。但是在圖9中卻沒有見到缺陷。這可以表明第一實施例可以防止鋁刺 產生。當與集電層8相接觸的集電電極的第一層是厚度不少于0. 3 μ m的鋁薄膜時，可以 減少鋁刺的產生。當?shù)谝粚邮呛穸刃∮?.3μπι的鋁合金薄膜(其硅濃度沒有確定)，則可 以避免，至少可以減少鋁刺的出現(xiàn)。當集電電極9的第一層是厚度小于0.3 μ m，例如大約為 0. Ιμπι的鋁合金薄膜時，鋁合金中硅濃度最好是至少2wt%。這種條件還可以防止鋁刺的 產生。這些要點可以在第二實施例中得到詳細說明。第二實施例圖11到14是示出根據(jù)本發(fā)明生產逆向阻斷IGBT的方法的截面圖。參照圖11，首 先通過從上選擇的P離子熱擴散而在用作為活性層(偏移層)1的n-FZ襯底中形成ρ型隔 離區(qū)域15。為生產額定電壓1200V的器件，ρ型離子擴散到200 μ m的深度。因此，如圖12所示，在由隔離區(qū)域15所圍繞的FZ襯底的表面區(qū)域中形成有前表 面?zhèn)绕骷Y構，該器件結構由基底區(qū)域2、發(fā)射極區(qū)域3、柵極氧化物薄膜4、柵極電極5、層 間絕緣薄膜7以及發(fā)射電極6構成，另外還有絕緣保護薄膜(在該圖中未示出)。然后，通 過背研磨等使得襯底的后表面得到研磨，直到在圖12中用點劃線表示的隔離區(qū)域15顯露 出來為止。隨后，如圖13所示，ρ型離子從襯底的后表面植入，緊接著就是熱處理(退火)以 在襯底的后表面區(qū)域中形成收集層8。在這之后，在集電層8的表面上，通過蒸發(fā)或濺射將 鋁薄膜16沉積為多層集電電極(后電極)9的第一層導電薄膜。當鋁薄膜16的厚度至少 為0. 3 μ m，例如為0. 6 μ m時，就可以減少鋁刺的產生。因此，可以減少組裝中不合格的比 例。形成鋁薄膜16之后，如圖14所示，通過蒸發(fā)或濺射來形成由鈦、鎳、金等多層金屬 薄膜組成的金屬薄膜17，以形成完整的集電電極9。最后，執(zhí)行切割以將多個芯片分開，類 似于第一實施例。當與集電層8相接觸的集電電極9的第一層是由厚度至少為0. 3 μ m的鋁合金薄 膜(與硅濃度無關)所構成時，則可以取得相同的效果。當鋁合金薄膜薄于0.3 μ m，例如 0. Ιμπι時，鋁合金薄膜的含硅量最好至少為2wt%。這種措施也可防止鋁刺產生。
圖15到17是電子顯微圖，示出了樣品的表面狀況，該情形是通過蒸發(fā)或濺射在硅 表面形成其第一層是鋁薄膜的多層電極，隨后是熱處理，然后用王水將電極去除以顯露硅 表面而制得的。圖15是具有厚度為0.1 μ m鋁薄膜的樣品照片。在硅表面上觀測到由鋁刺 所形成的0.2μπι深的缺陷。圖16和17是分別具有0.4μπι和0.6 μ m厚度鋁薄膜的樣品照片。通過電子顯微 鏡觀測到了這些樣品的橫截面部分。并且如圖18和19所示。圖16到19表面表明由鋁刺 所致的缺陷較小。具有厚度0. 3 μ m鋁薄膜的樣品同樣示出了相對小的缺陷。因此，第二實施例防止了當多層電極的第一層由厚度至少為0.3μπι的鋁薄膜所 組成時鋁刺會產生。圖20示出了由鋁刺所致缺陷深度和合格比例與鋁薄膜厚度的相關性。 如圖20所示，當鋁薄膜厚度為至少0. 3 μ m時，由鋁刺所致的缺陷比例如集電層8的厚度要 淺，并且合格比例也提高了。圖21到23是電子顯微圖，示出了通過濺射而在硅表面上形成第一層為鋁硅薄膜 的多層電極，緊跟著熱處理，并且使用王水將電極去除以顯露出硅表面而制得的樣品表面 狀況。圖21是具有0.1 μ m厚度鋁硅薄膜的樣品的照片。觀察到了由于鋁刺所致的硅表面 上缺陷。圖22和23是分別具有0. 4 μ m和0. 6 μ m厚度鋁硅薄膜的樣品照片。在兩張照片 上均沒有觀察到由于鋁刺所致的缺陷。在具有0.3μπ 厚度鋁硅薄膜的樣品中也獲得了類 似的結果。特別是0.4μπ 或者更大厚度鋁硅薄膜不會產生由于鋁刺所致的缺陷。雖然某 些稱為硅模片(module)的片狀物仍然存在，但是它們對于合格品的比例沒有不良影響。根據(jù)第二實施例，用厚度至少為0. 3μπι的鋁硅薄膜所組成的多層電極的第一層 可以防止鋁刺產生。圖24示出了有關鋁硅薄膜厚度和合格品比例之間關系的研究結果。從 圖24明顯可見0. 3 μ m或更大厚度的鋁硅薄膜有助于增加合格品比例。圖25示出了對于通過改變?yōu)R射裝置中的靶材料而制備的鋁硅薄膜中不同硅濃度 而得到的，硅濃度和合格品比例之間關系的研究結果，其中鋁硅薄膜具有0. Ιμπι固定厚 度。從圖25明顯可見，2wt%或更高的鋁硅薄膜的硅濃度有助于增加合格品比例。因此，當 由鋁硅薄膜所組成的多層電極的第一層具有相對較小厚度，例如小于0.3μπι時，通過將硅 濃度設定為至少2wt%，第二實施例也可以防止鋁刺產生。本發(fā)明不限于上述描述的實施例，但是可以在本發(fā)明的精神和范圍內做出各種變 化和修改。例如，在上述實施例中，第一導電類型是η類型，同時第二導電類型是P類型。但 是，當?shù)谝粚щ婎愋褪荘類型而第二導電類型是η類型時本發(fā)明仍然有效。迄今為止，根據(jù)本發(fā)明用于生產半導體器件的方法可用于生產具有很薄器件厚度 的半導體器件。該方法特別適用于生產包括IGBT的功率半導體器件，該器件可適用于諸如 通用逆變器、AC伺服系統(tǒng)，無間斷電源(UPS)以及電源切換的工業(yè)裝置以及諸如微波爐、電 飯鍋和手電筒的家用電器。
權利要求
一種半導體器件，它包括硅襯底、在硅襯底的第一主表面的范圍中的前表面器件結構以及在硅襯底的第二主表面的范圍中的后電極，其中所述后電極包括與所述第二主表面相接觸的鋁硅薄膜，所述鋁硅薄膜的硅濃度是在0.5wt％到2wt％的范圍中并且所述鋁硅薄膜的厚度是在0.3μm到1.0μm的范圍中，所述后電極包括在所述鋁硅薄膜的表面上的緩沖金屬薄膜。
2.如權利要求1所述的半導體器件，還包括焊接金屬薄膜和保護性金屬薄膜，其中焊 接金屬薄膜形成于所述緩沖金屬薄膜的表面上，保護性金屬薄膜形成于所述焊接金屬薄膜 的表面上。
3.如權利要求1所述的半導體器件，其特征在于，所述鋁硅薄膜的硅濃度不大于 Iwt %。
4.如權利要求1到3的任一項所述的半導體器件，其特征在于，所述硅襯底的厚度在 50 μ m至Ij 200 μ m的范圍內。
5.如權利要求1所述的半導體器件，其特征在于，所述緩沖金屬薄膜包括鈦。
6 如權利要求1所述的半導體器件，其特征在于，所述緩沖金屬薄膜包括鉬。
7.如權利要求1到6的任一項所述的半導體器件，其特征在于，所述半導體器件是絕緣 柵極雙極晶體管。
8.如權利要求1到6的任一項所述的半導體器件，其特征在于，所述半導體器件是二極管。
9.如權利要求1到6的任一項所述的半導體器件，其特征在于，所述半導體器件是逆向 阻斷型的絕緣柵極雙極晶體管。
全文摘要
本發(fā)明的目的之一是提供一種生產半導體器件的方法，所述器件厚度在90μm到200μm之間，并且在該器件的后表面上具有電極。根據(jù)本發(fā)明所生產的器件可以通過優(yōu)化鋁硅電極的硅濃度及其厚度來實現(xiàn)高合格品比例。在硅襯底的第一主表面區(qū)域中形成有表面器件結構。在研磨第二主表面以減少所述襯底厚度之后，在所述第二主表面的區(qū)域中形成有緩沖層10和集電層8。在集電層8上，形成有包含有第一層鋁硅薄膜的集電電極9，所述鋁硅薄膜的厚度為0.3μm到1.0μm，并且硅濃度在0.5wt％到2.0wt％之間，最好不超過1wt％。
文檔編號H01L29/43GK101901828SQ20101021321
公開日2010年12月1日 申請日期2006年6月19日 優(yōu)先權日2005年6月20日
發(fā)明者中島經宏, 佐佐木弘次, 林崇, 清水明夫, 脅本博樹, 風間健一 申請人:富士電機系統(tǒng)株式會社