專利名稱：具有低柵極輸入電阻的功率半導體組件及其制作方法
技術領域：
本發(fā)明涉及一種功率半導體組件與其制作方法，特別是涉及一種具有低柵極輸入電阻的功率半導體組件與其制作方法。
背景技術：
在一般溝道式晶體管(trench transistor)的結構中，晶體管的柵極設置于基底的溝道中，而源極與漏極分別設置于柵極的上下兩側。此垂直式結構提供了高耐壓能力、低導通電阻(on resistanchRon)、大電流等優(yōu)點。因此，溝道式晶體管被廣泛的應用于電源管理方面，例如作為切換式電源供應器、計算機中心或周邊電源管理IC、背光板電源供應器以及馬達控制等。一般溝道式晶體管操作在大電流下，因此，為了減少功率消耗，在現有技術中會設置一柵極金屬匯流線路(gate metal bus line)，提供額外的柵極電壓輸入路徑，用以改善柵極輸入電阻。請參閱圖1。圖1繪示了現有技術中功率半導體組件的布局圖。為了簡化說明，圖1僅繪示源極金屬層11與柵極金屬層12的設置位置。如圖1所示，基底10上設置有兩個源極金屬層11與一個柵極金屬層12，而各源極金屬層11下方分別配置所需的溝道式晶體管(圖未示)。其中源極金屬層11是用以提供一源極電壓予溝道式晶體管的源極，而柵極金屬層12是用以提供一柵極電壓予溝道式晶體管的柵極。并且，柵極金屬層12 具有一柵極金屬匯流線路13，用以達到降低柵極輸入電阻的效果。然而，如前所述，為了降低柵極輸入電阻，現有技術中的功率半導體組件需要額外的面積設置柵極金屬匯流線路13，因此會將源極金屬層11分割為兩部分，以利柵極金屬匯流線路13提供柵極電壓給各源極金屬層11下方的溝道式晶體管的柵極，但這卻使得每一部分的源極金屬層11面積因而減少。據此，在后續(xù)的封裝打線工藝中，較小的源極金屬層 11面積將增加封裝打線工藝的困難度與制作成本。此外，需要設置額外的間隙來隔絕柵極金屬匯流線路13與源極金屬層11，但這又使得可提供打線的面積進一步減少，也犧牲了整體的集成度。因此，需要改善現有技術中的功率半導體組件，以同時達到降低柵極輸入電阻且維持完整的源極金屬層11面積的效果。

發(fā)明內容
本發(fā)明的目的的一在于提供一種具有低柵極輸入電阻的功率半導體組件與其制作方法，以解決現有技術所面臨的問題。本發(fā)明的一優(yōu)選實施例提供一種具有低柵極輸入電阻的功率半導體組件。上述功率半導體組件包括一基底、至少一溝道式晶體管、一導電層與一金屬接觸插塞、一絕緣層與一層間介電層、以及一圖案化金屬層。其中，基底上定義有一主動區(qū)與一柵極金屬區(qū)， 且主動區(qū)的基底中具有至少一柵極匯流溝道(gate bus trench)與多個組件溝道(cell trench)，其中柵極匯流溝道延伸至柵極金屬區(qū)，且各組件溝道與柵極匯流溝道相連接。溝道式晶體管設置于主動區(qū)的基底中且設置于柵極匯流溝道的至少一側。導電層與金屬接觸插塞設置于柵極匯流溝道中，并且電性連接至溝道式晶體管，用以提供一柵極電壓。再者， 絕緣層完全覆蓋主動區(qū)的金屬接觸插塞，且部分覆蓋柵極金屬區(qū)以暴露位于柵極金屬區(qū)的部分金屬接觸插塞，而層間介電層覆蓋該導電層。以及，圖案化金屬層設置基底上，其中圖案化金屬層包括一柵極金屬層與一源極金屬層，分別設置于柵極金屬區(qū)與主動區(qū)，且柵極金屬層電性連接至金屬接觸插塞用以提供一柵極電壓，而源極金屬層覆蓋于絕緣層上且電性連接至溝道式晶體管用以提供一源極電壓。本發(fā)明的一優(yōu)選實施例提供一種具有低柵極輸入電阻的功率半導體組件的制作方法，包括下列步驟。首先，提供一基底，基底上定義有一主動區(qū)與一柵極金屬區(qū)，且主動區(qū)的基底中具有至少一柵極匯流溝道與多個組件溝道，其中柵極匯流溝道延伸至柵極金屬區(qū)，且各組件溝道與柵極匯流溝道相連接。接著，于柵極匯流溝道中形成一導電層，并于導電層上覆蓋一層間介電層。隨后，于層間介電層與基底中形成一金屬接觸插塞，其中金屬接觸插塞設置于柵極匯流溝道中。之后，蝕刻部分金屬接觸插塞以形成一凹槽，凹槽延伸至柵極金屬區(qū)，并于凹槽中填入一絕緣層。然后，形成一圖案化金屬層于具有絕緣層的基底上， 其中圖案化金屬層包括一柵極金屬層與一源極金屬層，分別設置于柵極金屬區(qū)與主動區(qū)， 且柵極金屬層電性連接至金屬接觸插塞，而源極金屬層覆蓋于絕緣層上。本發(fā)明的功率半導體組件中設置有金屬接觸插塞，且金屬接觸插塞可作為一埋藏式(buried)柵極金屬匯流線路。明確地說，金屬接觸插塞可以穿過設置源極金屬層的主動區(qū)，并且仍維持完整的源極金屬層。因此，相較于現有技術，本發(fā)明的金屬接觸插塞可以設置于主動區(qū)中，用以提供較低的柵極輸入電阻，且可以不需分割源極金屬層，使源極金屬層可以具有較大的面積以利后續(xù)的封裝打線工藝。此外，本發(fā)明制作功率半導體組件的方法， 僅需于傳統(tǒng)制作功率半導體組件方法中增加部分步驟，故可兼容于現有的工藝流程中。



251絕緣層253柵極絕緣層271第一接觸孔273凹槽
252層間介電層
26漏極金屬層 272第二接觸孔
28屏蔽圖案
具體實施例方式在說明書中使用了某些詞匯來指稱特定的組件。所屬領域中普通技術人員應可理解，制造商可能會用不同的名詞來稱呼同樣的組件。本說明書并不以名稱的差異來作為區(qū)別組件的方式，而是以組件在功能上的差異來作為區(qū)別的基準。在通篇說明書所提及的”包括”是一開放式的用語，故應解釋成”包括但不限定于”。此外，，，電性連接” 一詞在此包括任何直接及間接的電性連接手段。因此，文中所描述一第一裝置電性連接于一第二裝置，則代表該第一裝置可直接連接于該第二裝置，或者該第一裝置可透過其它裝置或連接手段間接地連接至該第二裝置。請參閱圖2，圖2繪示了本發(fā)明一優(yōu)選實施例的功率半導體組件的布局圖。為了簡化說明，圖2僅繪示部分組件的設置位置，而未繪示所有組件的設置位置。如圖2所示，于基底20的上表面上分別定義有一主動區(qū)211與一柵極金屬區(qū)212。在本優(yōu)選實施例中，柵極金屬區(qū)212環(huán)繞主動區(qū)211，但不以此為限，例如柵極金屬區(qū)212可以僅設置于主動區(qū)211 的一側，例如設置于主動區(qū)211的上側或下側。并且，一圖案化金屬層設置基底20上，且圖案化金屬層包括一源極金屬層221與一柵極金屬層222。其中，源極金屬層221設置于主動區(qū)211中，而柵極金屬層222設置于柵極金屬區(qū)212上。再者，主動區(qū)211的基底20中具有至少一柵極匯流溝道231與多個組件溝道232，其中柵極匯流溝道231貫穿主動區(qū)211并延伸至柵極金屬區(qū)212，且各組件溝道232與柵極匯流溝道231相連接并與柵極匯流溝道231 呈一特定角度配置，例如90度角，而構成一網狀布局。此外，在主動區(qū)211的基底20中，至少設置一溝道式晶體管24，且設置于柵極匯流溝道231的至少一側，如圖2所示，本優(yōu)選實施例于柵極匯流溝道231的兩側均設置有多個溝道式晶體管M。其中，柵極匯流溝道231 是用以容納一匯流線路(bus line)，而組件溝道232是作為一組件溝道(cell trench)用以容納溝道式晶體管M的一溝道式柵極。請參閱圖3與圖4，并一并參考圖2。圖3為沿圖2的剖線A_A’所繪示的剖面示意圖，而圖4為沿圖2的剖線B-B’所繪示的剖面示意圖。如圖2至圖4所示，在本優(yōu)選實施例中，一導電層241與一金屬接觸插塞242堆棧設置于柵極匯流溝道231中，而導電層 241同時設置于多個組件溝道232中。據此，匯流線路是由柵極匯流溝道231內的金屬接觸插塞242與導電層241所組成，而溝道式晶體管M的柵極是由組件溝道232內的導電層 241所組成。其中，金屬接觸插塞M2的材料可以是鎢等金屬材料，但不以此為限，而可以依照制作工藝需求或溝道寬度來選用其它合適的填洞能力佳、低阻值的導電材料；導電層 241的材料可以是摻雜多晶硅，但不以此為限，同樣可以依照制作工藝需求或溝道寬度等考慮來選用其它合適的導電材料。此外，一絕緣層251設置于基底20的柵極匯流溝道231上方，并完全覆蓋主動區(qū)211的柵極匯流溝道231內的金屬接觸插塞M2，且部分覆蓋柵極金屬區(qū)212內的柵極匯流溝道231，以暴露位于柵極金屬區(qū)212的部分金屬接觸插塞M2。一層間介電層252設置于基底20上，并覆蓋于柵極匯流溝道231與組件溝道232內的導電層241上。據此，柵極匯流溝道231內的金屬接觸插塞242可于柵極金屬區(qū)212中與柵極金屬層222電性連接，而在主動區(qū)211中的金屬接觸插塞M2，可通過絕緣層251的覆蓋， 與設置于主動區(qū)211的源極金屬層221電性絕緣，并且于源極金屬層221下方將柵極金屬層222所提供的一柵極電壓傳送到組件溝道232內的溝道式晶體管的柵極。換句話說，本優(yōu)選實施例的金屬接觸插塞242相當于一埋藏式柵極金屬匯流線路，其可以由源極金屬層 221下方穿過設置有源極金屬層221的主動區(qū)211，并且仍維持完整的源極金屬層221。因此，相較于現有技術，本優(yōu)選實施例的金屬接觸插塞242可以設置于主動區(qū)中，用以提供較低的柵極輸入電阻，且可以不需分割源極金屬層221，使位于其上的源極金屬層221可以具有較大且完整的面積以利后續(xù)的封裝打線工藝。此外，由于金屬接觸插塞242是埋藏式的， 本發(fā)明又可于主動區(qū)211中設置多個彼此平行且貫穿主動區(qū)211的金屬接觸插塞M2，用以進一步降低柵極輸入電阻，并提高溝道式晶體管M的配置數量，而不會影響源極金屬層 221的面積。在本優(yōu)選實施例中，柵極匯流溝道231的寬度較佳是大于組件溝道232的寬度。 據此，可于寬度較大的柵極匯流溝道231內設置金屬接觸插塞M2，來提供較低的柵極輸入電阻。此外，本優(yōu)選實施例的功率半導體組件另外包括至少一源極接觸插塞M3，例如可以于主動區(qū)211中配置多個源極接觸插塞M3，并分別設置于任兩相鄰的組件溝道232之間。 借此，源極金屬層221可以透過源極接觸插塞M3，提供一源極電壓給溝道式晶體管M的源極。再者，本優(yōu)選實施例的功率半導體組件另外包括一漏極金屬層沈，設置于基底20相對于圖案化金屬層的一面，亦即基底20的下表面上。如此，設置于組件溝道232的導電層 241是用以作為溝道式晶體管M的一柵極，源極接觸插塞243是用以作為溝道式晶體管M 的一源極接觸插塞，而漏極金屬層26是用以作為溝道式晶體管M的一漏極。另外，由于本優(yōu)選實施例的柵極金屬區(qū)212環(huán)繞主動區(qū)211，因此可另外設置兩個柵極接觸插塞M4分置于主動區(qū)211兩側的柵極金屬區(qū)212，并直接電性連接至組件溝道232的導電層Ml以與門極金屬層222，用以提供柵極電壓。本發(fā)明一優(yōu)選實施例的功率半導體組件的制作方法，僅需于傳統(tǒng)制作功率半導體組件方法中增加部分步驟，即可制作出具有埋藏式柵極金屬匯流線路的功率半導體組件。 為了更清楚說明本發(fā)明制作方法的技術特征，以下主要針對增加的步驟進行說明。請參閱圖5A至圖7B，并一并參考圖2至圖4。圖5A至圖7B繪示了本發(fā)明一優(yōu)選實施例制作功率半導體組件的方法示意圖，其中圖5A、圖6A、圖7A為沿圖2的剖線A-A’所繪示的剖面示意圖，而圖5B、圖6B、圖7B為沿圖2的剖線B-B’所繪示的剖面示意圖。如圖 5A、圖5B所示，首先提供一基底20。請一并參閱圖2，隨后于基底20的主動區(qū)211、柵極金屬區(qū)212中形成所需的柵極匯流溝道231、以及多個組件溝道232。接著于柵極匯流溝道231 與組件溝道232的表面形成一柵極絕緣層253，然后于柵極匯流溝道231與組件溝道232中形成一摻雜多晶硅，當作導電層Ml，最后再于基底20與導電層Ml上全面性覆蓋一層間介電層252。其中，上述相關工藝均為本領域普通技術人員所熟知，在此不多加贅述。此外， 本優(yōu)選實施例的基板20又具有一重摻雜基底層201、一輕摻雜磊晶層202、一輕摻雜基體區(qū) 203、一重摻雜基體區(qū)204，其中，重摻雜基底層201與輕摻雜磊晶層具有一第一導電類型， 而輕摻雜基體區(qū)203與重摻雜基體區(qū)204具有不同于第一導電類型的一第二導電類型。例如在本優(yōu)選實施例中，第一導電類型為N型，而第二導電類型P型，但不以此為限。而各摻雜區(qū)的制作工藝亦為本領域普通技術人員所熟知，在此不多加贅述。請繼續(xù)參閱圖5A至圖5B，隨后，于層間介電層252與基底20中形成一金屬接觸插塞242與多個源極接觸插塞M3。其中，形成金屬接觸插塞242與源極接觸插塞M3的方法可以包括以下步驟。首先，利用光刻工藝(photo-etching proCesS，PEP)，于層間介電層 252與基底20中形成至少一第一接觸孔271與多個第二接觸孔272，且第一接觸孔271與各第二接觸孔272分別曝露柵極匯流溝道231及各組件溝道232內的導電層Ml。接著，于基底20上全面形成一金屬接觸層(圖未示)，例如鎢等填洞能力佳、低阻值的金屬材料，并分別填滿第一接觸孔271與各第二接觸孔272。然后，對此金屬接觸層進行一平坦化工藝， 例如一回蝕(etching back)工藝、一化學機械研磨(CMP)工藝或其組合，但不以此為限，使此金屬接觸層與層間介電層252具有一平坦表面。平坦化工藝后，設置于第一接觸孔271 內的金屬接觸層即為金屬接觸插塞242，而設置于第二接觸孔272內的金屬接觸層即為源極接觸插塞對3。如圖6A、圖6B所示，之后，于具有金屬接觸插塞242與源極接觸插塞243的基底 20上形成一屏蔽圖案觀。值得注意的是，屏蔽圖案觀主要是暴露出主動區(qū)211中全部的金屬接觸插塞242與延伸至柵極金屬區(qū)212中部分的金屬接觸插塞M2，亦即僅暴露柵極匯流溝道231內部分的金屬接觸插塞對2，而未暴露出其它具有金屬材質的區(qū)域。隨后，通過屏蔽圖案觀的阻隔設計，蝕刻部分金屬接觸插塞242形成一凹槽273，其中，凹槽273是隨著金屬接觸插塞242延伸至柵極金屬區(qū)212，且凹槽273的長度小于金屬接觸插塞242的長度，而凹槽273的寬度等于金屬接觸插塞M2的寬度。如圖7A、圖7B所示，于凹槽273中填入一絕緣層251。其中，于凹槽273中填入絕緣層251的方法可以包括以下步驟。首先，于基底20上全面沉積一絕緣材料(圖未示)并填滿凹槽273。然后，對絕緣材料進行一平坦化工藝，使絕緣材料與層間介電層252具有一平坦表面。平坦化工藝后，設置于凹槽273內的絕緣材料即為絕緣層251。同樣的，平坦化工藝可以包括一回蝕工藝、一化學機械研磨工藝或其組合，但不以此為限。之后，如圖3、圖 4所示，形成一圖案化金屬層于基底20上，其中圖案化金屬層包括一源極金屬層221與一柵極金屬層222，最后于基底20相對于圖案化金屬層的一面，亦即基底20的下表面上形成一漏極金屬層26。至此即完成本發(fā)明一優(yōu)選實施例的功率半導體組件。值得注意的是，本發(fā)明的金屬接觸插塞242與源極接觸插塞M3的形成方式并不以上述實施例為限。明確地說，如圖5A所示，上述實施例的金屬接觸插塞242與源極接觸插塞243是同時形成且使用相同材料，例如鎢。然而，在本發(fā)明另一實施例中，金屬接觸插塞 242與源極接觸插塞243并未同時制作。例如，于上述實施例的圖5A的步驟時，可以先同時于層間介電層252與基底20中形成至少一第一接觸孔271與多個第二接觸孔272。隨后， 于基底上形成一金屬接觸層(圖未示)，且利用屏蔽方式，使金屬接觸層僅填入第一接觸孔 271內而未填入第二接觸孔272內。之后，對金屬接觸層進行一平坦化工藝，則設置于第一接觸孔271內的金屬接觸層即為金屬接觸插塞M2。隨后以相同的方法形成凹槽273及接續(xù)的絕緣層251。而源極接觸插塞243再與源極金屬層221同時形成。換句話說，于形成源極金屬層221時，源極金屬層221的金屬材料會同時填入第二接觸孔272而形成源極接觸插塞M3。其中，在此實施例中，柵極金屬層222、第二接觸孔272與源極金屬層221的材料可以使用鋁，但并不以為限。
綜上所述，本發(fā)明的具有低柵極輸入電阻的功率半導體組件中設置有金屬接觸插塞，且金屬接觸插塞可作為一埋藏式柵極金屬匯流線路。明確地說，本發(fā)明的金屬接觸插塞是以埋藏的方式由下方穿過設置源極金屬層的主動區(qū)，故仍能維持完整的源極金屬層。因此，相較于現有技術，本發(fā)明的金屬接觸插塞可以設置于主動區(qū)中，用以提供較低的柵極輸入電阻，且可以不需分割源極金屬層，使源極金屬層可以具有較大的面積以利后續(xù)的封裝打線工藝。并且，由于金屬接觸插塞是埋藏式的，本發(fā)明更可于主動區(qū)中設置多個具有金屬接觸插塞的埋藏式柵極金屬匯流線路，用以進一步降低柵極輸入電阻，而不會影響源極金屬層的面積。此外，本發(fā)明制作具有低柵極輸入電阻的功率半導體組件的方法，僅需于傳統(tǒng)制作功率半導體組件方法中增加部分步驟，故可兼容于現有的制作工藝流程中。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種具有低柵極輸入電阻的功率半導體組件，其特征在于，包括一基底，該基底上定義有一主動區(qū)與一柵極金屬區(qū)，且該主動區(qū)的該基底中具有至少一柵極匯流溝道與多個組件溝道，其中該柵極匯流溝道延伸至該柵極金屬區(qū)，且該些組件溝道與該柵極匯流溝道相連接；至少一溝道式晶體管，設置于該主動區(qū)的該基底中且設置于該柵極匯流溝道的至少一側；一導電層與一金屬接觸插塞，堆棧設置于該柵極匯流溝道中； 一絕緣層與一層間介電層，設置于該基底上，其中該絕緣層完全覆蓋該主動區(qū)的該金屬接觸插塞，且部分覆蓋該柵極金屬區(qū)以暴露位于該柵極金屬區(qū)的部分該金屬接觸插塞， 而該層間介電層覆蓋該導電層；以及一圖案化金屬層，設置該層間介電層與該絕緣層上，其中該圖案化金屬層包括一柵極金屬層與一源極金屬層分別設置于該柵極金屬區(qū)與該主動區(qū)，且該柵極金屬層電性連接至該金屬接觸插塞用以提供一柵極電壓，而該源極金屬層覆蓋于該絕緣層上且電性連接至該溝道式晶體管用以提供一源極電壓。
2.如權利要求1所述的功率半導體組件，其特征在于，該導電層同時設置于該些組件溝道中。
3.如權利要求2所述的功率半導體組件，其特征在于，另包括一柵極絕緣層設置于該柵極匯流溝道與該些組件溝道的表面，用以隔絕該導電層與該基底。
4.如權利要求1所述的功率半導體組件，其特征在于，另包括至少一源極接觸插塞，設置于任兩相鄰的該組件溝道之間，且電性連接至該源極金屬層。
5.如權利要求1所述之功率半導體組件，其特征在于，另包括一漏極金屬層設置于該基底相對于該圖案化金屬層的一面上。
6.如權利要求1所述的功率半導體組件，其特征在于，該導電層包括摻雜多晶硅，而該金屬接觸插塞包括鎢。
7.一種具有低柵極輸入電阻的功率半導體組件的制作方法，其特征在于，包括提供一基底，該基底上定義有一主動區(qū)與一柵極金屬區(qū)，且該主動區(qū)的該基底中具有至少一柵極匯流溝道與多個組件溝道，其中該柵極匯流溝道延伸至該柵極金屬區(qū)，且該些組件溝道與該柵極匯流溝道相連接；于該柵極匯流溝道中形成一導電層，并于該導電層上覆蓋一層間介電層； 于該層間介電層與該基底中形成一金屬接觸插塞，其中該金屬接觸插塞設置于該柵極匯流溝道中，并由該主動區(qū)延伸至該柵極金屬區(qū)；蝕刻部分該金屬接觸插塞以形成一凹槽，該凹槽延伸至該柵極金屬區(qū)； 于該凹槽中填入一絕緣層，以完全覆蓋該主動區(qū)的該金屬接觸插塞；以及形成一圖案化金屬層于該絕緣層與該層間介電層上，其中該圖案化金屬層包括一柵極金屬層與一源極金屬層，分別設置于該柵極金屬區(qū)與該主動區(qū)，且該柵極金屬層電性連接至該金屬接觸插塞，而該源極金屬層覆蓋于該絕緣層上。
8.如權利要求7所述的制作方法，其特征在于，該導電層同時形成于該些組件溝道中。
9.如權利要求8所述的制作方法，其特征在于，另包括分別于該柵極匯流溝道與該些組件溝道的表面形成一柵極絕緣層，用以隔絕該導電層與該基底。
10.如權利要求7所述的制作方法，其特征在于，另包括于該層間介電層與該基底中形成多個源極接觸插塞，其中各該源極接觸插塞設置于該兩組件溝道之間且電性連接至該源極金屬層。
11.如權利要求10所述的制作方法，其特征在于，該些源極接觸插塞與該金屬接觸插塞是同時形成。
12.如權利要求11所述的制作方法，其特征在于，形成該金屬接觸插塞與該些源極接觸插塞的步驟包括于該層間介電層與該基底中形成至少一第一接觸孔與多個第二接觸孔；于具有該第一接觸孔與該些第二接觸孔的基底上形成一金屬接觸層；以及平坦化該金屬接觸層，使該金屬接觸層與該層間介電層具有一平坦表面且形成該金屬接觸插塞與該些源極接觸插塞。
13.如權利要求10所述的制作方法，其特征在于，該些源極接觸插塞與該源極金屬層同時形成。
14.如權利要求13所述的制作方法，其特征在于，形成該金屬接觸插塞與該些源極接觸插塞的步驟包括于該層間介電層與該基底中形成至少一第一接觸孔與多個第二接觸孔； 僅于該第一接觸孔內形成該金屬接觸插塞；以及形成該源極金屬層時同時將該源極金屬層的材料填入該些第二接觸孔內，以形成該些源極接觸插塞。
15.如權利要求7所述的制作方法，其特征在于，于該凹槽中填入該絕緣層的步驟包括于該基底上全面沉積一絕緣材料并填滿該凹槽；以及平坦化該絕緣材料，使該絕緣材料與該層間介電層具有一平坦表面且形成該絕緣層。
16.如權利要求7所述的制作方法，其特征在于，另包括于該基底相對于該圖案化金屬層的一面上形成一漏極金屬層。
全文摘要
本發(fā)明公開了一種具有低柵極輸入電阻的功率半導體組件與其制作方法。上述功率半導體組件包括一基底、至少一溝道式晶體管、一導電層與一金屬接觸插塞、一絕緣層與一層間介電層、以及一柵極金屬層與一源極金屬層。其中，金屬接觸插塞可作為一埋藏式柵極金屬匯流線路，因此可以穿過源極金屬層的下方，且仍維持完整的源極金屬層。據此，本發(fā)明可提供較低的柵極輸入電阻，且可以不需分割源極金屬層，使源極金屬層可以具有較大的面積以利后續(xù)的封裝打線工藝。
文檔編號H01L21/336GK102299153SQ20101021297
公開日2011年12月28日 申請日期2010年6月24日 優(yōu)先權日2010年6月24日
發(fā)明者廖顯皓, 楊國良, 林偉捷, 林家福 申請人:大中積體電路股份有限公司