專利名稱：集成電路裝置及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路裝置，更特別涉及一種集成電路裝置的相接界面。
背景技術(shù)：
半導體集成電路(IC)工業(yè)近年來經(jīng)歷了快速成長。在集成電路演化的過程，功能 密度(即每單位晶片區(qū)域的該互相連接裝置的數(shù)量)逐漸增加，且?guī)缀纬叽?即可以使用 一制造程序所得的最小的元件(或線))也逐漸減少。此按比例縮小的工藝提供了生產(chǎn)效 率增加及降低伴生成本等好處。此外，該按比例縮小的工藝同樣增加了集成電路制造及加 工的復雜性。為了使以上所述的進步性實現(xiàn)，發(fā)展出新穎的集成電路制造及加工是必需的。集成電路裝置包含許多的材料層，每一材料層與另一材料層在一相接界面接觸。 該相接界面可以被施以不同的加工及制造步驟，且較佳是在集成電路裝置的制造過程中仍 維持該相接界面的完整性。舉例來說，維持每一相接界面的完整性(即相接觸的兩膜層不 會由任一者上剝離，而造成剝離的現(xiàn)象通常是由于界面具有空隙)以避免剝離是有需要 的。在傳統(tǒng)相接界面可以觀察到，尤其是銅-銅相接界面(例如在兩銅層間的相接界面)， 易產(chǎn)生剝離，如此一來會降低整體集成電路裝置的性能。因此，提供一相接界面結(jié)構(gòu)，以用 來解決界面剝離問題，是有必要的。

發(fā)明內(nèi)容
本發(fā)明提供許多不同的實施例。一作為范例的集成電路裝置可包含一第一銅層、 一第二銅層設(shè)置于該第一銅層之上，及一相接界面介于該第一銅層及該第二銅層之間。該 相接界面包含一平坦區(qū)域界面區(qū)及一交互成長界面區(qū)，其中該平坦區(qū)域界面區(qū)小于或等于 該相接界面的50%。另一作為范例的集成電路裝置可包含一半導體基板，其包含一焊墊；一凸塊結(jié)構(gòu) 位于該半導體基板上，并與該焊墊電性連結(jié)；及一銅晶種層設(shè)置于該基板的焊墊及該凸塊 結(jié)構(gòu)之間。相接界面介于該凸塊結(jié)構(gòu)及該銅晶種層之間，其中沒有氧化銅層設(shè)置于該相接 界面處。一可作為范例的集成電路裝置的制造方式可包含提供一具有一焊墊的基板；形 成一銅晶種層于該焊墊之上；利用CF4Ay^2等離子體進行一除渣工藝；移除一在除渣工藝 中所形成于該銅晶種層之上的殘留層；以及，在完成上述步驟后，形成一凸塊結(jié)構(gòu)于該銅晶 種層之上。當平坦區(qū)域界面區(qū)占該相接界面總面積的50%或50%以下，該相接界面216(即 銅-銅相接界面)即不會有剝離現(xiàn)象的發(fā)生。降低(或消除)膜層間的剝離現(xiàn)象可改善半 導體裝置的性能。為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉出較佳實施 例，并配合所附圖式，作詳細說明如下。


圖IA是顯示本發(fā)明所述集成電路裝置的一實施例的剖面圖；圖IB是顯示圖IA所示的集成電路裝置其兩材料層的相接界面的放大剖面圖；圖2A-圖2B是顯示發(fā)明所述集成電路裝置的一實施例其兩材料層的相接界面的 剖面圖；圖3A-圖;3B是顯示發(fā)明所述集成電路裝置的一實施例其兩材料層的相接界面的 剖面圖。并且，上述附圖中的附圖標記說明如下200 集成電路裝置；202 基板；204 焊墊；206 保護層；208 擴散阻擋層；210 襯底銅層(銅晶種層)；212 沉積后銅層(銅柱、或凸塊結(jié)構(gòu))；214 區(qū)塊；216 相接界面；216A 平坦區(qū)域界面區(qū)；以及216B 交互成長界面區(qū)。
具體實施例方式本發(fā)明接下來將會提供許多不同的實施例以實施本發(fā)明中不同的特征。各特定實 施例中的組成及設(shè)置將會在以下作描述以簡化本發(fā)明。這些為實施例并非用于限定本發(fā) 明。本發(fā)明的公開提供許多不同的實施例或范例，由此實施本發(fā)明的不同特征 (feature) 0于后所公開特定的組成及排列范例用以簡化本發(fā)明的說明。雖然本發(fā)明已以 較佳實施例公開如上，然而其并非用以限定本發(fā)明。另外，本發(fā)明的公開在不同范例中重復 使用了參考數(shù)值與字母。重復使用是基于簡化及清晰的目的，并非用以限定不同的實施例 或結(jié)構(gòu)間的關(guān)系。此外，第一特征形成于第二特征之上，其中實施例包含有第一特征與第 二特征通過直接接觸所形成，或者是第一特征及第二特征之間具有插入的額外特征，使得 第一特征與第二特征不為直接接觸。此外，公開在各實施例中的參考數(shù)字以及字母是用以簡潔地闡明本發(fā)明，并非限 定實施例或者排列間的關(guān)系。集成電路裝置包含許多材料層，每一材料層與另一材料層在一相接界面接觸。該 相接界面可以被施以不同的加工及制造步驟，且較佳是在集成電路裝置的制造過程中仍維 持該相接界面的完整性。舉例來說，維持每一相接界面的完整性(即相接觸的兩膜層不會 由任一者上剝離，而造成剝離的現(xiàn)象通常是由于界面具有空隙)以避免剝離是有需要的。 傳統(tǒng)相接界面，尤其是銅-銅相接界面(例如在兩銅層間的相接界面)(像是一銅晶種層及 一銅層的相接界面(例如由電化學電鍍工藝所得的銅層))易產(chǎn)生剝離，如此一來會降低整體集成電路裝置的性能。本發(fā)明定義出相接界面所應(yīng)具有的條件以消除界面剝離，尤其是針對銅-銅相接 界面。以下討論的實施例是就一銅互連柱(即一凸塊結(jié)構(gòu)用以構(gòu)裝集成電路裝置)及一襯 底銅晶種層的銅-銅相接界面的條件進行描述。該實施例僅為一范例，且本領(lǐng)域普通技術(shù) 人員當能知悉本發(fā)明所述的相接界面條件亦可施行于其他相接界面，尤其是銅-銅相接界 面(常用于集成電路裝置)。舉例來說，該相接界面條件亦可應(yīng)用在一銅互連結(jié)構(gòu)。請參照圖1A，提供一具有各種材料層相接界面的集成電路裝置200(或是稱為半 導體裝置)。該材料層相接界面其中一者為一銅-銅相接界面(進一步描述如下)。在其 他的集成電路裝置200實施例中，該集成電路裝置200亦可具有其他特征，而以下所述的該 集成電路裝置200的特征亦可被取代或是移除。該集成電路裝置200包含一基板202，該基板具有微電子單元形成于其上。該基 板202為一含硅的半導體基板。或者，該基板202包含一元素的半導體，例如硅及/或鍺晶 體；一半導體化合物，像是碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦；一半導 體合金，像是 SiGe、GaAsP, AlInAs, AlGaAs, GaInAs, GahP、及 / 或 GahAsP ；或是上述的組 合。該合金半導體基板可為一具有漸差比例的SiGe，也就是Si及Ge的組成可由一特定比 率(在同一膜層的一位置)至另一特定比率的組合(在同一膜層的另一位置)。該SiGe合 金亦可形成于一硅基板之上。該SiGe基板可為一應(yīng)變SiGe基板。此外，該半導體基板可 為硅覆絕緣(SOI)基板。在某些范例中，該半導體基板可包含一摻雜的外延層。該基板202可依設(shè)計需要(如此技術(shù)領(lǐng)域所知)包含各種的摻雜區(qū)域(例如，P型 阱或η型阱)。該摻雜區(qū)域可摻雜ρ型摻質(zhì)，例如硼或BF2 ；η型摻質(zhì)則可例如磷或砷、或 是上述的組合。該摻雜區(qū)域可直接形成于該基板202之上，像是一 ρ型阱結(jié)構(gòu)、一 ρ型阱結(jié) 構(gòu)、一雙重阱結(jié)構(gòu)、或使用一凸起結(jié)構(gòu)。該基板202可進一步包含各種的有源區(qū)域，例如設(shè) 置有一 N型金屬氧化物半導體(NMOQ晶體管裝置的區(qū)域、以及設(shè)置有一 P型金屬氧化物半 導體(PMOS)晶體管裝置的區(qū)域。該基板202可進一步包含一復數(shù)隔離特征(未圖示)，例如淺溝槽隔離(STI)特征 或是硅局部氧化(L0C0Q特征。該隔離特征可定義及阻隔各種微電子單元(未圖示)。在 該基板202上的該各種微電子單元，舉例來說，可包含晶體管(像是金屬氧化物半導體場效 應(yīng)晶體管(MOSFET)、互補式金屬氧化物半導體(CM0Q晶體管、雙極性接面晶體管(BJT)、高 壓晶體管、高頻晶體管、P-通道及/或η-通道場效應(yīng)晶體管(PFETs/NFETs)等)；電阻；二 極管；電容；電感器；熔斷器；及其他合適的單元。各種不同的工藝可用被用于制造該等微 電子單元，包含沉積、蝕刻、注入、微影工藝、退火、及/或其他合適的步驟。該微電子單元互 相連結(jié)以形成該集成電路裝置，例如一邏輯裝置、存儲裝置(像是SRAM)、射頻裝置、輸入/ 輸出(I/O)裝置、系統(tǒng)芯片(SoC)裝置，其組合、及/或其他合適的裝置。該集成電路裝置200可進一步包含一互連結(jié)構(gòu)形成于該基板202之上。舉例來說， 該互連結(jié)構(gòu)可包含內(nèi)層介電(ILD)層、金屬導線間介電(IMD)層、以及金屬化層。在該互連 結(jié)構(gòu)的該ILD及/或IMD層可包含低介電常數(shù)(low-k)介電材料、未摻雜硅玻璃(USG)、氮 化硅、氮氧化硅、其他合適的材料、及/或上述的組合。該低介電常數(shù)(low-k)介電材料的 介電常數(shù)(k值)可約小于3. 9、或是約小于2. 8。在該互連結(jié)構(gòu)的該金屬化層可形成一金 屬線，其材質(zhì)可例如銅、銅合金、及/或其他合適的材料。本領(lǐng)域普通技術(shù)人員可依據(jù)上述的教示在一基板202上實施該互連結(jié)構(gòu)的工藝。該基板202進一步包含一焊墊204。該焊墊204是一金屬化層，其形成于一頂層內(nèi) 層介電層之上，可以為導電途徑(conductive route)的一部分。該焊墊204可具有一露出 的表面，該表面，如果需要的話，可被施以一平坦化工藝，例如一化學機械研磨(CMP)工藝。 該焊墊204的材料可包含，但非限定，銅、鋁、銅合金、銀、金、鎳、鎢、移動傳導材料、上述的 合金、上述的疊層、其他合適的材料、及/或上述的組合。該焊墊204的剖面可具有任何合 適的階梯高度，以達到所需的結(jié)合性質(zhì)。一保護層206可被形成于該基板202之上，并被圖形化以露出一部分的該焊墊 204。該保護層206可由任何合適的材料所構(gòu)成，舉例來說，非有機材料(包含未摻雜硅玻 璃(USG)、氮化硅、氮氧化硅、氧化硅、其他適合材料、及/或上述的組合?；蛘撸摫Ｗo層206 可為一聚合化層，例如環(huán)氧樹脂、聚亞酰胺、苯并環(huán)丁烯(BCB)，聚苯并惡唑(PBO)、其他適 合材料、及/或上述的組合。—擴散阻擋層208及一晶種層210形成于該保護層206之上，并露出一部分的該 焊墊204。亦可有其他膜層形成于該保護層之上。該擴散阻擋層208亦被稱為一導電性粘 著層。該擴散阻擋層208可由任何合適的材料所構(gòu)成，舉例來說，可為鈦、氮化鈦、鉭、氮化 鉭、其他合適的阻擋材料、及/或上述的組合。該擴散阻擋層208可以任何合適的方式來加 以形成，例如物理氣相沉積或濺鍍。該晶種層210可以為任何合適的材料。在此實施例中，該晶種層210為一銅晶種 層。該晶種層210亦可以為包含銀、鉻、鎳、錫、金、及/或其他適合材料的銅合金。該晶種 層210可以任何合適的方式來加以形成，例如物理氣相沉積或濺鍍。該晶種層210亦可被
稱為一第一銅層。一凸塊結(jié)構(gòu)212形成于該基板202之上。如圖IA所示，該凸塊結(jié)構(gòu)212形成于該 焊墊204所露出的部分之上。在本實施例，該凸塊結(jié)構(gòu)212可為一互連柱。該凸塊結(jié)構(gòu)212 可為一覆晶組合，用以提供所形成的倒裝接合集成電路裝置(即集成電路裝置200)與另一 基板(例如印刷電路板(PCB))的直接電性結(jié)合。該包含該擴散阻擋層208及晶種層210的 凸塊下金屬(UBM)層可被視為該凸塊結(jié)構(gòu)的一部分，這是可被理解的。該凸塊結(jié)構(gòu)212可 進一步包含一焊料層形成于該互連柱之上。該焊料層包含任何合適的材料，例如錫、錫銀、 錫-鉛、錫金鋅、錫鋅、錫鉍-銦、錫-銦、錫-金、錫鉛、錫銅、錫鋅銦、及/或錫銀銻。該凸塊結(jié)構(gòu)212包含任何合適的材料。在此實施例中，該互連柱為一金屬柱，其由 一具有焊料可濕性(solder wettability)的導電材料所構(gòu)成。舉例來說，該凸塊結(jié)構(gòu)212 的材質(zhì)可為銅，或是被稱為銅柱、銅凸塊、及/或銅塊。該銅柱亦被稱為一鍍銅層及/或第 二銅層。該銅柱以任何合適的方式來加以形成，例如一電化學電鍍(ECP)工藝。該集成電路裝置200包含各種介于不同膜層的接合界面。舉例來說，集成電路裝 置200包含一基板202/焊墊204接合界面、一基板202/保護層206接合界面、一焊墊204/ 保護層206接合界面、一焊墊204/擴散阻擋層208接合界面、一保護層206/擴散阻擋層 208接合界面、一擴散阻擋層208/晶種層210接合界面、及一晶種層210/凸塊結(jié)構(gòu)212接 合界面。在整個集成電路裝置200的制造過程中，該接合界面的完整性必需被維持，以使裝 置的性能不會因為接合界面的因素(例如剝離)而降低。該集成電路裝置200被指出的區(qū)塊214被用以突顯介于該晶種層210及該凸塊結(jié)構(gòu)212的相接界面216(該晶種層210/凸塊結(jié)構(gòu)212的相接界面216)。更具體地說，在此 實施例中，該集成電路裝置200的區(qū)塊214用以指出介于銅晶種層210及電化學電鍍(ECP) 銅柱/銅層(或凸塊結(jié)構(gòu))212的相接界面(或者稱為一第一銅層及一第二銅層的相接界 面)。圖IB為該區(qū)塊214的放大示意圖，用以突顯介于兩材料層的接界面216。該銅晶種 層210及電化學電鍍(ECP)銅柱/銅層(或凸塊結(jié)構(gòu))212在數(shù)個地方相接觸。如上所述，在相接界面(尤其是銅-銅相接界面)，可觀察到，會有剝離的現(xiàn)象產(chǎn) 生，如此一來會降低裝置的性能?；谏鲜觯景l(fā)明提供一接合界面的最佳化條件，以避免 在接合界面216產(chǎn)生剝離現(xiàn)象。此外，值得注意是所描述的介于銅晶種層210及電化學電 鍍(ECP)銅柱/銅層(或凸塊結(jié)構(gòu))212的接合界面216僅為舉例，并非企圖用來限制本發(fā) 明。本發(fā)明所述的相接界面接件可應(yīng)用于其他相接界面，尤其是銅-銅相接界面。請參照圖2A及圖2B，繪示介于銅晶種層210及電化學電鍍(ECP)銅柱/銅層(或 凸塊結(jié)構(gòu))212( —沉積后銅層)的接合界面216的各種狀態(tài)。圖2A繪示介于一襯底銅層 及一沉積后銅層間的一平坦區(qū)域界面，該平坦區(qū)域界面是指在第一銅層210與該第二銅層 212間實質(zhì)上沒有交互成長發(fā)生，因此很容易界定出該第一銅層210與該第二銅層212。傳 統(tǒng)相接界面顯示上述的性質(zhì)。圖2B繪示介于一襯底銅層及一沉積后銅層間的一交互成長 界面區(qū)，該交互成長界面區(qū)指在第一銅層210與該第二銅層212間進行了實質(zhì)的交互成長， 因此不容易清楚界定出該第一銅層210及該第二銅層212。本發(fā)明欲得到的相接界面216為包含平坦區(qū)域界面區(qū)及交互成長界面區(qū)的結(jié)合。 更具體地說，在該相接界面216中，平坦區(qū)域界面區(qū)占該相接界面總面積的50%以下(小于 50%)，以降低剝離現(xiàn)象的發(fā)生(及實質(zhì)消除剝離現(xiàn)象)。當該平坦區(qū)域界面區(qū)占該相接界 面總面積的50%以上時，該相接界面仍會發(fā)生剝離。該交互成長界面區(qū)指構(gòu)成該相接界面 的兩膜層互相纏結(jié)，或是經(jīng)晶粒間交互成長。該交互成長界面區(qū)可通過各種工藝來達成，舉 例來說，任何適合的退火或清洗工藝。值得注意的是，在集成電路裝置200的制造過程中，在將該電化學電鍍(ECP)銅柱 /銅層(或凸塊結(jié)構(gòu))212沉積于該銅晶種層210(襯底銅層)上之前，一清洗(即等離子 體除渣處理)工藝常被用來移除該銅晶種層210表面上的殘留物。該除渣工藝可以利用一 CF4/02/n2等離子體來達成。然而，在進行該除渣工藝后，一殘留層，例如氧化銅及/或氟化 銅層，可能會形成于該銅晶種層210之上?；谏鲜?，當將該電化學電鍍(ECP)銅柱/銅層 (或凸塊結(jié)構(gòu))212沉積于該銅晶種層210之上時，該殘留層(氧化銅及/或氟化銅層)會 位于該兩銅層210及212間，避免(或阻礙)該兩銅層210及212進行交互成長。于是，在 該兩銅層間的接互界面易有剝離現(xiàn)象發(fā)生。這是由于氧化銅及/或氟化銅層的存在會使平 坦區(qū)域界面區(qū)占該相接界面的總面積的50%以上，導致剝離現(xiàn)象發(fā)生。因此，為得到具有較 少平坦區(qū)域界面區(qū)的相接界面(尤其是指平坦區(qū)域界面區(qū)占該相接界面總面積的50%以 下)，必需不能有氧化銅及/或氟化銅層存在于該相接界面。任何適合的工藝可被用來移除 該氧化銅及/或氟化銅層。當該相接界面不存在有氧化銅及/或氟化銅層時，會促進該兩 銅層彼此間的晶粒間交互成長，得到較大面積的交互成長界面區(qū)。請參照圖3A及圖3B，繪示符合本發(fā)明一實施例所述具有小于50%的平坦區(qū)域界 面區(qū)的相接界面216(介于銅晶種層210(襯底銅層)及電化學電鍍(ECP)銅柱/銅層(或 凸塊結(jié)構(gòu))212(沉積后銅層)間)。由圖3A及圖;3B可知，該相接界面216具有平坦區(qū)域界面區(qū)216A及交互成長界面區(qū)216B。該平坦區(qū)域界面指在襯底銅層210與該沉積后銅層212 間實質(zhì)上沒有交互成長發(fā)生，因此很容易界定出該襯底銅層210與該沉積后銅層212。該 交互成長界面區(qū)指在該襯底銅層210與該沉積后銅層212間進行了實質(zhì)的交互成長，因此 不容易清楚界定出該第一銅層210及該第二銅層212。在圖3A及圖;3B中，該相接界面216 具有一長度，其中該平坦區(qū)域界面區(qū)所具有的長度小于或等于該相接界面長度的50%。圖 3A顯示該相接界面216所具有的平坦區(qū)域界面區(qū)216A約占該相接界面216的50% ；圖 顯示該相接界面所具有的平坦區(qū)域界面區(qū)216A約占該相接界面216的50%以下，即約為該 相接界面216總面積的46. 6%。當平坦區(qū)域界面區(qū)占該相接界面總面積的50%或50%以 下，該相接界面216(即銅-銅相接界面)即不會有剝離現(xiàn)象的發(fā)生。降低(或消除)膜層 間的剝離現(xiàn)象可改善半導體裝置的性能。可以理解的，不同的實施例具有不同的優(yōu)點，然而 沒有特定的優(yōu)點在任何實施例中是必然要求的。 雖然本發(fā)明已以數(shù)個較佳實施例公開如上，然而其并非用以限定本發(fā)明，任何本 領(lǐng)域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作任意的更動與潤飾，因此本發(fā) 明的保護范圍當視隨附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
1.一種集成電路裝置，包含一第一銅層；一第二銅層設(shè)置于該第一銅層之上；一相接界面介于該第一銅層及該第二銅層之間，其中該相接界面包含一平坦區(qū)域界面 區(qū)及一交互成長界面區(qū)；以及其中該平坦區(qū)域界面區(qū)小于或等于該相接界面的50%。
2.如權(quán)利要求1所述的集成電路裝置，其中該平坦區(qū)域界面區(qū)包含一部分的相接界 面，其中該一部分的相接界面為該第一銅層與該第二銅層相接觸之處，且顯示出實質(zhì)上沒 有交互成長發(fā)生。
3.如權(quán)利要求1所述的集成電路裝置，其中該交互成長界面區(qū)包含一部分的相接界 面，其中該一部分的相接界面為該第一銅層與該第二銅層相接觸之處，且顯示出晶粒間交 互成長。
4.如權(quán)利要求1所述的集成電路裝置，其中沒有氧化銅層設(shè)置于該相接界面處。
5.如權(quán)利要求1所述的集成電路裝置，其中沒有氟化銅層設(shè)置于該相接界面處。
6.一種集成電路裝置，包含 一半導體基板包含一焊墊；一凸塊結(jié)構(gòu)位于于該半導體基板上，并與該焊墊電性連結(jié)； 一銅晶種層，設(shè)置于該基板的焊墊及該凸塊結(jié)構(gòu)之間；以及一相接界面介于該凸塊結(jié)構(gòu)及該銅晶種層之間，其中沒有氧化銅層設(shè)置于該相接界面處。
7.如權(quán)利要求6所述的集成電路裝置，其中該相接界面包含一平坦區(qū)域界面區(qū)及一交 互成長界面區(qū)，且該平坦區(qū)域界面區(qū)小于或等于該相接界面的50%。
8.如權(quán)利要求7所述的集成電路裝置，其中該交互成長界面區(qū)包含一部分的相接界 面，其中該一部分的相接界面為該凸塊結(jié)構(gòu)與部分該銅晶種層交互成長處。
9.如權(quán)利要求6所述的集成電路裝置，其中沒有氟化銅層位于該相接界面處。
10.一種形成集成電路裝置的方法，包含 提供一具有一焊墊的基板；形成一銅晶種層于該焊墊之上；利用cf4/o2/n2等離子體進行一除渣工藝；移除一在除渣工藝中所形成于該銅晶種層之上的殘留層；以及之后，形成一凸塊結(jié)構(gòu)于該銅晶種層之上。
11.如權(quán)利要求10所述的形成集成電路裝置的方法，其中沒有氧化銅層設(shè)置一介于該 凸塊結(jié)構(gòu)及該銅晶種層的相接界面。
12.如權(quán)利要求10所述的形成集成電路裝置的方法，其中沒有氟化銅層設(shè)置一介于該 凸塊結(jié)構(gòu)及該銅晶種層的相接界面。
13.如權(quán)利要求10所述的形成集成電路裝置的方法，其中一介于該凸塊結(jié)構(gòu)及該銅晶 種層的相接界面包含一平坦區(qū)域界面區(qū)及一交互成長界面區(qū)，且該平坦區(qū)域界面區(qū)小于或 等于該相接界面的50%。
14.如權(quán)利要求10所述的形成集成電路裝置的方法，其中形成該凸塊結(jié)構(gòu)于該銅晶種層之上的步驟包含形成一銅柱于該銅晶種層之上。
15.如權(quán)利要求10所述的形成集成電路裝置的方法，其中形成該凸塊結(jié)構(gòu)于該銅晶種 層之上的步驟包含形成一銅柱于該銅晶種層之上；以及 形成一焊料層于該銅柱之上。
全文摘要
一種集成電路裝置及其形成方法。該集成電路裝置包含一第一銅層；一第二銅層設(shè)置于該第一銅層之上；以及，一相接界面介于該第一銅層及該第二銅層之間。該相接界面包含一平坦區(qū)域界面區(qū)及一交互成長界面區(qū)，其中該平坦區(qū)域界面區(qū)小于或等于該相接界面的50％。當平坦區(qū)域界面區(qū)占該相接界面總面積的50％或50％以下，該相接界面216(即銅-銅相接界面)即不會有剝離現(xiàn)象的發(fā)生。降低(或消除)膜層間的剝離現(xiàn)象可改善半導體裝置的性能。
文檔編號H01L21/60GK102088011SQ20101020664
公開日2011年6月8日 申請日期2010年6月13日 優(yōu)先權(quán)日2009年12月8日
發(fā)明者余振華, 劉重希, 林正忠 申請人:臺灣積體電路制造股份有限公司