專利名稱：靜電放電防護(hù)裝置及靜電放電防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電防護(hù)裝置，特別是有關(guān)于一種可防止閂鎖(Iatchup)發(fā)生的靜電放電(electrostatic discharge ；ESD)防護(hù)裝置。
背景技術(shù)：
靜電放電(Electrostatic Discharge)所造成的元件損害對集成電路產(chǎn)品來說已經(jīng)成為最主要的可靠度問題之一。尤其是隨著尺寸不斷地縮小至深次微米的程度，金屬氧化物半導(dǎo)體的柵極氧化層也越來越薄，集成電路更容易因靜電放電現(xiàn)象而遭受破壞。為了避免靜電放電現(xiàn)象破壞集成電路，一般的解決方式是設(shè)置一靜電放電防護(hù)裝置于集成電路之中。

發(fā)明內(nèi)容
本發(fā)明提供一種靜電放電防護(hù)裝置，包括一襯底、一第一井區(qū)、一第二井區(qū)、一第一擴(kuò)散區(qū)、一第一本體、一第二擴(kuò)散區(qū)、一第一柵極、一第三擴(kuò)散區(qū)、一第四擴(kuò)散區(qū)以及一第二柵極。襯底具有一第一導(dǎo)電型。第一及第二井區(qū)具有一第二導(dǎo)電型，并形成于襯底之中。 第一擴(kuò)散區(qū)具有一第三導(dǎo)電型，并形成于第一井區(qū)之中。第一本體具有第一導(dǎo)電型，并形成于襯底、第一及第二井區(qū)之中。第二擴(kuò)散區(qū)具有第三導(dǎo)電型，并形成于第一本體之中。第一柵極控制第一擴(kuò)散區(qū)與第一本體的電連接。第一、第二擴(kuò)散區(qū)及第一柵極構(gòu)成一第一晶體管。第三擴(kuò)散區(qū)具有一第四導(dǎo)電型，并形成于第一本體之中。第四擴(kuò)散區(qū)具有第四導(dǎo)電型， 并形成于第二井區(qū)之中。第二柵極控制第三與第四擴(kuò)散區(qū)的電連接。第三、第四擴(kuò)散區(qū)及第二柵極構(gòu)成一第二晶體管。本發(fā)明實施例的靜電放電防護(hù)裝置及電路，能夠防止閂鎖現(xiàn)象的發(fā)生，避免破壞集成電路。


圖1A、圖2A、圖3A及圖4A為本發(fā)明的靜電放電防護(hù)電路的部分結(jié)構(gòu)示意圖；圖1B、圖2B、圖3B、圖4B為圖1A、圖2A、圖3A及圖4A的等效電路圖。附圖標(biāo)號10、20、30、40 靜電放電防護(hù)電路；100、200、300、400 靜電放電防護(hù)裝置；101、102、201、202、301、302、401、402 電源線；111、311:襯底；121 125、321 325 井區(qū)；112、113、312、313 本體；131 136、141 145、331 336、341 346 擴(kuò)散區(qū)；151 153:柵極;
161、361、362 =N 型漏極漂移區(qū)；Mpi Mp3 :P型晶體管；Mni Mn3 :N型晶體管；Rl R4:電阻；Cl C4:電容。
具體實施例方式為讓本發(fā)明的特征和優(yōu)點能更明顯易懂，下文特舉出較佳實施例，并配合附圖，作詳細(xì)說明如下圖IA為本發(fā)明的靜電放電防護(hù)電路的部分結(jié)構(gòu)示意圖。如圖所示，靜電放電防護(hù)電路10包括，電阻R1、電容Cl以及靜電放電防護(hù)裝置100。由于本發(fā)明的特征并非在于電阻Rl及電容Cl的結(jié)構(gòu)，故圖IA僅顯示電阻Rl及電容Cl的等效示意圖。如圖所示，靜電放電防護(hù)裝置100包括，襯底(substrate) 111、井區(qū)(well) 121、 122、本體(body) 112、擴(kuò)散區(qū)(doping region) 131、132、141、142、柵極 151、152。襯底111具有一第一導(dǎo)電型。井區(qū)121及122均具有一第二導(dǎo)電型，并分別形成于襯底111之中。在本實施例中，襯底111隔離井區(qū)121及122。擴(kuò)散區(qū)131具有一第三導(dǎo)電型，并形成于井區(qū)121之中。本體112具有第一導(dǎo)電型，并形成于襯底111、井區(qū)121及 122之中。擴(kuò)散區(qū)132具有第三導(dǎo)電型，并形成于本體112之中。柵極151控制擴(kuò)散區(qū)131 與本體112的電連接。擴(kuò)散區(qū)141具有第四導(dǎo)電型，并形成于本體112之中。擴(kuò)散區(qū)142具有第四導(dǎo)電型，并形成于井區(qū)122之中。柵極152控制擴(kuò)散區(qū)141與142的電連接。在本實施例中，第一及第三導(dǎo)電型為P型，第二及第四導(dǎo)電型為N型。因此，擴(kuò)散區(qū)131、132及柵極151可構(gòu)成P型晶體管MP1。擴(kuò)散區(qū)131作為P型晶體管Mpi的源極，擴(kuò)散區(qū)132作為P型晶體管Mpi的漏極。另外，擴(kuò)散區(qū)141、142及柵極152可構(gòu)成N型晶體管MN1。擴(kuò)散區(qū)141作為N型晶體管Mni的源極。擴(kuò)散區(qū)142作為N型晶體管Mni的漏極。在本實施例中，擴(kuò)散區(qū)131、井區(qū)121、本體112以及擴(kuò)散區(qū)141可構(gòu)成一硅控整流器(silicon controlled rectifier ； SCR)。另外，靜電放電防護(hù)裝置100更包括，N型漏極漂移區(qū)(N-type drain drift ； NDD) 161以及擴(kuò)散區(qū)143。由于擴(kuò)散區(qū)142的雜質(zhì)濃度大于井區(qū)122的雜質(zhì)濃度，故利用N 型漏極漂移區(qū)161包圍擴(kuò)散區(qū)142，作為一緩沖區(qū)。擴(kuò)散區(qū)143具有第四導(dǎo)電型(如N型)， 用以作為井區(qū)121的電性接觸點。在本實施例中，擴(kuò)散區(qū)131及143耦接到電源線101。擴(kuò)散區(qū)141耦接到電源線 102。擴(kuò)散區(qū)132耦接擴(kuò)散區(qū)142。柵極151耦接?xùn)艠O152。電阻Rl耦接于電源線101與柵極151之間。電容Cl耦接于柵極151與電源線102之間。圖IB為圖IA的等效電路圖。在靜電放電模式下(電源線101接收靜電放電電壓 Vesd，電源線102接收接地電壓GND)，節(jié)點A具有低位準(zhǔn)。因此，導(dǎo)通P型晶體管Mpi，用以觸發(fā)硅控整流器SCR1，使得ESD電流由電源線101，經(jīng)過硅控整流器SCR1，而被釋放至地。在正常操作模式下，電源線101接收高電壓(如操作電壓W，電源線102接收低電壓(如接地電壓GND)。操作電壓Vee大于接地電壓GND。由于電阻Rl及電容Cl所造成的延遲(RC delay)，將使得節(jié)點A具有高位準(zhǔn)。因此，不觸發(fā)硅控整流器SCRl。然而，當(dāng)硅控整流器SCRl因噪聲或其它因素而被觸發(fā)(導(dǎo)通)時，由于N型晶體管Mni為導(dǎo)通狀態(tài)，故可協(xié)助關(guān)閉硅控整流器SCRl。舉例而言，當(dāng)圖IA所示的襯底111的位準(zhǔn)因外界因素(如噪聲)而被改變時，可能降低硅控整流器SCRl的擊穿電壓(breakdown voltage)，使得硅控整流器SCRl不正常導(dǎo)通，進(jìn)而發(fā)生閂鎖(latch-up)現(xiàn)象。由于閂鎖現(xiàn)象會造成電源線101與102之間的短路，因此，在正常操作模式下，當(dāng)硅控整流器SCRl不正常被導(dǎo)通時，N型晶體管Mni協(xié)助關(guān)閉硅控整流器SCRl。在本實施例中，N型晶體管Mni擷取硅控整流器SCRl的部分導(dǎo)通電流，用以降低硅控整流器SCRl的導(dǎo)通電流，因此，便可將硅控整流器SCRl由導(dǎo)通狀態(tài)切換至不導(dǎo)通狀態(tài)。圖2A為本發(fā)明的靜電放電防護(hù)電路的另一示意圖。圖2A相似圖1A，不同之處在于，圖2A的靜電放電防護(hù)裝置200多了擴(kuò)散區(qū)133、134、144以及柵極153。擴(kuò)散區(qū)133的導(dǎo)電型為P型，并形成于井區(qū)123之中。本體113的導(dǎo)電型為P型， 并形成于井區(qū)123之中。擴(kuò)散區(qū)134的導(dǎo)電型為P型，并形成于本體113之中。柵極153 控制擴(kuò)散區(qū)133與本體113的電連接。擴(kuò)散區(qū)144的導(dǎo)電型為N型，并形成于本體113之中。擴(kuò)散區(qū)133、134及柵極153構(gòu)成P型晶體管MP2。擴(kuò)散區(qū)133作為P型晶體管Mp2 的源極。擴(kuò)散區(qū)134作為P型晶體管Mp2的漏極。在本實施例中，擴(kuò)散區(qū)133、井區(qū)123、本體113以及擴(kuò)散區(qū)144構(gòu)成一硅控整流器。另外，擴(kuò)散區(qū)131、井區(qū)124、本體112以及擴(kuò)散區(qū)141可構(gòu)成另一硅控整流器。靜電放電防護(hù)裝置200更包括擴(kuò)散區(qū)135、136及145。擴(kuò)散區(qū)135的導(dǎo)電型為P 型，并形成于本體113之中，可作為本體113的接觸點。擴(kuò)散區(qū)136的導(dǎo)電型亦為P型，并形成于襯底111之中。擴(kuò)散區(qū)145的導(dǎo)電型為N型，用以定義井區(qū)123的電位。在本實施例中，擴(kuò)散區(qū)133及145耦接電源線201。擴(kuò)散區(qū)134耦接擴(kuò)散區(qū)135及 142。擴(kuò)散區(qū)144耦接擴(kuò)散區(qū)131及143。擴(kuò)散區(qū)141耦接電源線202。柵極151 153耦接在一起。電阻R2耦接于電源線201與柵極151之間。電容C2耦接于柵極151與電源線 202之間。圖2B為圖2A的等效電路圖。在靜電放電模式下(電源線201接收靜電放電電壓 Vesd，電源線202接收接地電壓GND)，節(jié)點A具有低位準(zhǔn)。因此，導(dǎo)通P型晶體管Mpi及Mp2, 用以觸發(fā)硅控整流器SCRl及SCR2，使得ESD電流由電源線201，經(jīng)過硅控整流器SCRl及 SCR2，而被釋放至地。在正常操作模式下，電源線201接收高電壓(如操作電壓Vrc)，電源線202接收低電壓(如接地電壓GND)。操作電壓Vee大于接地電壓GND。由于電阻R2及電容C2所造成的延遲(RC delay)，將使得節(jié)點A具有高位準(zhǔn)。因此，不觸發(fā)硅控整流器SCRl及SCR2。然而，當(dāng)硅控整流器SCRl或SCR2因噪聲或其它因素而被觸發(fā)(導(dǎo)通)時，N型晶體管Mni可協(xié)助關(guān)閉硅控整流器SCRl及SCR2。圖3A為本發(fā)明的靜電放電防護(hù)電路的部分結(jié)構(gòu)示意圖。圖3A與圖IA相似，不同之處在于，圖3A的部分導(dǎo)電型態(tài)不同于圖IA的導(dǎo)電型態(tài)。
在圖3A中，靜電放電防護(hù)裝置300包括，襯底311、井區(qū)321、322、本體312、擴(kuò)散區(qū) 331 333、341 344、柵極351及352。襯底311具有一第一導(dǎo)電型。井區(qū)321及322均具有一第二導(dǎo)電型，并形成于襯底311之中。擴(kuò)散區(qū)331具有一第三導(dǎo)電型，并形成于井區(qū)321之中。本體312具有第一導(dǎo)電型，并形成于井區(qū)320、井區(qū)321及322之中。擴(kuò)散區(qū)332具有第三導(dǎo)電型，并形成于本體 312之中。柵極351控制擴(kuò)散區(qū)331與本體312的電連接。擴(kuò)散區(qū)341具有第四導(dǎo)電型，并形成于本體312之中。擴(kuò)散區(qū)342具有第四導(dǎo)電型，并形成于井區(qū)322之中。柵極352控制擴(kuò)散區(qū)341與342的電連接。擴(kuò)散區(qū)343具有該第四導(dǎo)電型，并形成于井區(qū)321之中。擴(kuò)散區(qū)333具有第三導(dǎo)電型，并形成于本體312之中。在本實施例中，第一及第四導(dǎo)電型為P型，第二及第三導(dǎo)電型為N型。因此，擴(kuò)散區(qū)343，井區(qū)321、本體312及擴(kuò)散區(qū)333可構(gòu)成一硅控整流器。另外，擴(kuò)散區(qū)331、332及柵極351可構(gòu)成N型晶體管MN2。擴(kuò)散區(qū)331為N型晶體管Mn2的漏極，擴(kuò)散區(qū)332為N型晶體管Mni的源極。再者，擴(kuò)散區(qū)341、342及柵極352構(gòu)成P型晶體管MP3。擴(kuò)散區(qū)341作為P型晶體管Mp3的漏極，擴(kuò)散區(qū)342作為P型晶體管Mp3的源極。在本實施例中，靜電放電防護(hù)裝置300更包括，N型漏極漂移區(qū)361、擴(kuò)散區(qū)334及 344。由于擴(kuò)散區(qū)331的雜質(zhì)濃度大于井區(qū)321的雜質(zhì)濃度，故利用N型漏極漂移區(qū)361包圍擴(kuò)散區(qū)331，用以作為一緩沖區(qū)。擴(kuò)散區(qū)334的導(dǎo)電型為N型，可作為井區(qū)322的金屬接觸點。擴(kuò)散區(qū)344的導(dǎo)電型為P型，可作為本體312的接觸點。在本實施例中，擴(kuò)散區(qū)331及343耦接到電源線301。擴(kuò)散區(qū)341及333耦接到電源線302。柵極351耦接?xùn)艠O352。電容C3耦接于電源線301與柵極351之間。電阻R3 耦接于柵極351與電源線302之間。擴(kuò)散區(qū)342、334及344耦接在一起。圖3B為圖3A的等效電路圖。在靜電放電模式下(電源線301接收靜電放電電壓 Vesd，電源線302接收接地電壓GND)，節(jié)點B具有高位準(zhǔn)。因此，導(dǎo)通N型晶體管Mn2，用以觸發(fā)硅控整流器SCRl，使得ESD電流由電源線301，經(jīng)過硅控整流器SCRl，而被釋放至地。在正常操作模式下，電源線301接收高電壓(如操作電壓Vrc)，電源線302接收低電壓(如接地電壓GND)。操作電壓Vee大于接地電壓GND。由于電阻R3及電容C3所造成的延遲(RC delay)，將使得節(jié)點B具有低位準(zhǔn)。因此，不觸發(fā)硅控整流器SCRl。然而，當(dāng)硅控整流器SCRl因噪聲或其它因素而被觸發(fā)(導(dǎo)通)時，P型晶體管Mp3可協(xié)助關(guān)閉硅控整流器SCRl，以避免發(fā)生閂鎖現(xiàn)象。圖4A為本發(fā)明的靜電放電防護(hù)電路的另一部分結(jié)構(gòu)示意圖。圖4A相似圖3A，不同之處在于，圖4A的靜電放電防護(hù)裝置400省略圖3A的擴(kuò)散區(qū)344、333，但多了擴(kuò)散區(qū)335、 336以及柵極353。擴(kuò)散區(qū)335的導(dǎo)電型為N型，并形成于井區(qū)323之中。本體313的導(dǎo)電型為P型， 并形成于井區(qū)323之中。擴(kuò)散區(qū)336的導(dǎo)電型為N型，并形成于本體313之中。柵極353 控制擴(kuò)散區(qū)335與本體313的電連接。擴(kuò)散區(qū)335、336及柵極353構(gòu)成N型晶體管MN3。擴(kuò)散區(qū)335可作為N型晶體管 Mn3的漏極，擴(kuò)散區(qū)336作為N型晶體管Mn3的源極。在本實施例中，靜電放電防護(hù)裝置400更包括N型漏極漂移區(qū)362以及擴(kuò)散區(qū)345、346。擴(kuò)散區(qū)345的導(dǎo)電型為P型。擴(kuò)散區(qū)335及345形成于N型漏極漂移區(qū)362之中。擴(kuò)散區(qū)346的導(dǎo)電型為P型，可作為本體313的金屬接觸點。擴(kuò)散區(qū)345、井區(qū)323、本體313以及擴(kuò)散區(qū)336可構(gòu)成一硅控整流器。擴(kuò)散區(qū)343、 井區(qū)324、本體312以及擴(kuò)散區(qū)332構(gòu)成另一硅控整流器。在本實施例中，擴(kuò)散區(qū)335及345耦接電源線401。擴(kuò)散區(qū)336耦接擴(kuò)散區(qū)343及 331。擴(kuò)散區(qū)341耦接擴(kuò)散區(qū)342、346。擴(kuò)散區(qū)332耦接電源線402。柵極351 353耦接在一起。電容C4耦接于電源線401與柵極351之間。電阻R4耦接于柵極351與電源線 402之間。圖4B為圖4A的等效電路圖。在靜電放電模式下(電源線401接收靜電放電電壓 Vesd，電源線402接收接地電壓GND)，節(jié)點B具有高位準(zhǔn)。因此，導(dǎo)通N型晶體管Mn2及Mn3， 用以觸發(fā)硅控整流器SCRl及SCR2，使得ESD電流由電源線401，經(jīng)過硅控整流器SCRl及 SCR2，而被釋放至地。在正常操作模式下，電源線401接收高電壓(如操作電壓Vrc)，電源線402接收低電壓(如接地電壓GND)。操作電壓Vee大于接地電壓GND。由于電阻R4及電容C4所造成的延遲(RC delay)，將使得節(jié)點B具有低位準(zhǔn)。因此，不觸發(fā)硅控整流器SCRl及SCR2。然而，當(dāng)硅控整流器SCRl或SCR2因噪聲或其它因素而被觸發(fā)(導(dǎo)通)時，P型晶體管Mp3可協(xié)助關(guān)閉硅控整流器SCRl及SCR2。雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定者為準(zhǔn)。
權(quán)利要求
1.一種靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置包括一襯底，具有一第一導(dǎo)電型；一第一井區(qū)，具有一第二導(dǎo)電型，并形成于所述襯底之中； 一第二井區(qū)，具有所述第二導(dǎo)電型，并形成于所述襯底之中； 一第一擴(kuò)散區(qū)，具有一第三導(dǎo)電型，并形成于所述第一井區(qū)之中； 一第一本體，具有所述第一導(dǎo)電型，并形成于所述襯底、所述第一及第二井區(qū)之中； 一第二擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第一本體之中； 一第一柵極，用以控制所述第一擴(kuò)散區(qū)與所述第一本體的電連接，其中所述第一、第二擴(kuò)散區(qū)及所述第一柵極構(gòu)成一第一晶體管；一第三擴(kuò)散區(qū)，具有一第四導(dǎo)電型，并形成于所述第一本體之中； 一第四擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第二井區(qū)之中；以及一第二柵極，用以控制所述第三與第四擴(kuò)散區(qū)的電連接，其中所述第三、第四擴(kuò)散區(qū)及所述第二柵極構(gòu)成一第二晶體管。
2.如權(quán)利要求1所述的靜電放電防護(hù)裝置，其特征在于，所述第一及第三導(dǎo)電型為P 型，所述第二及第四導(dǎo)電型為N型。
3.如權(quán)利要求2所述的靜電放電防護(hù)裝置，其特征在于，所述第一擴(kuò)散區(qū)、所述第一井區(qū)、所述第一本體以及所述第三擴(kuò)散區(qū)構(gòu)成一第一硅控整流器。
4.如權(quán)利要求3所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第三井區(qū)，具有所述第二導(dǎo)電型，并形成于所述襯底之中； 一第五擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第三井區(qū)之中； 一第二本體，具有所述第一導(dǎo)電型，并形成于所述第三井區(qū)之中； 一第六擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第二本體之中；以及一第三柵極，用以控制所述第五擴(kuò)散區(qū)與所述第二本體的電連接，其中所述第五、第六擴(kuò)散區(qū)及所述第三柵極構(gòu)成一第三晶體管。
5.如權(quán)利要求4所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第七擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第二本體之中，所述第五擴(kuò)散區(qū)、 所述第三井區(qū)、所述第二本體以及所述第七擴(kuò)散區(qū)構(gòu)成一第二硅控整流器；以及一第八擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第二本體之中。
6.如權(quán)利要求1所述的靜電放電防護(hù)裝置，其特征在于，所述第一及第四導(dǎo)電型為P 型，所述第二及第三導(dǎo)電型為N型。
7.如權(quán)利要求6所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第五擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第一井區(qū)之中； 一第六擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第一本體之中，所述第五擴(kuò)散區(qū)， 所述第一井區(qū)、所述第一本體及所述第六擴(kuò)散區(qū)構(gòu)成一第一硅控整流器； 一第七擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第一本體之中；以及一第八擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第一井區(qū)之中。
8.如權(quán)利要求6所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第五擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第一井區(qū)之中，所述第五擴(kuò)散區(qū)， 所述第一井區(qū)、所述第一本體及所述第二擴(kuò)散區(qū)構(gòu)成一第一硅控整流器。
9.如權(quán)利要求8所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第三井區(qū)，具有所述第二導(dǎo)電型，并形成于所述襯底之中； 一第六擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第三井區(qū)之中； 一第二本體，具有所述第一導(dǎo)電型，并形成于所述第三井區(qū)之中； 一第七擴(kuò)散區(qū)，具有所述第三導(dǎo)電型，并形成于所述第二本體之中；以及一第三柵極，用以控制所述第六擴(kuò)散區(qū)與所述第二本體的電連接，其中所述第六、第七擴(kuò)散區(qū)及所述第三柵極構(gòu)成一第三晶體管。
10.如權(quán)利要求9所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第八擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第三井區(qū)之中，所述第八擴(kuò)散區(qū)、 所述第三井區(qū)、所述第二本體以及所述第七擴(kuò)散區(qū)構(gòu)成一第二硅控整流器。
11.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包括一如權(quán)利要求3所述的靜電放電防護(hù)裝置，其中所述第一擴(kuò)散區(qū)耦接到一第一電源線，所述第三擴(kuò)散區(qū)耦接到一第二電源線，所述第二擴(kuò)散區(qū)耦接所述第四擴(kuò)散區(qū)，所述第一柵極耦接所述第二柵極；一電阻，耦接于所述第一電源線與所述第一柵極之間；以及一電容，耦接于所述第一柵極與所述第二電源線之間。
12.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包括一如權(quán)利要求5所述的靜電放電防護(hù)裝置，其中所述第五擴(kuò)散區(qū)耦接一第一電源線， 所述第六擴(kuò)散區(qū)耦接所述第四擴(kuò)散區(qū)，所述第七擴(kuò)散區(qū)耦接所述第一擴(kuò)散區(qū)，所述第三擴(kuò)散區(qū)耦接一第二電源線，所述第一、第二及第三柵極耦接在一起； 一電阻，耦接于所述第一電源線與所述第一柵極之間；以及一電容，耦接于所述第一柵極與所述第二電源線之間。
13.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包括一如權(quán)利要求7所述的靜電放電防護(hù)裝置，其中所述第一及第五擴(kuò)散區(qū)耦接到一第一電源線，所述第三及第六擴(kuò)散區(qū)耦接到一第二電源線，所述第一柵極耦接所述第二柵極； 一電容，耦接于所述第一電源線與所述第一柵極之間；以及一電阻，耦接于所述第一柵極與所述第二電源線之間。
14.一種靜電放電防護(hù)電路，其特征在于，所述靜電放電防護(hù)電路包括一如權(quán)利要求10所述的靜電放電防護(hù)裝置，其中所述第六及第八擴(kuò)散區(qū)耦接一第一電源線，所述第七擴(kuò)散區(qū)耦接所述第一及第五擴(kuò)散區(qū)，所述第三擴(kuò)散區(qū)耦接所述第四擴(kuò)散區(qū)，所述第二擴(kuò)散區(qū)耦接一第二電源線，所述第一、第二及第三柵極耦接在一起； 一電容，耦接于所述第一電源線與所述第一柵極之間；以及一電阻，耦接于所述第一柵極與所述第二電源線之間。
15.如權(quán)利要求1所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第五擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第一井區(qū)之中，用以定義所述第一井區(qū)的電位。
16.如權(quán)利要求1所述的靜電放電防護(hù)裝置，其特征在于，所述的靜電放電防護(hù)裝置更包括一第五擴(kuò)散區(qū)，具有所述第四導(dǎo)電型，并形成于所述第二井區(qū)之中，并圍繞所述第四擴(kuò)散區(qū)，所述第五擴(kuò)散區(qū)的雜質(zhì)摻雜濃度小于所述第四擴(kuò)散區(qū)的雜質(zhì)摻雜濃度，所述第五擴(kuò)散區(qū)的雜質(zhì)摻雜濃度大于所述第二井區(qū)的雜質(zhì)摻雜濃度。
全文摘要
本發(fā)明公開了一種靜電放電防護(hù)裝置及電路，包括襯底、第一井區(qū)、第二井區(qū)、第一、第二、第三及第四擴(kuò)散區(qū)、本體、第一及第二柵極。襯底具有第一導(dǎo)電型。第一及第二井區(qū)具有第二導(dǎo)電型，并形成于襯底之中。第一擴(kuò)散區(qū)具有第三導(dǎo)電型，并形成于第一井區(qū)之中。本體具有第一導(dǎo)電型，并形成于襯底、第一及第二井區(qū)之中。第二擴(kuò)散區(qū)具有第三導(dǎo)電型，并形成于本體之中。第一柵極控制第一擴(kuò)散區(qū)與本體的電連接。第三擴(kuò)散區(qū)具有第四導(dǎo)電型，并形成于本體之中。第四擴(kuò)散區(qū)具有第四導(dǎo)電型，并形成于第二井區(qū)之中。第二柵極控制第三與第四擴(kuò)散區(qū)的電連接。本發(fā)明實施例的靜電放電防護(hù)裝置及電路，能夠防止閂鎖現(xiàn)象的發(fā)生，避免破壞集成電路。
文檔編號H01L29/06GK102270637SQ20101019641
公開日2011年12月7日 申請日期2010年6月2日 優(yōu)先權(quán)日2010年6月2日
發(fā)明者周業(yè)寧, 柯明道, 許哲綸, 陳穩(wěn)義, 黃曄仁 申請人:世界先進(jìn)積體電路股份有限公司, 國立交通大學(xué)