專利名稱：集成電路的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路元件的制造方法，特別涉及一種集成電路元件的柵極圖 案化的方法。
背景技術(shù)：
近年來半導(dǎo)體集成電路工業(yè)的發(fā)展已經(jīng)快速地成長(zhǎng)，在集成電路發(fā)展的演進(jìn)上， 當(dāng)幾何尺寸(亦即使用一工藝可以生產(chǎn)的最小元件或線)減少的同時(shí)，機(jī)能密度(亦即單 位芯片面積的內(nèi)連線元件的數(shù)目)通常也在增加，這種尺寸縮減的工藝通?？赏ㄟ^增加生 產(chǎn)效能及降低相關(guān)成本而提供好處。此尺寸縮減也會(huì)使得高介電常數(shù)介電層與導(dǎo)電層(例 如金屬)在各種集成電路元件，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(metal-oxide-semi conductorfield-effect-transistors，簡(jiǎn)稱MOSFEIiS)中，被挑選作為柵極堆疊材料，這些 導(dǎo)電層通常被調(diào)整成具有適當(dāng)?shù)墓瘮?shù)，以達(dá)到η型元件與ρ型元件所需的設(shè)計(jì)臨界電壓 (threshold voltage)。通常這些導(dǎo)電層會(huì)利用組合的蝕刻工藝，例如干蝕刻與濕蝕刻工藝 將其圖案化，但是干蝕刻工藝會(huì)使得高介電常數(shù)介電層與導(dǎo)電層受到損傷，且濕蝕刻工藝 會(huì)造成側(cè)向蝕刻和/或低蝕刻選擇比，而使得圖案化的輪廓品質(zhì)降低。因此，業(yè)界急需一種 集成電路元件的制造方法，以克服上述問題。

發(fā)明內(nèi)容
為克服現(xiàn)有技術(shù)的缺陷，本發(fā)明提供各種實(shí)施例，在一實(shí)施例的方法中包含提供 基底，于基底之上形成硬掩模層，于硬掩模層之上形成圖案化光致抗蝕劑層，使得部分的硬 掩模層暴露出來，以干蝕刻工藝移除暴露出來的硬掩模層，使用氮?dú)獾入x子體灰化與氫氣 等離子體灰化其中至少一種方式移除圖案化光致抗蝕劑層，以及用濕蝕刻工藝移除剩余的 硬掩模層。在另一實(shí)施例的方法中包含提供基底，其具有包含柵極結(jié)構(gòu)的第一區(qū)以及包含柵 極結(jié)構(gòu)的第二區(qū)，在這些柵極結(jié)構(gòu)的開口中部分地填充高介電常數(shù)介電層與第一導(dǎo)電層； 于基底之上形成包含硅氧烷高分子的硬掩模層，硬掩模層填充這些柵極結(jié)構(gòu)的開口的剩余 部分；并且于硬掩模層之上形成圖案化光致抗蝕劑層，使得第一區(qū)的硬掩模層暴露出來。此 方法還包含以干蝕刻工藝移除在第一區(qū)暴露出來的硬掩模層，以灰化工藝移除圖案化光致 抗蝕劑層，以濕蝕刻工藝從第一區(qū)的柵極結(jié)構(gòu)中移除第一導(dǎo)電層，以及用另一濕蝕刻工藝 移除第二區(qū)的硬掩模層。在另一實(shí)施例的方法中包含提供基底，其具有第一區(qū)與第二區(qū)；在第一區(qū)形成第 一柵極結(jié)構(gòu)，并在第二區(qū)形成第二柵極結(jié)構(gòu)，第一與第二柵極結(jié)構(gòu)包括偽柵極；以及從第一 與第二柵極結(jié)構(gòu)中移除偽柵極，由此在第一與第二柵極結(jié)構(gòu)中形成開口。可形成高介電常 數(shù)介電層、覆蓋層與第一導(dǎo)電層，部分地填充在第一與第二柵極結(jié)構(gòu)的開口中。此方法還包 含在基底之上形成包含硅氧烷高分子的硬掩模層，填充第一與第二柵極結(jié)構(gòu)的開口的剩余 部分；以及在硬掩模層之上形成圖案化光致抗蝕劑層，使得第一區(qū)的硬掩模層通過圖案化光致抗蝕劑層暴露出來。在各區(qū)域的硬掩模層可以被移除，移除方法可包含用干蝕刻工藝 移除第一區(qū)的硬掩模層，其包含從第一柵極結(jié)構(gòu)中移除硬掩模層，由此在第一柵極結(jié)構(gòu)中 形成另一開口，使得第一導(dǎo)電層暴露出來；使用氮?dú)獾入x子體、氫氣等離子體或前述的組合 的灰化工藝移除圖案化光致抗蝕劑層；用濕蝕刻工藝移除在第一柵極結(jié)構(gòu)的另一開口中暴 露出來的第一導(dǎo)電層；以及用另一濕蝕刻工藝移除第二區(qū)的硬掩模層。此外，可形成第二導(dǎo) 電層，其部分地填充在第一區(qū)的第一柵極結(jié)構(gòu)的另一開口中。因此，本發(fā)明提供一種硬掩模層，其具有硅氧烷高分子。使用含有硅氧烷高分子的 硬掩模層可改善間隙填充能力和/或光致抗蝕劑附著力。再者，含有硅氧烷高分子的硬掩 模層可以不需要實(shí)施氧氣等離子體處理去提升蝕刻選擇比，或不需要使用含氟的濕蝕刻溶 液，即可以被移除。這可以避免高介電常數(shù)介電質(zhì)以及金屬柵極受到損壞，避免層間介電層 的介電常數(shù)降低，和/或避免層間介電層損失。此外，硅氧烷高分子在波長(zhǎng)M8nm、193nm處 以及這些波長(zhǎng)以下具有吸收作用，因此，具有硅氧烷高分子的硬掩模層可作為抗反射涂層， 增加聚焦視窗與全部圖案化的光刻深度。為了讓本發(fā)明的上述目的、特征、及優(yōu)點(diǎn)能更明顯易懂，以下配合所附圖式，作詳 細(xì)說明如下。


圖1是顯示依據(jù)本發(fā)明的概念，制造集成電路元件的方法的流程圖。圖2A-圖2M是顯示依據(jù)圖1的方法，在各個(gè)制造階段中，集成電路元件的實(shí)施例 的各剖面示意圖。并且，上述附圖中的附圖標(biāo)記說明如下100 方法；102、104、106、108、110、112、114、116 方法 100 的流程區(qū)塊； 200 半導(dǎo)體元件；210 基底；211A 第一區(qū)；211B 第二區(qū)；212 隔絕區(qū)；214、215 柵極結(jié)構(gòu)；216 偽柵極介電層；218 偽柵極層；220 柵極間隙壁襯層；222 柵極間隙 壁；2M 摻雜區(qū)；2 介電層；2 界面層；230 高介電常數(shù)介電層；232 覆蓋層； 234 第一導(dǎo)電層；236 硬掩模層；238 光致抗蝕劑層；238A 光致抗蝕劑層的第一部 分；238B 光致抗蝕劑層的第二部分；240、244、250 蝕刻工藝；242 灰化工藝；248 第 二導(dǎo)電層。
具體實(shí)施例方式本發(fā)明涉及一種集成電路元件的制造方法，特別涉及一種集成電路元件的柵極圖 案化的方法?？梢岳斫獾氖?，以下所提供的各種實(shí)施例是用以說明本發(fā)明的各種特征的實(shí)施方 式，以下所述的各種特殊實(shí)施例的元件及配置是用以簡(jiǎn)化本發(fā)明的說明，其僅作為實(shí)施例， 并非用以限定本發(fā)明。例如，以下所述的形成第一特征在第二特征上或之上，其中可包含第 一特征與第二特征直接接觸的實(shí)施例，也可以包含其他特征形成于第一特征與第二特征之 間的實(shí)施例，使得第一特征與第二特征可以不直接接觸。此外，以下所述的各實(shí)施例中出現(xiàn) 的重復(fù)標(biāo)號(hào)和/或代號(hào)，是用以簡(jiǎn)化說明或使描述清楚，并不代表各實(shí)施例和/或各狀態(tài)之 間的關(guān)聯(lián)。
請(qǐng)參閱圖1與圖2A-圖2M，其中的方法100與半導(dǎo)體元件200如下所述。半導(dǎo) 體元件200是顯示集成電路或部分的集成電路，其可包括存儲(chǔ)胞(memory cell)和/或 邏輯電路(logic circuit) 0半導(dǎo)體元件200可包含無源元件，例如電阻器、電容器、電感 器和/或熔線(fuse)；有源元件，例如P-通道場(chǎng)效應(yīng)晶體管(P-channel field effect transistors,簡(jiǎn)稱PFETs)、N-通道場(chǎng)效應(yīng)晶體管(NFETs)、金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體 管(metal-oxide semiconductor f ieldeffect transistors,簡(jiǎn)禾爾 MOSFETs)、互補(bǔ)式金屬 氧化物半導(dǎo)體晶體管(CMOk)、高壓晶體管(high voltage transistors)和/或高頻晶體 管(highfrequency transistors)；其他合適的元件，和/或前述的組合。可理解的是，在方 法100進(jìn)行之前、進(jìn)行中以及進(jìn)行之后，可以提供其他額外的步驟，并且以下所述的一些步 驟可以被置換或消除，以作為此方法的額外的實(shí)施例。進(jìn)一步可以理解的是，在半導(dǎo)體元件 200中可以加入額外的其他特征，并且以下所述的一些特征可以被置換或消除，以作為半導(dǎo) 體元件200的額外的實(shí)施例。圖1是顯示在后柵極(gate last)工藝中，半導(dǎo)體元件200的制造方法100的一實(shí) 施例的流程圖。圖2A-圖2M是顯示依據(jù)一實(shí)施例，在方法100的各工藝階段中，部分或全 部的半導(dǎo)體元件200的各剖面示意圖。此外，半導(dǎo)體元件200可由前柵極(gate first)工 藝或包含前柵極工藝與后柵極工藝的復(fù)合工藝所制造。在后柵極工藝中，首先形成偽多晶 硅柵極(dummy poly gate)結(jié)構(gòu)，然后移除偽多晶硅柵極結(jié)構(gòu)，并以金屬柵極結(jié)構(gòu)置換。在 前柵極工藝中，首先形成金屬柵極結(jié)構(gòu)，接著進(jìn)行CMOS的制造流程，以制造最終元件。在復(fù) 合柵極工藝中，首先可形成元件的一種金屬柵極結(jié)構(gòu)，最后再形成元件的另一種金屬柵極 結(jié)構(gòu)。另外，在一些實(shí)施例中，后柵極工藝、前柵極工藝或復(fù)合柵極工藝可形成包含多晶硅 的柵極結(jié)構(gòu)。半導(dǎo)體元件200是由CMOS技術(shù)工藝形成，因此有些工藝在此不再詳細(xì)描述。請(qǐng)參閱圖1及圖2A，在方法100的流程區(qū)塊102中提供基底210，在此實(shí)施 例中，基底210為包括硅的半導(dǎo)體基底。此外，基底210還可包括元素半導(dǎo)體，其包含 鍺(germanium)；化合物半導(dǎo)體，其包含碳化硅(silicon carbide)、砷化鎵(gallium arsenic)、憐化嫁(gallium phosphide)、憐化鋼(indiumphosphide)、石串化鋼(indium arsenide)和 / 或銻化銦(indium antimonide)；合金半導(dǎo)體，其包含 SiGe、GaAsP、AlInAs、 AlGaAs, GaInAs, GaInP和/或feilnAsP ；或前述的組合。合金半導(dǎo)體基底可具有梯度變化 (gradient)的SiGe特征，在梯度變化的SiGe特征的一個(gè)位置到另一位置，其Si與Ge的 組成由一個(gè)比例變成另一比例。合金SiGe可以在硅基底之上形成，所形成的SiGe基底可 以是形變(strained)的。另外，半導(dǎo)體基底可以是在絕緣層上的半導(dǎo)體(semiconductor on insulator，簡(jiǎn)稱S0I)。在某些實(shí)施例中，半導(dǎo)體基底可包含摻雜的外延層(doped epi layer)，在其他實(shí)施例中，硅基底可包含多層的化合物半導(dǎo)體結(jié)構(gòu)。基底210可包含各種摻雜型態(tài)，其取決于設(shè)計(jì)需求(如P型基底區(qū)域或η型基底區(qū) 域)。例如，基底210可包含以ρ型摻雜物、η型摻雜物和/或前述的組合摻雜的各種區(qū)域， 其中P型摻雜物可為硼(boron)或BF2, η型摻雜物可為磷(phosphorus)或砷(arsenic)。 摻雜的區(qū)域可直接在基底210上形成，以構(gòu)成P型阱結(jié)構(gòu)、N型阱結(jié)構(gòu)、雙阱結(jié)構(gòu)和/或突 起(raised)的結(jié)構(gòu)。在此實(shí)施例中，半導(dǎo)體基底210包含第一區(qū)211A與第二區(qū)211B，第一 區(qū)211A可用于N型金屬氧化物半導(dǎo)體晶體管(NMOS)元件，且第二區(qū)211B可用于P型金屬 氧化物半導(dǎo)體晶體管(PMOS)元件。另外，第一區(qū)211A與第二區(qū)211B可以安排成不同的型態(tài)，例如第一區(qū)211A可用于PMOS元件，而第二區(qū)211B則用于MMOS元件。在基底210上形成至少一隔絕區(qū)212，以隔絕基底210的各種區(qū)域(例如第一區(qū) 21IA和第二區(qū)211B)，在此實(shí)施例中，隔絕區(qū)212用來隔絕匪OS與PMOS元件區(qū)域。隔絕區(qū) 212使用的隔絕技術(shù)，例如為區(qū)域硅氧化(localoxidation of silicon，簡(jiǎn)稱LOCOS)或淺 溝槽隔絕區(qū)(shallow trench isolation，簡(jiǎn)稱STI)，以定義并電性隔絕各個(gè)第一區(qū)211A 和第二區(qū)211B。隔絕區(qū)212的材料包含氧化硅、氮化硅、氮氧化硅或其他合適的材料，和/ 或前述的組合。隔絕區(qū)212可由任何合適的工藝形成，在一實(shí)施例中，形成淺溝槽隔絕區(qū) (STI)的工藝包含光刻工藝、在基底內(nèi)蝕刻形成溝槽(例如使用干蝕刻和/或濕蝕刻)，以 及用一種或一種以上的介電材料填充溝槽(例如使用化學(xué)氣相沉積工藝)。在一些實(shí)施例 中，已填充的溝槽可具有多層結(jié)構(gòu)，例如使用氮化硅或氧化硅填充熱氧化物襯層。在基底210之上形成一個(gè)或一個(gè)以上的柵極結(jié)構(gòu)，在此實(shí)施例中，于基底210的第 一 /NMOS區(qū)21IA之上形成第一柵極結(jié)構(gòu)214，并且在基底210的第二 /PMOS區(qū)21IB之上形 成第二柵極結(jié)構(gòu)215。柵極結(jié)構(gòu)214和215包含偽柵極介電層216與偽柵極層218所形成 的柵極堆疊、柵極間隙壁襯層(spacer liner) 220以及柵極間隙壁(spacer) 222。柵極結(jié)構(gòu) 可由沉積、光刻圖案化以及蝕刻工藝形成，此沉積工藝包含化學(xué)氣相沉積法(CVD)、物理氣 相沉積法(PVD)、原子層沉積法(ALD)、高密度等離子體化學(xué)氣相沉積法(HDPCVD)、金屬有 機(jī)化學(xué)氣相沉積法(MOCVD)、遙控等離子體化學(xué)氣相沉積法(RPCVD)、等離子體增強(qiáng)型化學(xué) 氣相沉積法(PECVD)、電鍍法、其他合適的方法，和/或前述的組合。光刻圖案化工藝包含光 致抗蝕劑涂布(例如旋轉(zhuǎn)涂布)、軟烤、光罩對(duì)準(zhǔn)、曝光、曝后烤、光致抗蝕劑顯影、沖洗、干 燥(例如硬烤)、其他合適的工藝，和/或前述的組合。另外，上述光刻曝光工藝來可用其他 合適的方法實(shí)施或置換，例如無光罩光刻技術(shù)、電子束寫入(electron-beam writing)或離 子束寫入法。蝕刻工藝包含干蝕刻、濕蝕刻、和/或其他蝕刻方式?？梢岳斫獾氖?，這些柵 極結(jié)構(gòu)可使用相同的工藝步驟與工藝材料同時(shí)形成，或使用不同的工藝步驟與工藝材料各 自獨(dú)立地形成，或使用同步與獨(dú)立的工藝步驟和工藝材料的組合形成。含有偽柵極介電層216與偽柵極層218的柵極堆疊可由合適的工藝形成，例如，在 基底210之上沉積偽柵極介電層216與偽柵極層218，然后，以合適的工藝，例如旋轉(zhuǎn)涂布工 藝，在偽柵極層218之上形成光致抗蝕劑層，并將光致抗蝕劑層圖案化，形成圖案化的光致 抗蝕劑特征。利用干蝕刻工藝可以將光致抗蝕劑的圖案轉(zhuǎn)移至其下方層(亦即偽柵極介電 層216與偽柵極層218)，形成如圖2A所示的含有偽柵極介電層216與偽柵極層218的柵極 堆疊，之后可以將光致抗蝕劑層剝除。柵極結(jié)構(gòu)214和215的柵極堆疊可包含額外的其他 層，包括界面層(interfacial layer)、高介電常數(shù)介電層、覆蓋層、擴(kuò)散/阻擋層、導(dǎo)電層、 其他合適的層，和/或前述的組合。在此實(shí)施例中，偽柵極介電層216(也稱為偽柵極氧化層或界面層)包含氧化物 材料，例如氧化硅，且偽柵極層218包含多晶硅。另外，偽柵極介電層216可包含氮氧化硅 (SiON)。其他的材料也可以用在偽柵極介電層216與偽柵極層218，并且每一層可包含多種 材料。柵極間隙壁襯層220包含氧化物材料(例如氧化硅)，柵極間隙壁222位于柵極堆 疊的每一側(cè)，包含介電材料，如氮化硅、氧化硅、氮氧化硅、其他合適的材料，和/或前述的 組合。柵極間隙壁222可用來調(diào)整補(bǔ)償(offset)后續(xù)形成的摻雜區(qū)，如重?fù)诫s的源/漏極區(qū)。在基底210內(nèi)形成各種摻雜區(qū)224，各種摻雜區(qū)2M可包含輕摻雜的源/漏極區(qū) (LDD)，和/或源/漏極區(qū)(S/D)(也稱為重?fù)诫s的S/D區(qū))。LDD區(qū)與S/D區(qū)可由離子注入 工藝、光刻工藝、擴(kuò)散工藝，和/或其他合適的工藝形成。摻雜的物種取決于所制造的元件 種類，例如NMOS或PMOS元件，且包含ρ型摻雜物、η型摻雜物和/或前述的組合，ρ型摻雜 物例如為硼或BF2, η型摻雜物例如為磷或砷。LDD區(qū)與S/D區(qū)可包括各種摻雜輪廓，且可實(shí) 施退火工藝以活化LDD區(qū)和/或S/D區(qū)，退火工藝可包含快速加熱退火(RTA)和/或激光 退火工藝。在一些實(shí)施例中，S/D區(qū)包含突起的S/D區(qū)，其可由外延工藝形成，外延工藝包含 化學(xué)氣相沉積技術(shù)(例如氣相外延法(VPE)和/或超高真空化學(xué)氣相沉積法(UHV-CVD))、 分子束外延法，和/或其他合適的工藝。外延工藝可使用氣態(tài)和/或液態(tài)前驅(qū)物，其與基底 210的組成(例如硅)互相反應(yīng)。再者，于某些實(shí)施例中，可形成接點(diǎn)(contact)特征，如硅 化物區(qū)，其與摻雜區(qū)2M耦接。在基底210之上沉積介電層226，例如層間介電層(ILD)，層間介電層2 包含 介電材料，例如氧化硅(silicon oxide)、氮化硅(silicon nitride)、氮氧化硅(silicon oxynitride)、低介電常數(shù)介電材料、其他合適的介電材料，和/或前述的組合。示范性的 低介電常數(shù)介電材料包含摻氟硅玻璃(fluorinated silicaglass，簡(jiǎn)稱FSG)、摻碳氧化 娃(carbon doped silicon oxide)、黑鉆石(blackdiamond) ι (制造商為圣克拉拉(美 國加州)的應(yīng)用材料公司)(AppliedMaterials of Santa Clara, California)、溶膠凝 月交(xerogel)、氣月交體(aerogel)系氣化碳(amorphous fluorinated carbon)、聚對(duì) 二甲苯(parylene)、二苯并環(huán)丁烯(bis-benzocyclobutenes，簡(jiǎn)稱BCB)、低介電常數(shù)材料 SiLK(制造商為美國密西根州中部的陶氏化學(xué)公司)(Dow Chemical, Midland, Michigan)、 聚亞酰胺(polyimide)、其他適合的材料，和/或前述的組合。層間介電層2 可包含具有 多種介電材料的多層結(jié)構(gòu)，并且可在層間介電層2 上方和/或下方形成額外的其他層。在 層間介電層2 上實(shí)施化學(xué)機(jī)械研磨工藝(chemicalmechanical polishing，簡(jiǎn)稱CMP)，直 到柵極結(jié)構(gòu)214與215的偽柵極層218暴露出來，如圖2A所示。參閱圖1及圖2B，于區(qū)塊104，部分的柵極結(jié)構(gòu)214與215被移除，由此在柵極結(jié) 構(gòu)214與215中形成開口。特別是，柵極結(jié)構(gòu)214和215的偽柵極層218與偽柵極介電層 216被移除(同時(shí)或獨(dú)立地)，在柵極結(jié)構(gòu)214與215內(nèi)形成開口(溝槽)。在此實(shí)施例中， 通過濕蝕刻工藝、干蝕刻工藝或前述的組合，移除部分的柵極結(jié)構(gòu)214與215。參閱圖1及圖2C，于區(qū)塊106，在基底210之上和/或柵極結(jié)構(gòu)214與215的開口 內(nèi)形成界面層228、高介電常數(shù)介電層230、覆蓋層232及第一導(dǎo)電層234。特別是，界面層 228、高介電常數(shù)介電層230、覆蓋層232及第一導(dǎo)電層234只填充柵極結(jié)構(gòu)214與215的開 口的一部分。界面層2 包含氧化物材料，例如界面層2 可包含氧化硅層(如熱氧化層或化 學(xué)氧化層)，其厚度范圍約在5埃(人)至20埃(人)之間。此外，界面層2 可包括氮氧化硅 (SiON)。在一些實(shí)施例中，可從上述的柵極結(jié)構(gòu)214與215中移除偽柵極介電層216，因此 偽柵極介電層216可作為界面層，而免除形成界面層228的必要。高介電常數(shù)介電層230包含高介電常數(shù)介電材料，例如Hf02、HfSiO、HfSiON、 HfTaO, HfTiO, HfZrO, A10、ZrO, TiO、Ta2O5, Y2O3, SrTiO3 (STO)、BaTiO3 (BTO)、BaZrO, HfLaO,HfSiO, LaSiO, AlSiO, (Ba, Sr) TiO3 (BST)、A1203、Si3N4、氮氧化物(oxynitrides)、其他適合 的高介電常數(shù)介電材料，和/或前述的組合。在此實(shí)施例中，高介電常數(shù)介電層230的厚度 范圍約在10埃(人)至30埃(A)之間。覆蓋層232(也稱為擴(kuò)散層、阻擋層或蝕刻停止層(ESL))包含氮化鉭(tantalum nitride)，此外，覆蓋層232可包含鈦、氮化鈦(titanium nitride)、鉭、鎢、鋁、TaCN、 TiAlN、TaSiN、WN、其他適合的材料，和/或前述的組合。在此實(shí)施例中，覆蓋層232的厚度 范圍約在10埃(A)至200埃(A)之間。第一導(dǎo)電層2；34包含鋁、銅、鎢、鈦、鉭、氮化鈦、氮化鉭、TaC, TaSiN, TaCN、TiAl、 TiAIN、WN、金屬合金、摻雜的導(dǎo)電金屬氧化物、其他適合的材料，和/或前述的組合。第一 導(dǎo)電層可作為功函數(shù)層，用在NMOS元件的示范性功函數(shù)層包含氮化鉭、鋁化鈦(titanium aluminum)、氮化鋁鈦(titanium aluminum nitride)或前述的組合；且用在PMOS元件的示 范性功函數(shù)層包含鎢、氮化鈦、氮化鎢或前述的組合。在此實(shí)施例中，第一導(dǎo)電層234包含 P型功函數(shù)材料，例如氮化鈦(TiN)，其厚度范圍約在10埃(人)至200埃(人)之間。傳統(tǒng)的工藝包含利用沉積形成傳統(tǒng)的硬掩模層，例如旋轉(zhuǎn)涂布玻璃(spin-on glass，簡(jiǎn)稱S0G)或SiOC;將硬掩模層圖案化，暴露出在第一區(qū)或第二區(qū)的硬掩模層；結(jié)合 干式與濕式蝕刻工藝，完全地移除暴露出來的硬掩模層；以及用第二導(dǎo)電層置換第一導(dǎo)電 層。移除硬掩模層可包含以下順序首先，以干蝕刻工藝移除暴露出來的硬掩模層的一部 分，然后，利用等離子體處理步驟，例如氧氣等離子體處理，處理暴露出來的硬掩模層，以提 升暴露出來的硬掩模層的蝕刻選擇比。然后以濕蝕刻工藝，例如氫氟酸(HF)浸泡工藝，移 除剩余的暴露出來的硬掩模層。在此可以看到，蝕刻工藝的結(jié)合使用會(huì)對(duì)半導(dǎo)體元件200 造成損壞。例如，干蝕刻工藝可能會(huì)移除部分的覆蓋層(如覆蓋層232)，其用以覆蓋并保護(hù) 層間介電層(如ILD層226)，因此，氧氣等離子體處理會(huì)降低ILD層的介電常數(shù)。而濕蝕刻 工藝，特別是使用氫氟酸(HF)溶液(或氟基的蝕刻溶液)，會(huì)使得ILD層不想要被移除的部 位被移除。此外，濕蝕刻工藝會(huì)導(dǎo)致金屬殘留，其在半導(dǎo)體元件200中會(huì)引起漏電流問題。因此，本發(fā)明提供一種硬掩模層，其具有如下所述的硅氧烷高分子(siloxane polymer) 0使用含有硅氧烷高分子的硬掩模層可改善間隙填充能力(例如完全地填充柵極 結(jié)構(gòu)214與215的開口的剩余部分，而不具有空隙問題)，和/或光致抗蝕劑附著力。再者， 含有硅氧烷高分子的硬掩模層可以不需要實(shí)施氧氣等離子體處理去提升蝕刻選擇比，或不 需要使用含氟的濕蝕刻溶液(例如氫氟酸(HF)溶液)，即可以被移除。這可以避免高介電 常數(shù)介電質(zhì)以及金屬柵極受到損壞，避免層間介電層的介電常數(shù)降低，和/或避免層間介 電層損失。此外，硅氧烷高分子在波長(zhǎng)M8nm、193nm處以及這些波長(zhǎng)以下具有吸收作用，因 此，具有硅氧烷高分子的硬掩模層可作為抗反射涂層，增加聚焦視窗(focus window)與全 部圖案化的光刻深度(lithography depth) 0可以理解的是，不同的實(shí)施例可具有不同優(yōu) 點(diǎn)，并且任何實(shí)施例并不需要特定的優(yōu)點(diǎn)。參閱圖1及圖2D，于區(qū)塊108，在基底210之上形成具有硅氧烷高分子的硬掩模 層236，其中硬掩模層236填充在柵極結(jié)構(gòu)214與215的開口剩余的部分內(nèi)。在此實(shí)施 例中，硬掩模層236包含具有硅氧烷高分子的旋轉(zhuǎn)涂布玻璃(SOG)材料，因此，硬掩模層 236稱為硅氧烷高分子SOG或SPS材料。另外，硬掩模層236可包含摻氟硅玻璃(FSG)、摻碳氧化硅(如SiCOH)、黑鉆石(制造商為圣克拉拉(美國加州)的應(yīng)用材料公司)、溶 月交 疑月交(xerogel)、氣月交體(aerogel)系氣化碳(amorphous fluorinated carbon) > 聚對(duì)二甲苯(parylene)、二苯并環(huán)丁烯(BCB)、聚芳香烴醚(Flare)、低介電常數(shù)介電材料 SiLK(制造商為美國密西根州中部的陶氏化學(xué)公司)、聚亞酰胺(polyimide)、四乙氧基硅 燒(tetraethylorthosilicate，簡(jiǎn)稱 TE0S)形成的氧化物(TEOS formedoxide)、等離子體 增強(qiáng)型氧化物(plasma enhanced oxide，簡(jiǎn)稱PE oxide)、高深寬比沉積技術(shù)形成的氧化物 (high aspect ratio deposition process (HARP) formed oxide)、其他適合的低介電常數(shù) 介電材料，和/或前述的組合。其他用于硬掩模層236的替代材料也都具有硅氧烷高分子 基/官能基團(tuán)。硬掩模層236的厚度范圍約在100埃(人)至3000埃(人)之間，并且在此實(shí)施 例中，硬掩模層236的厚度約在1000埃(人)至2000埃(人)之間。如上所提及，具有硅氧烷高 分子的硬掩模層236可改善間隙填充能力。硅氧烷高分子包含環(huán)狀結(jié)構(gòu)的官能基團(tuán)，其中含有雙鍵。含有雙鍵的環(huán)狀結(jié)構(gòu)的 官能基團(tuán)可增加消光系數(shù)(extinction coefficient)，特別是對(duì)于波長(zhǎng)為193nm、248nm，和 /或365nm的輻射而言。例如，硬掩模層236的消光系數(shù)約為0. 1至0. 7。相較之下，傳統(tǒng)的 SOG材料對(duì)于從約IOOnm至約700nm的波長(zhǎng)而言，其消光系數(shù)近似于0。因此，硬掩模層236 可吸收特定的波長(zhǎng)，而作為抗反射涂層，其可以改善光刻圖案化視窗(photolithography patterningwindows)。硬掩模層236的一示范性組成如下
權(quán)利要求
1.一種方法，包括 提供一基底；形成一硬掩模層于該基底之上；形成一圖案化光致抗蝕劑層于該硬掩模層之上，使得該硬掩模層的一部分暴露出來； 以一干蝕刻工藝移除該硬掩模層暴露出來的該部分；利用氮?dú)獾入x子體灰化與氫氣等離子體灰化的其中至少一種移除該圖案化光致抗蝕 劑層；以及以一濕蝕刻工藝移除該硬掩模層剩余的部分。
2.如權(quán)利要求1所述的方法，其中在該基底之上形成該硬掩模層的步驟包括形成一含 有硅氧烷高分子的硬掩模層。
3.如權(quán)利要求2所述的方法，其中形成該含有硅氧烷高分子的硬掩模層的步驟包括利 用一具有環(huán)狀結(jié)構(gòu)的硅氧烷高分子，該環(huán)狀結(jié)構(gòu)包含雙鍵。
4.如權(quán)利要求2所述的方法，其中該硬掩模層為一旋轉(zhuǎn)涂布玻璃層。
5.如權(quán)利要求1所述的方法，其中該濕式蝕刻工藝包括使用氫氧化四甲基銨(TMAH)溶液。
6.如權(quán)利要求1所述的方法，還包括 在該硬掩模層與該基底之間形成一材料層；以及于移除該硬掩模層暴露出來的該部分之后，進(jìn)行濕蝕刻工藝移除該材料層暴露出來的 部分。
7.一種方法，包括提供一基底，具有一包含一柵極結(jié)構(gòu)的第一區(qū)以及一包含一柵極結(jié)構(gòu)的第二區(qū)，其中 在該些柵極結(jié)構(gòu)的開口中部分地填充一高介電常數(shù)介電層與一第一導(dǎo)電層；形成一含有硅氧烷高分子的硬掩模層于該基底之上，其中該硬掩模層填充該些柵極結(jié) 構(gòu)的該些開口的剩余的部分；形成一圖案化光致抗蝕劑層于該硬掩模層之上，使得在該第一區(qū)的該硬掩模層暴露出來；以一干蝕刻工藝移除在該第一區(qū)暴露出來的該硬掩模層； 以一灰化工藝移除該圖案化光致抗蝕劑層；以一濕蝕刻工藝從該第一區(qū)的該柵極結(jié)構(gòu)中移除該第一導(dǎo)電層；以及 以另一濕式蝕刻工藝移除在該第二區(qū)的該硬掩模層。
8.如權(quán)利要求7所述的方法，其中該灰化工藝包括使用氮?dú)獾入x子體、氫氣等離子體 或前述的組合。
9.如權(quán)利要求7所述的方法，其中以該濕式蝕刻工藝從該第一區(qū)的該柵極結(jié)構(gòu)中移除 該第一導(dǎo)電層的步驟包括使用氨水/雙氧水混合(APM)溶液。
10.如權(quán)利要求7所述的方法，其中以該另一濕式蝕刻工藝移除在該第二區(qū)的該硬掩 模層的步驟包括使用氫氧化四甲基銨溶液。
11.如權(quán)利要求7所述的方法，還包括在該第一區(qū)的該柵極結(jié)構(gòu)中形成一第二導(dǎo)電層。
12.—種集成電路的制造方法，包括 提供一基底，具有一第一區(qū)與一第二區(qū)；在該第一區(qū)形成一第一柵極結(jié)構(gòu)，且在該第二區(qū)形成一第二柵極結(jié)構(gòu)，其中該第一與 該第二柵極結(jié)構(gòu)包含一偽柵極；從該第一與該第二柵極結(jié)構(gòu)中移除該偽柵極，由此在該第一與該第二柵極結(jié)構(gòu)內(nèi)形成 一開口 ；形成一高介電常數(shù)介電層、一覆蓋層與一第一導(dǎo)電層，部分地填充在該第一與該第二 柵極結(jié)構(gòu)的該開口內(nèi)；在該基底之上形成一包含硅氧烷高分子的硬掩模層，其中該硬掩模層填充該第一與該 第二柵極結(jié)構(gòu)的該開口的剩余的部分；在該硬掩模層之上形成一圖案化光致抗蝕劑層，使得該第一區(qū)的該硬掩模層通過該圖 案化光致抗蝕劑層暴露出來；以一干蝕刻工藝移除該第一區(qū)的該硬掩模層，包含從該第一柵極結(jié)構(gòu)中移除該硬掩模 層，由此在該第一柵極結(jié)構(gòu)中形成另一開口，使得該第一導(dǎo)電層暴露出來；以一灰化工藝移除該圖案化光致抗蝕劑層，其中該灰化工藝包含使用氮?dú)獾入x子體、 氫氣等離子體或前述的組合；以一濕蝕刻工藝移除在該第一柵極結(jié)構(gòu)的該另一開口中暴露出來的該第一導(dǎo)電層； 形成一第二導(dǎo)電層，部分地填充在該第一區(qū)的第一柵極結(jié)構(gòu)的該另一開口中；以及 以另一濕蝕刻工藝移除該第二區(qū)的該硬掩模層。
13.如權(quán)利要求12所述的集成電路的制造方法，其中形成該包含硅氧烷高分子的硬掩 模層的步驟包括形成一具有環(huán)狀官能基的旋轉(zhuǎn)涂布玻璃層，該環(huán)狀官能基包含雙鍵，且形 成該具有環(huán)狀官能基的該旋轉(zhuǎn)涂布玻璃層的步驟包括使用一芳香族化合物以形成該環(huán)狀官能基。
14.如權(quán)利要求12所述的集成電路的制造方法，其中該濕蝕刻工藝包括使用氨水/雙 氧水混合溶液。
15.如權(quán)利要求12所述的集成電路的制造方法，其中該另一濕蝕刻工藝包括使用一無 氟的濕蝕刻溶液。
全文摘要
本發(fā)明提供集成電路的制造方法，在一實(shí)施例中，此方法包括提供基底，于基底之上形成硬掩模層，于硬掩模層之上形成圖案化光致抗蝕劑層，使得部分的硬掩模層暴露出來，以干蝕刻工藝移除暴露出來的硬掩模層，使用氮?dú)獾入x子體灰化與氫氣等離子體灰化其中至少一種方式移除圖案化光致抗蝕劑層，以及用濕蝕刻工藝移除剩余的硬掩模層。本發(fā)明使用含有硅氧烷高分子的硬掩模層可改善間隙填充能力和/或光致抗蝕劑附著力。含有硅氧烷高分子的硬掩模層不需要實(shí)施氧氣等離子體處理去提升蝕刻選擇比，或不需要使用含氟的濕蝕刻溶液，即可以被移除?？梢员苊飧呓殡姵?shù)介電質(zhì)以及金屬柵極受到損壞，避免層間介電層的介電常數(shù)降低，和避免層間介電層損失。
文檔編號(hào)H01L21/28GK102142367SQ20101019282
公開日2011年8月3日 申請(qǐng)日期2010年5月27日 優(yōu)先權(quán)日2010年1月29日
發(fā)明者林舜武, 蔡方文, 許光源, 陳立勛, 黃靖宇 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司