專利名稱：自對準溝槽式功率半導體結(jié)構的制造方法
技術領域：
本發(fā)明涉及一種溝槽式功率半導體結(jié)構的制作方法，特別是一種自對準 (self-aligned)溝槽式半導體結(jié)構的制作方法。
背景技術：
圖IA與圖IC為一典型溝槽式功率半導體結(jié)構的制作流程。如圖IA所示，首先， 于一硅基材110上制作柵極溝槽120。隨后，沿著柵極溝槽120的內(nèi)側(cè)表面形成一柵極氧化層130。接下來，沉積多晶硅材料于硅基材110的表面，并以回蝕(etching back)的方式去除多余的多晶硅材料，形成一柵極多晶硅結(jié)構140于此柵極溝槽120內(nèi)。接下來，如圖IB所示，以離子植入方式植入摻雜物于硅基材110內(nèi)，以形成本體 150環(huán)繞柵極溝槽120。然后，植入不同導電型的摻雜物于本體150內(nèi)，以形成源極摻雜區(qū) 160于本體層150的上部分。接下來，如圖IC所示，沉積一介電層170于硅基材110的裸露表面，并且填滿柵極溝槽120。然后，以微影蝕刻方式在介電層170與本體150中形成接觸窗180以裸露源極摻雜區(qū)160。溝槽式功率半導體元件微縮技術的發(fā)展，會受到黃光微影制程的極限的限制。受限于溝槽與接觸窗的臨界寬度(critical dimension)以及對準控制的容許誤差 (tolerance)，柵極溝槽120與接觸窗180的距離無法任意縮減，否則容易產(chǎn)生漏電流、導致臨界電壓的變異或是耐雪崩(UIQ能力下降?；诖耍芟抻跍喜叟c接觸窗的臨界寬度以及對準控制的容許誤差范圍，如何增加溝槽式功率半導體結(jié)構的元件密度，為本技術領域待解決的課題。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種高密度溝槽式功率半導體結(jié)構的制造方法，利用自對準(self alignment)的方式，克服柵極溝槽與接觸窗的臨界寬度以及對準控制的容許誤差范圍對于元件密度所造成的限制。本發(fā)明提供一種自對準溝槽式功率半導體結(jié)構的制造方法，包括下列步驟a)形成一溝槽式多晶硅柵極結(jié)構于一硅基材內(nèi)；b)形成一自對準多晶硅延伸結(jié)構由溝槽式多晶硅柵極結(jié)構向上延伸，此自對準多晶硅延伸結(jié)構的寬度小于溝槽式多晶硅柵極結(jié)構的寬度；c)氧化前述自對準多晶硅延伸結(jié)構，以形成一氧化硅突出結(jié)構于溝槽式多晶硅柵極結(jié)構上方；以及d)形成一第一間隔層結(jié)構(spacer)于氧化硅突出結(jié)構的側(cè)邊，以定義一源極接觸窗于硅基材內(nèi)。換句話說，本發(fā)明提供一種自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，包括下列步驟形成一溝槽式多晶硅柵極結(jié)構于一硅基材內(nèi)；形成一自對準多晶硅延伸結(jié)構由該溝槽式多晶硅柵極結(jié)構向上延伸，該自對準多晶硅延伸結(jié)構的寬度小于該溝槽式多晶硅柵極結(jié)構的寬度；
氧化該自對準多晶硅延伸結(jié)構，形成一氧化硅突出結(jié)構于該溝槽式多晶硅柵極結(jié)構上方；以及形成一第一間隔層結(jié)構于該氧化硅突出結(jié)構的側(cè)邊，以定義一源極接觸窗于該硅基材內(nèi)。關于本發(fā)明的優(yōu)點與精神可以借助于以下的發(fā)明詳述及附圖得到進一步的了解。


圖IA與圖IC為一典型溝槽式功率半導體結(jié)構的制作流程；圖2A至圖21為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第一實施例；圖3A至圖3C為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第二實施例；圖4A至圖4B為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第三實施例；圖5A至圖5D為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第四實施例。主要元件附圖標記說明硅基材110柵極溝槽120柵極氧化層130柵極多晶硅結(jié)構140本體 150源極摻雜區(qū)160介電層170接觸窗180硅基材210罩幕層220開口 222柵極溝槽230柵極介電層232溝槽式多晶硅柵極結(jié)構MO第二間隔層結(jié)構250自對準多晶硅延伸結(jié)構對2氧化硅突出結(jié)構沈0氧化層洸2本體 270源極摻雜區(qū)沘0第一間隔層結(jié)構沈5源極接觸窗沘2重摻雜區(qū)沘5源極金屬層四0硅基材310柵極溝槽330
柵極介電層332溝槽式多晶硅柵極結(jié)構340第二間隔層結(jié)構350自對準多晶硅延伸結(jié)構342保護層；352厚氧化層362硅基材410罩幕層420柵極溝槽430柵極介電層432多晶硅結(jié)構440自對準多晶硅延伸結(jié)構440a溝槽式多晶硅柵極結(jié)構440b氧化硅突出結(jié)構460
具體實施例方式本發(fā)明的技術特征利用硬質(zhì)罩幕層(Hard mask)與多晶硅回蝕(Polyetch back) 后所形成的高度落差，于多晶硅柵極上方形成間隔層結(jié)構(spacer)。并利用間隔層結(jié)構定義出來的空間，再進行一次多晶硅沉積與回蝕(Poly deposition&etch back)步驟，以形成了多晶硅突出結(jié)構。由于此多晶硅突出結(jié)構的厚度較薄，因此可以利用熱氧化制程 (Thermaloxide process)氧化此多晶硅突出結(jié)構。此熱氧化制程所形成氧化硅突出結(jié)構與硅基材的高低落差便可應用于制作間隔層結(jié)構，以定義接觸窗的位置。如此一來即可避免傳統(tǒng)黃光制程容易產(chǎn)生對準誤差的缺點。圖2A至圖21為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第一實施例。如圖2A 所示，首先，形成一罩幕層220于一硅基材210的上表面。罩幕層220具有一開口 222定義一柵極溝槽230。此罩幕層220可以采用典型的硬質(zhì)罩幕層(hard mask)，其構成材料通常為氧化硅或氮化硅。隨后，通過罩幕層220蝕刻硅基材210，以形成柵極溝槽230于硅基材 210內(nèi)。接下來，形成一柵極介電層232覆蓋柵極溝槽230的內(nèi)側(cè)表面。隨后，如圖2B所示，沉積多晶硅材料于硅基材210上，并填入柵極溝槽230內(nèi)。然后再施以回蝕制程，以形成溝槽式多晶硅柵極結(jié)構240于柵極溝槽230內(nèi)。如圖2B所示，在形成溝槽式多晶硅柵極結(jié)構240之后，直接在罩幕層220的開口 222的側(cè)壁上，制作第二間隔層結(jié)構(spacer) 250。此第二間隔層結(jié)構250由溝槽式多晶硅柵極結(jié)構MO的上表面向上延伸。接下來，如圖2C所示，在第二間隔層結(jié)構250所定義的空間中填入多晶硅材料，以形成自對準多晶硅延伸結(jié)構242于溝槽式多晶硅柵極結(jié)構240 上方。通過第二間隔層結(jié)構250的制作，自對準多晶硅延伸結(jié)構M2的寬度小于溝槽式多晶硅柵極結(jié)構240的寬度，并且自對準多晶硅延伸結(jié)構242大致對準溝槽式多晶硅柵極結(jié)構240的中央。接下來，如圖2D所示，移除罩幕層220與第二間隔層結(jié)構250，使自對準多晶硅延伸結(jié)構242的側(cè)面與溝槽式多晶硅柵極結(jié)構240的上表面裸露于外。本步驟可采用選擇性蝕刻制程，來達到移除罩幕層220與第二間隔層結(jié)構250的目的。就一較佳實施例而言，前述罩幕層220與第二間隔層結(jié)構250可利用氧化硅材料制作，以簡化此選擇性蝕刻制程。隨后，如圖2E所示，對自對準多晶硅延伸結(jié)構242與溝槽式多晶硅柵極結(jié)構240 的裸露表面施以一氧化制程，以形成一氧化硅突出結(jié)構260于溝槽式多晶硅柵極結(jié)構240 的上方。由于自對準多晶硅延伸結(jié)構M2的側(cè)面完全裸露于外，且自對準多晶硅延伸結(jié)構 242的寬度遠小于溝槽式多晶硅柵極結(jié)構240的寬度。因此，此氧化制程只會在溝槽式多晶硅柵極結(jié)構MO的表面區(qū)域形成氧化層，而不會對于溝槽式多晶硅柵極結(jié)構240的截面尺寸造成太大的影響。其次，在本實施例中，由于硅基材210的上表面裸露于外，因此，此氧化制程會同時在硅基材210的上表面形成一氧化層沈2，供后續(xù)離子植入制程之用。接下來，如圖2F所示，以離子植入方式植入第一導電型摻雜物于硅基材210內(nèi)，以形成本體270環(huán)繞溝槽式多晶硅柵極結(jié)構M0。然后，以離子植入方式植入第二導電型摻雜物于硅基材210的表面區(qū)域，以形成源極摻雜區(qū)觀0于本體270的上部分。前述第一導電型摻雜物與第二導電型摻雜物可以分別是P型摻雜物與N型摻雜物，或是N型摻雜物與P 型摻雜物。然后，如圖2F所示，形成一第一間隔層結(jié)構265于氧化硅突出結(jié)構沈0的側(cè)壁， 以定義源極接觸窗的位置。接下來，如圖2G與圖2H所示，直接利用此第一間隔層結(jié)構沈5為屏蔽，蝕刻覆蓋硅基材210表面的氧化層262與部份的源極摻雜區(qū)觀0，以形成源極接觸窗282延伸至硅基材210內(nèi)。隨后，如圖2H所示，通過第一間隔層結(jié)構265植入第一導電型摻雜物至源極接觸窗觀2的底部，以形成一重摻雜區(qū)285于本體270內(nèi)。最后，如圖21所示，形成一源極金屬層290于硅基材210上，以電性連接至源極摻雜區(qū)280與本體270。如前述，自對準多晶硅延伸結(jié)構對2對準于溝槽式多晶硅柵極結(jié)構240的中央。因此，氧化自對準多晶硅延伸結(jié)構242所形成的氧化硅突出結(jié)構260也會對準于溝槽式多晶硅柵極結(jié)構240的中央處。本實施例直接利用制作于此氧化硅突出結(jié)構沈0的側(cè)壁的的第一間隔層結(jié)構265來定義源極接觸窗觀2的位置，可避免不同微影制程間的對準誤差的產(chǎn)生。此外，在本實施例中，源極接觸窗282與溝槽式多晶硅柵極結(jié)構240的間隔距離大致是由第一間隔層結(jié)構265的厚度所決定，因此，可以避免微影制程的臨界寬度的限制。又，本實施例形成于溝槽式多晶硅柵極結(jié)構240上方的氧化硅突出結(jié)構260的寬度小于溝槽式多晶硅柵極結(jié)構240的寬度，更有助于縮減源極接觸窗282與溝槽式多晶硅柵極結(jié)構240的間隔距離，以達到提高元件密度的目的。圖3A至圖3C為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第二實施例。以下僅就本實施例與前述第一實施例的差異處進行說明。首先，如圖3A所示，利用一光阻層(未圖示)形成一柵極溝槽330于硅基材310內(nèi)。隨后，形成一柵極介電層332覆蓋柵極溝槽 330的內(nèi)側(cè)表面。接下來，填入多晶硅材料于柵極溝槽330內(nèi)以形成溝槽式多晶硅柵極結(jié)構 340。此溝槽式多晶硅柵極結(jié)構340位于柵極溝槽330的下部份，其上表面與硅基材310的上表面間隔一預設距離。隨后，形成第二間隔層結(jié)構350于柵極溝槽330內(nèi)。此第二間隔層結(jié)構350位于柵極溝槽330的上部份的側(cè)壁上。接下來，如圖;3B所示，填入多晶硅材料于第二間隔層結(jié)構350所定義的空間內(nèi)，并施以回蝕制程，以形成自對準多晶硅延伸結(jié)構342于溝槽式多晶硅柵極結(jié)構340上方。隨后，如圖3C所示，形成一保護層352覆蓋自對準多晶硅延伸結(jié)構342的上表面。然后再以氧化方式，形成一厚氧化層362于硅基材310的表面區(qū)域。保護層352用以防止自對準多晶硅延伸結(jié)構342在圖3C的氧化步驟中被氧化為氧化硅。因此，保護層352可以是由氮化硅、氧化硅或是其他可以有效隔絕氧原子的材料所構成。接下來，移除位于硅基材310上表面的厚氧化層362、第二間隔層結(jié)構350與保護層352，使自對準多晶硅延伸結(jié)構342裸露于外，并且突出于硅基材310的上表面。當?shù)诙g隔層結(jié)構350與保護層352都是由氧化硅所構成時，可通過蝕刻方式，同時去除厚氧化層 362、第二間隔層結(jié)構350與保護層352。當?shù)诙g隔層結(jié)構350與保護層352都是由氮化硅所構成時，可以先利用選擇性蝕刻的方式去除厚氧化層362，然后再去除第二間隔層結(jié)構 350與保護層352。當然，前述第二間隔層結(jié)構350與保護層352亦可以是由不同的材料所構成。本實施例的后續(xù)制程如同本發(fā)明第一實施例(請參照圖2D)，在此不予贅述。圖4A與圖4B為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第三實施例。以下僅就本實施例與前述第二實施例的差異處進行說明。圖4A的步驟承接圖;3B。如圖4A所示， 以形成自對準多晶硅延伸結(jié)構342于溝槽式多晶硅柵極結(jié)構340上方的步驟后，形成一保護層352覆蓋自對準多晶硅延伸結(jié)構342的上表面。接下來，比較圖3C與圖4B所示，本實施例不采用氧化方式形成厚氧化層362，而是直接利用保護層352與第二間隔層結(jié)構350為屏蔽，由硅基材310的上表面以蝕刻方式(例如選擇性蝕刻方式)削減硅基材310的厚度。 使自對準多晶硅延伸結(jié)構342突出于硅基材310的上表面。然后，再移除保護層352與第二間隔層結(jié)構350，使自對準多晶硅延伸結(jié)構342裸露于外。前述的保護層352與第二間隔層結(jié)構350可以是由氧化硅或是氮化硅等材料所構成，以利于采用蝕刻方式削減硅基材 310的厚度。前述實施例利用保護層352與第二間隔層結(jié)構350為屏蔽蝕刻硅基材310。不過， 本發(fā)明并不限于此。本實施例亦可以僅僅利用位于自對準多晶硅延伸結(jié)構342上方的保護層352為屏蔽，搭配具有方向性的蝕刻技術，如反應離子蝕刻(RIE)，來蝕刻硅基材310。圖5A至圖5D為本發(fā)明溝槽式功率半導體結(jié)構的制作方法的第四實施例。以下僅就本實施例與前述第一實施例的差異處進行說明。如圖5A所示，首先，形成一罩幕層420 于一硅基材410的上表面。隨后，通過罩幕層420蝕刻硅基材410，以形成柵極溝槽430于硅基材410內(nèi)。接下來，形成一柵極介電層432覆蓋柵極溝槽430的內(nèi)側(cè)表面。隨后，沉積多晶硅材料于硅基材410上，并填入柵極溝槽430與罩幕層420的開口 422內(nèi)。然后再對多晶硅材料施以回蝕制程，以形成一多晶硅結(jié)構440。此多晶硅結(jié)構440由柵極溝槽430向上延伸至罩幕層420內(nèi)。接下來，如圖5B所示，移除罩幕層420，使多晶硅結(jié)構440的上部份裸露于外。然后，利用一道氧化制程氧化多晶硅結(jié)構440的裸露表面。接下來，如圖5C所示，以蝕刻的方式，去除多晶硅結(jié)構440表面氧化的部份，以削減多晶硅結(jié)構440的上部份的寬度。如圖中所示，此多晶硅結(jié)構440的上部份裸露于外，下部份則是位于硅基材410內(nèi)。因此，經(jīng)過氧化與蝕刻的制程后，在此多晶硅結(jié)構440的上部份會形成一寬度較窄的自對準多晶硅延伸結(jié)構440a突出于硅基材410的上表面，下部份則構成一溝槽式多晶硅柵極結(jié)構440b位于硅基材410內(nèi)。前述制造流程先利用一道氧化制程氧化裸露于外的多晶硅結(jié)構440，然后再以蝕刻方式削減多晶硅結(jié)構440的上部份的寬度。不過，本發(fā)明并不限于此。就一實施例而言，請參照圖5A所示，在移除罩幕層420后，可直接針對裸露于外的多晶硅結(jié)構440進行蝕刻， 以形成如圖5C所示的自對準多晶硅延伸結(jié)構440a。隨后，如圖5D所示，再進行一次氧化制程，使自對準多晶硅延伸結(jié)構440a完全被氧化，以形成氧化硅突出結(jié)構460覆蓋于溝槽式多晶硅柵極結(jié)構440b上方。本實施例的后續(xù)步驟與本發(fā)明第一實施例(請參照圖2E)相類似，在此不予贅述。如前述，本發(fā)明所提供的制造方法利用自對準(klf-Alignment)的制程來縮小溝槽式多晶硅柵極結(jié)構與源極接觸窗之間的間隔距離，因此，能夠克服微影制程的極限。其次，本發(fā)明所提供的制造方法也有助于提升制程的良率控制，提高晶圓(Wafer)上不同位置的元件特性的均勻性。此外，本發(fā)明所提供的制造方法亦容易搭配在現(xiàn)有的溝槽式功率半導體制程，特別適用于窄溝槽的制程，因此，具有成本低且可行性高的優(yōu)點。以上所述，僅為本發(fā)明的較佳實施例而已，當不能以此限定本發(fā)明權利要求保護范圍，即凡依本發(fā)明權利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修改，皆仍屬本發(fā)明權利要求涵蓋的范圍內(nèi)。另外本發(fā)明的任一實施例或權利要求不須達到本發(fā)明所揭示的全部目的或優(yōu)點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的權利要求保護范圍。
權利要求
1.一種自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，包括下列步驟 形成一溝槽式多晶硅柵極結(jié)構于一硅基材內(nèi)；形成一自對準多晶硅延伸結(jié)構由該溝槽式多晶硅柵極結(jié)構向上延伸，該自對準多晶硅延伸結(jié)構的寬度小于該溝槽式多晶硅柵極結(jié)構的寬度；氧化該自對準多晶硅延伸結(jié)構，形成一氧化硅突出結(jié)構于該溝槽式多晶硅柵極結(jié)構上方；以及形成一第一間隔層結(jié)構于該氧化硅突出結(jié)構的側(cè)邊，以定義一源極接觸窗。
2.如權利要求1所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，形成該溝槽式多晶硅柵極結(jié)構的步驟包括形成一罩幕層于該硅基材的上表面，該罩幕層具有一開口定義一柵極溝槽； 通過該罩幕層蝕刻該硅基材，以形成該柵極溝槽于該硅基材內(nèi)； 形成一柵極介電層覆蓋該柵極溝槽的內(nèi)側(cè)表面；以及填入多晶硅材料于該柵極溝槽內(nèi)。
3.如權利要求2所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，形成該自對準多晶硅延伸結(jié)構的步驟包括形成一第二間隔層結(jié)構于該罩幕層的該開口的側(cè)邊；以及填入多晶硅材料于該開口內(nèi)，以形成該自對準多晶硅延伸結(jié)構。
4.如權利要求3所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，該第二間隔層結(jié)構由氧化硅或氮化硅所構成。
5.如權利要求2所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，該罩幕層由氧化硅所構成。
6.如權利要求1所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，該自對準多晶硅延伸結(jié)構完全被氧化，以形成該氧化硅突出結(jié)構突出該硅基材的上表面。
7.如權利要求1所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，氧化該自對準多晶硅延伸結(jié)構的步驟同時氧化該溝槽式多晶硅柵極結(jié)構的上表面。
8.如權利要求2所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，該多晶硅材料填入該柵極溝槽與該開口以形成一多晶硅結(jié)構，該多晶硅結(jié)構的一下部分構成該溝槽式多晶硅柵極結(jié)構，并且，形成該自對準多晶硅延伸結(jié)構的步驟包括移除該罩幕層，使該多晶硅結(jié)構的一上部份裸露于外；以及削減該多晶硅結(jié)構的該上部份的寬度，以形成該自對準多晶硅延伸結(jié)構突出該硅基材。
9.如權利要求8所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，削減該多晶硅結(jié)構的該上部份的寬度的步驟包括以氧化方式，形成一氧化層于該多晶硅結(jié)構的該上部份的表面；以及去除該氧化層，以形成該自對準多晶硅延伸結(jié)構突出該硅基材。
10.如權利要求1所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，形成該溝槽式多晶硅柵極結(jié)構的步驟包括利用一光阻層形成一柵極溝槽于該硅基材內(nèi)； 形成一柵極介電層覆蓋該柵極溝槽的內(nèi)側(cè)表面；以及填入多晶硅材料于該柵極溝槽內(nèi)，以形成該溝槽式多晶硅柵極結(jié)構于該柵極溝槽的下部份。
11.如權利要求10所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，形成該自對準多晶硅延伸結(jié)構的步驟包括形成一第二間隔層結(jié)構于該柵極溝槽的上部份的側(cè)邊；填入多晶硅材料于該柵極溝槽的該上部份，以形成該自對準多晶硅延伸結(jié)構；以及由該硅基材的上表面削減該硅基材的厚度，使該自對準多晶硅延伸結(jié)構突出該硅基材。
12.如權利要求11所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，由該硅基材的上表面削減該硅基材的厚度的步驟包括以氧化方式，形成一厚氧化層于該硅基材的表面區(qū)域；以及移除該厚氧化層，使該自對準多晶硅延伸結(jié)構突出該硅基材。
13.如權利要求11所述的自對準溝槽式功率半導體結(jié)構的制造方法，其特征在于，由該硅基材的上表面削減該硅基材的厚度的步驟是形成一保護層覆蓋該自對準多晶硅延伸結(jié)構，并利用該保護層為屏蔽蝕刻該硅基材。
全文摘要
一種自對準溝槽式功率半導體結(jié)構的制造方法，包括下列步驟a)形成一溝槽式多晶硅柵極結(jié)構于一硅基材內(nèi)；b)形成一自對準多晶硅延伸結(jié)構由溝槽式多晶硅柵極結(jié)構向上延伸，此自對準多晶硅延伸結(jié)構的寬度小于溝槽式多晶硅柵極結(jié)構的寬度；c)氧化前述自對準多晶硅延伸結(jié)構，以形成一氧化硅突出結(jié)構于溝槽式多晶硅柵極結(jié)構上方；以及d)形成一間隔層結(jié)構(spacer)于氧化硅突出結(jié)構的側(cè)邊，以定義一源極接觸窗于硅基材內(nèi)。本發(fā)明所提供的制造方法利用自對準(Self-Alignment)的制程來縮小溝槽式多晶硅柵極結(jié)構與源極接觸窗之間的間隔距離，能夠克服微影制程的極限，有助于提升制程的良率控制，提高晶圓(Wafer)上不同位置的元件特性的均勻性，成本低且可行性高。
文檔編號H01L21/28GK102263019SQ20101018675
公開日2011年11月30日 申請日期2010年5月25日 優(yōu)先權日2010年5月25日
發(fā)明者葉俊瑩 申請人:科軒微電子股份有限公司