專利名稱：整合肖特基二極管與功率晶體管于基材的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種功率半導(dǎo)體結(jié)構(gòu)的制造方法，特別是關(guān)于一種整合功率晶體管與肖特基二極管(Schottky diode)于基材的制造方法。
背景技術(shù)：
在溝槽式功率半導(dǎo)體的應(yīng)用領(lǐng)域中，越來越注重切換速度的表現(xiàn)，此特性的改善提升能明顯幫助高頻電路操作中的切換損失。利用肖特基二極管來改善功率半導(dǎo)體組件的切換損失，是一個常見的解決方法。圖1為一利用肖特基二極管SDl改善金氧半晶體管Tl的切換損失的電路示意圖。 如圖中所示，金氧半晶體管Tl的本體二極管(bodydiode)Dl并聯(lián)于肖特基二極管SD1。由于肖特基二極管SD的啟動電壓低于本體二極管D1。因此，當金氧半晶體管Tl的源漏極存在順向偏壓時，肖特基二極管SDl可避免本體二極管Dl被導(dǎo)通(turn on)。亦即，在此情況下，電流是由源極S經(jīng)由肖特基二極管SDl流動至漏極D。值得注意的是，相較于本體二極管Dl由導(dǎo)通轉(zhuǎn)變?yōu)椴粚?dǎo)通(turnoff)的過程中， 因為少數(shù)載子(minority carrier)存在而會造成時間延遲，肖特基二極管不具有少數(shù)載子，因此，可以避免時間延遲，而有助于改善切換損失。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種溝槽式功率半導(dǎo)體結(jié)構(gòu)及其制作方法，可以利用既有的半導(dǎo)體制造方法，在制作溝槽式功率晶體管的同時制作肖特基二極管并聯(lián)于此溝槽式功率晶體管。為達到上述目的，本發(fā)明提供一種整合功率晶體管與肖特基二極管(khottky diode)于同一基材的制造方法。此制造方法可適用于溝槽式功率晶體管與平面式功率晶體管。就溝槽式功率晶體管而言，首先，提供一第一導(dǎo)電型的基材。隨后，形成至少一柵極多晶硅結(jié)構(gòu)與一第二多晶硅結(jié)構(gòu)于基材，第二多晶硅結(jié)構(gòu)具有至少一部分覆蓋基材的一上表面，具體包括形成至少一個第一溝槽與至少二個第二溝槽于基材。接下來，形成一介電層于第一溝槽與第二溝槽的內(nèi)側(cè)表面。然后，形成至少一柵極多晶硅結(jié)構(gòu)于第一溝槽內(nèi)。接下來，形成一第二多晶硅結(jié)構(gòu)填入第二溝槽內(nèi)，并且覆蓋第二溝槽間的基材的上表面。接下來，以離子植入方式形成至少一第二導(dǎo)電型的本體與一第一導(dǎo)電型的源極摻雜區(qū)于柵極多晶硅結(jié)構(gòu)與第二多晶硅結(jié)構(gòu)之間。然后，形成一層間介電層于柵極多晶硅結(jié)構(gòu)上，以定義一源極接觸窗，并且至少裸露部分第二多晶硅結(jié)構(gòu)。最后，以及去除至少部分第二多晶硅結(jié)構(gòu)，以形成一肖特基接觸窗裸露基材。依據(jù)本發(fā)明的一實施例，層間介電層具有一第一部分與一第二部分，其中，第一部分覆蓋柵極多晶硅結(jié)構(gòu)，第二部分則覆蓋部分第二多晶硅結(jié)構(gòu)的一上表面。第一部分與第二部分間具有一開口以定義源極接觸窗。在本發(fā)明的一實施例中，源極接觸窗定義于層間介電層與第二多晶硅結(jié)構(gòu)間。
就平面式功率晶體管而言，依據(jù)本發(fā)明的一實施例，柵極多晶硅結(jié)構(gòu)與第二多晶硅結(jié)構(gòu)完全位于基材的上表面。綜上，本發(fā)明所提供的制造方法有助于降低制造成本。關(guān)于本發(fā)明的優(yōu)點與精神可以借助以下的發(fā)明詳述及所附附圖得到進一步的了解。


圖1為一利用肖特基二極管改善功率晶體管的切換損失的電路示意圖；圖2A至圖2E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第一實施例；圖3A至圖3E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第二實施例；圖4A至圖4E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第三實施例；圖5A至圖5E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第四實施例；圖6A至圖6E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第五實施例。主要元件附圖標記說明肖特基二極管SDl金氧半晶體管Tl本體二極管Dl柵極G源極S漏極D硅基板100，200磊晶層110，210晶體管區(qū)域Al，A2肖特基二極管區(qū)域Bi，B2第一溝槽120a第二溝槽120b介電層130,230柵極多晶硅結(jié)構(gòu)142，M2第二多晶硅結(jié)構(gòu)144，M4，444區(qū)塊 244a，244b本體 150a, 150b, 250a, 250b漂移區(qū)150c，250c源極圖案層160，洸0源極摻雜區(qū)162，洸2，362
重摻雜區(qū)164，264，364，464，564層間介電層的第一部分172，272層間介電層的第二部分174，274開口 275源極接觸窗176，276，376，476，576肖特基接觸窗178，278，478，578源極金屬層180，沘0
具體實施例方式圖2A至圖2E為本發(fā)明整合功率晶體管與肖特基二極管(khottkydiode)于同一基材的制造方法的第一實施例。本實施例將溝槽式功率晶體管與肖特基二極管整合于同一基材。如圖2A所示，首先，提供一第一導(dǎo)電型的硅基板100，并且形成一第一導(dǎo)電型的磊晶層110于此硅基板100上，以構(gòu)成此半導(dǎo)體結(jié)構(gòu)的基材。此磊晶層110的上表面可定義出至少一晶體管區(qū)域Al與至少一肖特基二極管區(qū)域Bi，分別用以容納溝槽式功率晶體管與肖特基二極管。隨后，形成至少一個第一溝槽120a于晶體管區(qū)域Al與至少二個第二溝槽 120b于肖特基二極管區(qū)域Bl (圖中以四個第二溝槽120b為例)。然后，形成一介電層130 至少覆蓋第一溝槽120a與第二溝槽120b的內(nèi)側(cè)表面。其中，形成于第一溝槽120a內(nèi)的介電層130即作為溝槽式功率晶體管的柵極介電層。隨后，如圖2B所示，沉積一多晶硅層(未圖示)于磊晶層110上，并施以微影蝕刻制程，形成一柵極多晶硅結(jié)構(gòu)142于第一溝槽120a內(nèi)，同時形成一第二多晶硅結(jié)構(gòu)144于第二溝槽120b的上方。柵極多晶硅結(jié)構(gòu)142作為溝槽式功率晶體管的柵極。第二多晶硅結(jié)構(gòu)144具有多個延伸部填入這些第二溝槽120b內(nèi)，并且覆蓋這些第二溝槽120b的磊晶層110的上表面。接下來，以第二多晶硅結(jié)構(gòu)144為屏蔽，植入第二導(dǎo)電型摻雜于磊晶層110內(nèi)。此離子植入步驟除了會在晶體管區(qū)域Al內(nèi)形成本體150a環(huán)繞第一溝槽120a，也會在第一溝槽120a與第二溝槽120b之間形成本體150b。不過，因為第二多晶硅結(jié)構(gòu)144的存在，在相鄰第二溝槽120b之間不會形成第二導(dǎo)電型的本體。接下來，利用一源極光罩，形成一源極圖案層160于本體150a，150b上，以定義源極的位置。然后，利用此源極圖案層160與第二多晶硅結(jié)構(gòu)144為屏蔽，植入第一導(dǎo)電型摻雜于本體150a，150b內(nèi)，以形成多個源極摻雜區(qū) 162于本體150a，150b內(nèi)。就本體150b而言，共有二個源極摻雜區(qū)162分別鄰接于第一溝槽120a與第二溝槽120b。隨后，如圖2C所示，全面沉積層間介電材料(未圖示)覆蓋柵極多晶硅結(jié)構(gòu)142、 磊晶層110與第二多晶硅結(jié)構(gòu)144。然后，以微影蝕刻方式去除位于本體150a，150b上方的部分層間介電材料，以形成一層間介電層。此層間介電層具有一第一部分172與至少一第二部分174于磊晶層110上。其中，第一部分172覆蓋柵極多晶硅結(jié)構(gòu)142。第二部分174 完全覆蓋第二多晶硅結(jié)構(gòu)144的側(cè)面，但僅覆蓋第二多晶硅結(jié)構(gòu)144的部分上表面。并且， 第一部分172與第二部分174間定義出源極接觸窗176。隨后，利用層間介電層為屏蔽，植入第二導(dǎo)電型摻雜于本體150a，150b內(nèi)，以形成重摻雜區(qū)164于相鄰二個源極摻雜區(qū)162 之間。
如圖中所示，在本實施例中，層間介電層的第二部分174位于鄰近于晶體管區(qū)域 Al的第二溝槽120b的上方，并且，僅覆蓋位于其正下方的第二溝槽120b及其鄰近區(qū)域，而不延伸至其他的第二溝槽120b。就一實施例而言，此第二部分174的寬度可以大致等同于第一部分172的寬度。其次，本實施例定義于基材上的肖特基二極管區(qū)域Bl位于二個晶體管區(qū)域Al間，此層間介電層具有二個第二部分174分別位于肖特基二極管區(qū)域Bl的相對兩側(cè)。在這兩個第二部分174之間定義出一肖特基接觸窗178。接下來，如圖2D所示，利用層間介電層為屏蔽，以非等向性蝕刻技術(shù)，蝕刻裸露于外的磊晶層110與第二多晶硅結(jié)構(gòu)144，形成源極接觸窗176于本體150a，150b內(nèi)，以裸露源極摻雜區(qū)162與前述重摻雜區(qū)164。此蝕刻步驟同時形成肖特基接觸窗178于第二多晶硅結(jié)構(gòu)144中，以裸露磊晶層110中的漂移區(qū)(drift region) 150c。一般而言，在進行此蝕刻步驟之前，可先施以一熱驅(qū)入(drive-in)步驟，使重摻雜區(qū)164的范圍深入磊晶層110 內(nèi)，以確保在形成源極接觸窗176之后，仍能保有部分重摻雜區(qū)164于源極接觸窗176的底部。如圖2E所示，在完成源極接觸窗176與肖特基接觸窗178的制作后，沉積一源極金屬層180覆蓋層間介電層，并且填入源極接觸窗176與肖特基接觸窗178，以形成肖特基二極管于肖特基接觸窗178的底面。本實施例的制造方法在制造柵極多晶硅結(jié)構(gòu)142的步驟中，同時制造第二多晶硅結(jié)構(gòu)144于肖特基二極管區(qū)域Bi，并利用此第二多晶硅結(jié)構(gòu)144，防止后續(xù)離子植入步驟在肖特基二極管區(qū)域Bl植入摻雜。此外，第二多晶硅結(jié)構(gòu)144并不電連接至柵極(即柵極多晶硅結(jié)構(gòu)142)，而電連接至源極(即源極摻雜區(qū)162)。此外，本實施例的制造方法在制造層間介電層的步驟中，除了形成第一部分172覆蓋柵極多晶硅結(jié)構(gòu)142，同時也形成第二部分174于第二多晶硅結(jié)構(gòu)144上以定義肖特基接觸窗178。并且利用后續(xù)蝕刻本體150a， 150b以形成源極接觸窗176的步驟，同時蝕刻第二多晶硅結(jié)構(gòu)144以形成肖特基接觸窗 178。因此，本實施例所提供的制造方法可以直接套用至一般溝槽式晶體管的制造方法中， 而有助于降低制造成本。其次，請參照圖2E所示，由于第二多晶硅結(jié)構(gòu)144透過源極金屬層180電連接至源極，當源極與漏極(即本體150a，150b下方的磊晶層110)間被施以逆偏壓時，位于第二溝槽120b周圍的空乏區(qū)(d印letionregion)的范圍會擴大，而有助于提升肖特基二極管對于逆偏壓的抵抗能力。相鄰二個第二溝槽120b間的距離會影響第二多晶硅結(jié)構(gòu)144所造成的夾止(pinch off)效果，進而影響肖特基二極管對于逆偏壓的抵抗能力。就一較佳實施例而言，相鄰二個第二溝槽120b的間隔距離最好是小于相鄰二個第一溝槽120a的間隔距離。圖3A至圖3E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第二實施例。本實施例將平面式功率晶體管與肖特基二極管整合于同一基材。如圖3A所示，首先，提供一第一導(dǎo)電型的硅基板200，并且形成一第一導(dǎo)電型的磊晶層210于此硅基板200上，以構(gòu)成此半導(dǎo)體結(jié)構(gòu)的基材。在磊晶層210的一上表面可定義出至少一晶體管區(qū)域A2與至少一肖特基二極管區(qū)域B2，分別用以容納溝槽式功率晶體管與肖特基二極管。 隨后，形成一介電層230于磊晶層210的上表面。接下來，沉積一多晶硅層(未圖示)于磊晶層210上，并施以微影蝕刻制程，以形成一柵極多晶硅結(jié)構(gòu)242與一第二多晶硅結(jié)構(gòu)244于磊晶層210上。其中，柵極多晶硅結(jié)構(gòu)242位于晶體管區(qū)域A2，以作為平面式功率晶體管的柵極。第二多晶硅結(jié)構(gòu)244位于肖特基二極管區(qū)域B2。并且，此第二多晶硅結(jié)構(gòu)M4由至少一個區(qū)塊(圖中以二個互相分離的區(qū)塊244a，M4b為例)所構(gòu)成。接下來，以柵極多晶硅結(jié)構(gòu)242與第二多晶硅結(jié)構(gòu)244 為屏蔽，植入第二導(dǎo)電型摻雜于磊晶層210內(nèi)。此離子植入步驟除了會在柵極多晶硅結(jié)構(gòu) 242與第二多晶硅結(jié)構(gòu)244之間形成本體250a，也會在第二多晶硅結(jié)構(gòu)M4的相鄰二個區(qū)塊M4a，244b間形成本體250b。接下來，如圖;3B所示，利用一源極光罩，形成一源極圖案層沈0于本體250a，250b 上，以定義源極的位置。隨后，利用此源極圖案層沈0、柵極多晶硅結(jié)構(gòu)242與第二多晶硅結(jié)構(gòu)244為屏蔽，植入第一導(dǎo)電型摻雜于磊晶層210內(nèi)，以形成多個源極摻雜區(qū)262于本體 250a, 250b 內(nèi)。接下來，如圖3C所示，全面沉積層間介電材料(未圖示)覆蓋柵極多晶硅結(jié)構(gòu) M2、磊晶層210與第二多晶硅結(jié)構(gòu)M4。然后，以微影蝕刻方式去除不必要的部分，以形成一層間介電層于磊晶層210上。此層間介電層具有一第一部分272與至少一第二部分274。 其中，第一部分272覆蓋柵極多晶硅結(jié)構(gòu)M2。第二部分274覆蓋第二多晶硅結(jié)構(gòu)M4。在層間介電層的第二部分274中并具有多個開口 275以裸露第二多晶硅結(jié)構(gòu)244的各個區(qū)塊 244a, 244b0此外，層間介電層的第一部分272與第二部分274間形成一源極接觸窗276，以裸露源極摻雜區(qū)沈2。前述各個開口 275即定義肖特基接觸窗的位置。隨后，利用層間介電層與第二多晶硅結(jié)構(gòu)244為屏蔽，植入第二導(dǎo)電型摻雜于本體250a，250b內(nèi)，以形成重摻雜區(qū)洸4于本體250a，250b內(nèi)。接下來，如圖3D所示，利用層間介電層的第一部分272與第二部分274為屏蔽，以非等向性蝕刻技術(shù)蝕刻第二多晶硅結(jié)構(gòu)對4，以形成至少一個肖特基接觸窗278。這些肖特基接觸窗278貫穿第二多晶硅結(jié)構(gòu)244的各個區(qū)塊244a，244b,以裸露位于各個區(qū)塊244a， 244b下方的漂移區(qū)250c。最后，如圖3E所示，形成一源極金屬層280覆蓋層間介電層，并且填入源極接觸窗276與肖特基接觸窗278，以形成肖特基二極管于肖特基接觸窗278底值得注意的是，在蝕刻形成肖特基接觸窗278的步驟中，位于層間介電層的第一部分272與第二部分274之間的磊晶層210裸露于外。這部分的磊晶層210會在形成肖特基接觸窗278的步驟中同時被蝕刻，而使得源極接觸窗276的底面向下延伸。為確保在經(jīng)過此蝕刻步驟后，仍有部分重摻雜區(qū)264保留在源極接觸窗276底部。請參照圖3C與圖 3D，本實施例將蝕刻形成源極接觸窗276與肖特基接觸窗278的步驟分為兩個階段。如圖 3C所示，經(jīng)過第一階段的蝕刻步驟后，源極接觸窗276的底面已經(jīng)位于本體250a，250b內(nèi)， 但是肖特基接觸窗278的底面仍然位于第二多晶硅結(jié)構(gòu)244中，尚未延伸至磊晶層210。在植入第二導(dǎo)電型摻雜以形成重摻雜區(qū)沈4的步驟后，如圖3D所示，第二階段的蝕刻步驟使肖特基接觸窗278向下貫穿第二多晶硅結(jié)構(gòu)M4，以裸露位于第二多晶硅結(jié)構(gòu)244下方的漂移區(qū)250c。如前述，將蝕刻形成源極接觸窗276與肖特基接觸窗278的步驟分為兩個階段，可以使重摻雜區(qū)264深入本體250a，250b內(nèi)，同時可以避免因為單一階段的蝕刻深度過大而導(dǎo)致重摻雜區(qū)264被完全移除。圖4A至圖4E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第三實施例。本實施例將溝槽式功率晶體管與肖特基二極管整合于同一基材。請參照圖 4B與4C所示，本實施例與本發(fā)明的第一實施例的主要差異在于，本實施例省略了圖2B的源極圖案層160，直接植入第一導(dǎo)電型摻雜至本體150a，150b的表面區(qū)域，以形成源極摻雜區(qū)362。此外，本實施例并非在形成層間介電層后，隨即植入第二導(dǎo)電型摻雜以形成重摻雜區(qū)164，而是先形成源極接觸窗376于本體150a，150b內(nèi)以裸露源極摻雜區(qū)362，然后再植入第二導(dǎo)電型摻雜于本體150a，150b內(nèi)，以形成重摻雜區(qū)364于源極接觸窗376的底部。圖5A至圖5E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第四實施例。本實施例將溝槽式功率晶體管與肖特基二極管整合于同一基材。請參照圖5B 所示，本實施例與本發(fā)明的第三實施例的主要差異在于，本實施例所制作的第二多晶硅結(jié)構(gòu)444，其側(cè)面大致對準相對應(yīng)的第二溝槽120b與本體150b的交界處。此第二溝槽120b 鄰近于晶體管區(qū)域Al內(nèi)的第一溝槽120a。此外，如第5C圖所示，本實施例的層間介電層不具有如第2C圖所示的第二部分174。本實施例直接利用層間介電層的第一部分172與第二多晶硅結(jié)構(gòu)444間的空間，來定義源極接觸窗476。如圖5C所示，本實施例的制造方法在形成層間介電層的第一部分172覆蓋柵極多晶硅結(jié)構(gòu)142后，直接利用層間介電層為屏蔽，蝕刻磊晶層140，以形成源極接觸窗476。 隨后，透過層間介電層與第二多晶硅結(jié)構(gòu)444，以離子植入方式植入第二導(dǎo)電型摻雜至本體 150a, 150b內(nèi)以形成一重摻雜區(qū)464于源極接觸窗476的底部。值得注意的是，在前述蝕刻步驟中，第二多晶硅結(jié)構(gòu)444會被同時削薄。為避免覆蓋于磊晶層110上的第二多晶硅結(jié)構(gòu)444被完全去除而裸露出磊晶層110表面，覆蓋于磊晶層110上的第二多晶硅結(jié)構(gòu)444 必須具有足夠厚度。如圖5D所示，在形成重摻雜區(qū)464于源極接觸窗476的底部的步驟后，利用蝕刻方式，去除覆蓋于磊晶層Iio表面的第二多晶硅結(jié)構(gòu)444，以裸露出位于第二多晶硅結(jié)構(gòu) 444下方的漂移區(qū)150c，亦即形成一肖特基接觸窗478。此蝕刻步驟會同時移除部分的磊晶層110，而導(dǎo)致源極接觸窗476的深度加深。為確保經(jīng)過此蝕刻步驟后，仍能保有部分重摻雜區(qū)464于源極接觸窗476的底部，在進行圖5D的蝕刻步驟前，可先施以一熱驅(qū)入步驟，使重摻雜區(qū)464深入本體150a，150b內(nèi)。最后，如圖5E所示，形成一源極金屬層180覆蓋第一層間介電結(jié)構(gòu)172，并且填入源極接觸窗476，以形成肖特基二極管于肖特基二極管區(qū)域 Bi。圖6A至圖6E為本發(fā)明整合功率晶體管與肖特基二極管于同一基材的制造方法的第五實施例。本實施例將平面式功率晶體管與肖特基二極管整合于同一基材。請參照圖6C 所示，本實施例與本發(fā)明的第二實施例的主要差異在于，本實施例的層間介電層并不具有如圖3C所示的第二部分274，并且，本實施例是直接利用層間介電層的第一部分272與第二多晶硅結(jié)構(gòu)244來定義源極接觸窗576的位置。如圖6C所示，在形成層間介電層的第一部分272覆蓋柵極多晶硅結(jié)構(gòu)242后，隨即利用層間介電層為屏蔽，蝕刻磊晶層210以形成源極接觸窗576于層間介電層與第二多晶硅結(jié)構(gòu)244之間。值得注意的是，在此蝕刻步驟中，裸露于外的第二多晶硅結(jié)構(gòu)244會被同時削薄。為了避免第二多晶硅結(jié)構(gòu)244被完全去除而導(dǎo)致磊晶層210裸露于外，第二多晶硅結(jié)構(gòu)244必須具有足夠的厚度。在形成源極接觸窗576之后，隨即植入第二導(dǎo)電型摻雜于本體250a，250b內(nèi)，以形成重摻雜區(qū)564于源極接觸窗576的底部。接下來，施以熱驅(qū)入步驟，使重摻雜區(qū)564深入本體250a，250b內(nèi)。然后，如圖6D所示，利用蝕刻方式，移除覆蓋于磊晶層210上的第二多晶硅結(jié)構(gòu)M4，以裸露位于第二多晶硅結(jié)構(gòu)244下方的漂移區(qū)250c，亦即形成一肖特基接觸窗578。最后，如圖6E所示，形成一源極金屬層280覆蓋第一層間介電結(jié)構(gòu)272，并且填入源極接觸窗576與肖特基接觸窗578。 但是，以上所述僅為本發(fā)明的較佳實施例而已，不能以此限定本發(fā)明實施的范圍， 即凡依本發(fā)明權(quán)利要求及發(fā)明說明書內(nèi)容所作的簡單的等效變化與修改，皆仍屬本發(fā)明涵蓋的范圍內(nèi)。另外本發(fā)明的任一實施例或權(quán)利要求不須達到本發(fā)明所揭示的全部目的或優(yōu)點或特點。此外，摘要部分和發(fā)明名稱僅是用來輔助專利文件搜尋之用，并非用來限制本發(fā)明的保護范圍。
權(quán)利要求
1.一種整合肖特基二極管與功率晶體管于基材的制造方法，其特征在于，包括下列步驟提供一第一導(dǎo)電型的基材；形成至少一柵極多晶硅結(jié)構(gòu)與一第二多晶硅結(jié)構(gòu)于該基材，該第二多晶硅結(jié)構(gòu)具有至少一部分覆蓋該基材的一上表面；以離子植入方式形成至少一第二導(dǎo)電型的本體與一第一導(dǎo)電型的源極摻雜區(qū)于該柵極多晶硅結(jié)構(gòu)與該第二多晶硅結(jié)構(gòu)之間；形成一層間介電層于該柵極多晶硅結(jié)構(gòu)上，以定義一源極接觸窗，并且至少裸露部分該第二多晶硅結(jié)構(gòu)；以及去除至少部分該第二多晶硅結(jié)構(gòu)，以形成一肖特基接觸窗裸露該基材。
2.如權(quán)利要求1所述的制造方法，其特征在于，形成該柵極多晶硅結(jié)構(gòu)與該第二多晶硅結(jié)構(gòu)于該基材的步驟包括形成至少一個第一溝槽與至少二個第二溝槽于該基材；形成一介電層于該第一溝槽與所述多個第二溝槽的內(nèi)側(cè)表面；形成該柵極多晶硅結(jié)構(gòu)于該第一溝槽內(nèi)；以及形成該第二多晶硅結(jié)構(gòu)填入所述多個第二溝槽內(nèi)，并且覆蓋所述多個第二溝槽間的該基材的該上表面。
3.如權(quán)利要求2所述的制造方法，其特征在于，該第二溝槽的數(shù)量大于或等于三個。
4.如權(quán)利要求2所述的制造方法，其特征在于，形成該源極摻雜區(qū)的步驟包括形成一光阻圖案與該本體上，以定義至少二個源極摻雜區(qū)分別鄰接該第一溝槽與該第二溝槽。
5.如權(quán)利要求2所述的制造方法，其特征在于，該層間介電層具有一第一部分與一第二部分，該第一部分是覆蓋該柵極多晶硅結(jié)構(gòu)，該第二部分是覆蓋部分該第二多晶硅結(jié)構(gòu)的一上表面，該第一部分與該第二部分間具有一開口以定義該源極接觸窗。
6.如權(quán)利要求1所述的制造方法，其特征在于，定義出該源極接觸窗的步驟后，更包括透過該源極接觸窗植入一第二導(dǎo)電型的摻雜，以形成一重摻雜區(qū)于該本體內(nèi)。
7.如權(quán)利要求5所述的制造方法，其特征在于，該第二部分是大致對準相對應(yīng)的該第二溝槽。
8.如權(quán)利要求5所述的制造方法，其特征在于，該源極接觸窗是在形成該肖特基接觸窗的步驟中，同時形成于該本體內(nèi)。
9.如權(quán)利要求5所述的制造方法，其特征在于，該源極接觸窗是在形成該肖特基接觸窗的步驟前，以蝕刻方式形成于該本體內(nèi)。
10.如權(quán)利要求2所述的制造方法，其特征在于，該第二多晶硅結(jié)構(gòu)的一側(cè)面是大致對準該第二溝槽與該本體的交界處。
11.如權(quán)利要求2所述的制造方法，其特征在于，該源極接觸窗是定義于該層間介電層與該第二多晶硅結(jié)構(gòu)間。
12.如權(quán)利要求1所述的制造方法，其特征在于，該柵極多晶硅結(jié)構(gòu)與該第二多晶硅結(jié)構(gòu)是以同一道步驟制作出來。
13.如權(quán)利要求1所述的制造方法，其特征在于，該柵極多晶硅結(jié)構(gòu)與該第二多晶硅結(jié)構(gòu)是完全位于該基材的該上表面上。
14.如權(quán)利要求1所述的制造方法，其特征在于，形成該層間介電層的步驟后，更包括透過該層間介電層蝕刻該本體，以形成該源極接觸窗。
15.如權(quán)利要求13所述的制造方法，其特征在于，形成該肖特基接觸窗的步驟，是以非等向性蝕刻技術(shù)，完全去除該第二多晶硅結(jié)構(gòu)。
全文摘要
一種整合肖特基二極管與功率晶體管于基材的制造方法；首先提供一基材，此基材的上表面定義有一晶體管區(qū)域與一肖特基二極管區(qū)域；隨后，形成至少一個第一溝槽于晶體管區(qū)域與至少二個第二溝槽于肖特基二極管區(qū)域；接下來，形成一柵極多晶硅結(jié)構(gòu)于第一溝槽內(nèi)，并且，形成一第二多晶硅結(jié)構(gòu)填入這些第二溝槽內(nèi)，并且至少覆蓋位于這些第二溝槽間的肖特基二極管區(qū)域；接下來，依序形成本體與源極摻雜區(qū)于第一溝槽與第二溝槽之間；然后，形成一層間介電結(jié)構(gòu)覆蓋柵極多晶硅結(jié)構(gòu)與部分的第二多晶硅結(jié)構(gòu)，以定義出一源極接觸窗于本體上，并且定義出一肖特基接觸窗于第二多晶硅結(jié)構(gòu)上；最后，形成一源極金屬層填入源極接觸窗與肖特基接觸窗。
文檔編號H01L21/768GK102263059SQ20101018675
公開日2011年11月30日 申請日期2010年5月25日 優(yōu)先權(quán)日2010年5月25日
發(fā)明者涂高維 申請人:科軒微電子股份有限公司