專利名稱：改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法。
背景技術(shù)：
現(xiàn)有技術(shù)中，在柵極側(cè)墻層如多晶硅柵的氮化硅側(cè)墻層生長時，現(xiàn)有的芯片的設(shè)計使得芯片的各個局部的負載效應(yīng)不同。如圖2所示，產(chǎn)生各個局部的負載效應(yīng)不同的原因是所述柵極側(cè)墻層的薄膜生長不僅發(fā)生在多晶硅的頂部1和多晶硅之間2，而且同時發(fā)生在多晶硅的側(cè)面3，即與多晶硅的整體表面積相關(guān)?，F(xiàn)有技術(shù)中，多晶硅柵層的設(shè)計主要還停留在考慮圖形密度的基礎(chǔ)上，這對于化學(xué)機械研磨的均一性和刻蝕的宏負載(Macro Loading Effect)都有很好的改善意義。但是現(xiàn)有技術(shù)沒有考慮到多晶硅柵的局部表面積在后續(xù)柵極側(cè)墻層的薄膜生長時的引起不同的負載的情況，這樣就會形成柵極側(cè)墻生長后芯片上的各局部表面的負載不平衡，使得后續(xù)的形成所述柵極側(cè)墻的刻蝕工藝中出現(xiàn)刻蝕不均衡的問題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，能優(yōu)化芯片內(nèi)化學(xué)機械研磨的均一性和刻蝕的宏負載，同時能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負載不平衡的情況。為解決上述技術(shù)問題，本發(fā)明提供的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法包括步驟步驟一、設(shè)計一組填充圖形；步驟二、在所述芯片的柵層生長之后，在所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域上，在所述一組填充圖形中選擇一個所述填充圖形來進行柵布局，從而使所述芯片的圖形密度達到目標圖形密度和所述芯片的柵極側(cè)墻生長的負載效應(yīng)達到目標負載效應(yīng)。所述柵層的組成材料能選擇多晶硅、非晶硅、硅化物、金屬。所述目標圖形密度為所述芯片中所有柵極的正面積與芯片面積的比值，且所述目標圖形密度范圍為20% 40%。所述目標負載效應(yīng)為所述芯片面積與柵極的側(cè)面積之和與芯片面積的比值，且所述目標負載效應(yīng)范圍為120% 250%。更進一步的改進是，所述柵層是多晶硅柵層，所述柵布局是多晶硅柵布局。更進一步的改進是，所述一組填充圖形包括了具有不同圖形密度和不同的負載效應(yīng)的多個填充圖形；也包括了圖形密度相同但是負載效應(yīng)不同的多個填充圖形。更進一步的改進是，所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域為不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域。其中所述擴散區(qū)即為有源區(qū)(AA，active area)。確定所述不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域的方法包含產(chǎn)生由柵區(qū)和擴散區(qū)組成的聯(lián)合區(qū)域；將所述聯(lián)合區(qū)域反轉(zhuǎn)形成聯(lián)合反轉(zhuǎn)區(qū)域，以所述聯(lián)合反轉(zhuǎn)區(qū)域作為所述不被柵區(qū)和擴散區(qū)占據(jù)的區(qū)域。更進一步的改進是，將所述聯(lián)合反轉(zhuǎn)區(qū)域縮小一預(yù)定的量，使所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域的邊界和所述聯(lián)合區(qū)域的邊界間形成一大小為所述預(yù)定的量的間隔，所述預(yù)定的量的范圍為0. 1微米 50微米之間的值，以所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域作為柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域。本發(fā)明通過從一組預(yù)先設(shè)計的填充圖形中選擇一個填充圖形插入到柵層需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻薄膜生長的負載效應(yīng)的區(qū)域進行柵極布局，能優(yōu)化芯片內(nèi)化學(xué)機械研磨的均一性和刻蝕的宏負載，還能同時調(diào)整柵極如多晶硅柵的局部表面積在后續(xù)柵極側(cè)墻薄膜生長時的引起不同的負載的情況，從而能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負載不平衡的情況。


下面結(jié)合附圖和具體實施方式
對本發(fā)明作進一步詳細的說明圖1是本發(fā)明方法的流程圖；圖2是芯片的柵極側(cè)墻層的薄膜生長位置示意圖。
具體實施例方式如圖1所述為本發(fā)明方法的流程圖，本發(fā)明改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法包括步驟步驟一、設(shè)計一組填充圖形；所述一組填充圖形包括了具有不同圖形密度和不同的負載效應(yīng)的多個填充圖形；也包括了圖形密度相同但是負載效應(yīng)不同的多個填充圖形。步驟二、在所述芯片的柵層生長之后，在所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域上，在所述一組填充圖形中選擇一個所述填充圖形來進行柵布局，從而使所述芯片的圖形密度達到目標圖形密度和所述芯片的柵極側(cè)墻生長的負載效應(yīng)達到目標負載效應(yīng)。所述柵層為多晶硅柵層，所述柵布局為多晶硅柵布局。所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域必須為不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域。其中所述擴散區(qū)即為有源區(qū)(AA，active area) 0確定所述不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域的方法包含產(chǎn)生由柵區(qū)和擴散區(qū)組成的聯(lián)合區(qū)域；將所述聯(lián)合區(qū)域反轉(zhuǎn)形成聯(lián)合反轉(zhuǎn)區(qū)域，進一步將所述聯(lián)合反轉(zhuǎn)區(qū)域縮小一預(yù)定的量，使所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域的邊界和所述聯(lián)合區(qū)域的邊界間形成一大小為所述預(yù)定的量的間隔，所述預(yù)定的量的范圍為0. 1微米 50微米之間的值，以所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域作為柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域。如圖2所示，所述目標圖形密度為芯片中所有柵極的正面積與芯片面積的比值， 且所述目標負載效應(yīng)范圍為120% 250%。所述目標負載效應(yīng)為芯片面積與柵極的側(cè)面積之和與芯片面積的比值，且所述目標圖形密度范圍為20% 40%。所述柵極的正面積即圖2中標記1所示面積；所述芯片面積即圖2中標記1和2之和所示面積；所述柵極的側(cè)面積即圖2中標記3所示面積。本發(fā)明通過在柵區(qū)和擴散區(qū)之外的聯(lián)合反轉(zhuǎn)區(qū)域內(nèi)進行柵布局，最后使芯片的圖形密度和負載效應(yīng)都達到目標圖形密度和目標負載效應(yīng)；而現(xiàn)有技術(shù)的多晶硅柵層的設(shè)計中，雖然考慮到了目標圖形密度的設(shè)計，但是并沒有使芯片的負載效應(yīng)也能同時達到目標負載效應(yīng)。所以本發(fā)明和現(xiàn)有技術(shù)相比，在能優(yōu)化芯片內(nèi)化學(xué)機械研磨的均一性和刻蝕的宏負載的同時能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負載不平衡的情況。 以上通過具體實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
權(quán)利要求
1.一種改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于，包括步驟步驟一、設(shè)計一組填充圖形；步驟二、在所述芯片的柵層生長之后，在所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域上，在所述一組填充圖形中選擇一個所述填充圖形來進行柵布局，從而使所述芯片的圖形密度達到目標圖形密度和所述芯片的柵極側(cè)墻生長的負載效應(yīng)達到目標負載效應(yīng)。
2.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述柵層的組成材料能選擇多晶硅、非晶硅、硅化物、金屬。
3.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述柵層是多晶硅柵層，所述柵布局是多晶硅柵布局。
4.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述一組填充圖形包括了具有不同圖形密度和不同的負載效應(yīng)的多個填充圖形；也包括了圖形密度相同但是負載效應(yīng)不同的多個填充圖形。
5.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域為不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域。
6.如權(quán)利要求5所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于確定所述不被柵區(qū)和擴散區(qū)所占據(jù)的區(qū)域的方法包含產(chǎn)生由柵區(qū)和擴散區(qū)組成的聯(lián)合區(qū)域； 將所述聯(lián)合區(qū)域反轉(zhuǎn)形成聯(lián)合反轉(zhuǎn)區(qū)域，以所述聯(lián)合反轉(zhuǎn)區(qū)域作為所述不被柵區(qū)和擴散區(qū)占據(jù)的區(qū)域。
7.如權(quán)利要求6所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于將所述聯(lián)合反轉(zhuǎn)區(qū)域縮小一預(yù)定的量，使所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域的邊界和所述聯(lián)合區(qū)域的邊界間形成一大小為所述預(yù)定的量的間隔，所述預(yù)定的量的范圍為0. 1微米 50微米之間的值，以所述縮小的聯(lián)合反轉(zhuǎn)區(qū)域作為柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域。
8.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述目標圖形密度為所述芯片中所有柵極的正面積與芯片面積的比值，且所述目標圖形密度范圍為20% 40%。
9.如權(quán)利要求1所述的改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法，其特征在于所述目標負載效應(yīng)為所述芯片面積與柵極的側(cè)面積之和與芯片面積的比值，且所述目標負載效應(yīng)范圍為120% 250%。
全文摘要
本發(fā)明公開了一種改善芯片柵極側(cè)墻生長的負載效應(yīng)的方法包括步驟設(shè)計一組填充圖形；在所述芯片的柵層生長之后，在所述柵層上的需要調(diào)節(jié)圖形密度和后續(xù)柵極側(cè)墻生長的負載效應(yīng)的區(qū)域上，在所述一組填充圖形中選擇一個所述填充圖形來進行柵布局，從而使所述芯片的圖形密度達到目標圖形密度和所述芯片的柵極側(cè)墻生長的負載效應(yīng)達到目標負載效應(yīng)。本發(fā)明能優(yōu)化芯片內(nèi)化學(xué)機械研磨的均一性和刻蝕的宏負載，同時能改善在柵極側(cè)墻薄膜生長時形成的各柵極局部表面積負載不平衡的情況。
文檔編號H01L21/28GK102263018SQ20101018655
公開日2011年11月30日 申請日期2010年5月27日 優(yōu)先權(quán)日2010年5月27日
發(fā)明者陳福成 申請人:上海華虹Nec電子有限公司