技術(shù)編號：6945782
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種。背景技術(shù)現(xiàn)有技術(shù)中，在柵極側(cè)墻層如多晶硅柵的氮化硅側(cè)墻層生長時，現(xiàn)有的芯片的設(shè)計使得芯片的各個局部的負載效應(yīng)不同。如圖2所示，產(chǎn)生各個局部的負載效應(yīng)不同的原因是所述柵極側(cè)墻層的薄膜生長不僅發(fā)生在多晶硅的頂部1和多晶硅之間2，而且同時發(fā)生在多晶硅的側(cè)面3，即與多晶硅的整體表面積相關(guān)。現(xiàn)有技術(shù)中，多晶硅柵層的設(shè)計主要還停留在考慮圖形密度的基礎(chǔ)上，這對于化學(xué)機械研磨的均一性和刻蝕的宏負載(Macro Lo...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。