專利名稱：用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)和制造方法，特別涉及一種用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝及其制造方法。
背景技術(shù)：
為了符合電子產(chǎn)品小型化的需要，多芯片的半導(dǎo)體封裝成為一種趨勢(shì)，多芯片模塊的半導(dǎo)體封裝是在單一封裝件內(nèi)承載多個(gè)芯片。如中國(guó)專利授權(quán)公告號(hào)CN201063342Y中，披露了一種多芯片封裝結(jié)構(gòu)，包括第一引線框架，包括第一芯片座、第一內(nèi)引腳和第二外引腳；第二引線框架，包括第二芯片座和第二內(nèi)引腳；第二引線框架位于第一引線框架的上方或下方，通過(guò)連接體將第一引線框架與第二引線框架進(jìn)行電連接；第一芯片，固定在第一芯片座上，第一芯片上的焊墊通過(guò)導(dǎo)線與第一內(nèi)引腳電連接；第二芯片，固定在第二芯片座上，第二芯片上的焊墊通過(guò)導(dǎo)線與第二內(nèi)引腳電連接；以及塑封體，將第一芯片座、第一內(nèi)引腳、第一芯片、第二引線框架和第二芯片封裝在其內(nèi)。另外，在現(xiàn)有技術(shù)中也有如圖1所示的封裝結(jié)構(gòu)，在該封裝中，首先用引線1將芯片2與引腳列3、4連接，然后如圖中箭頭所示位置，在封裝底部將引腳列3、4切割分為多列引腳31、32及41、41，從而使半導(dǎo)體封裝體設(shè)置多個(gè)引腳，方便外部電路的連接。上述用于芯片封裝的現(xiàn)有技術(shù)是將導(dǎo)線用于芯片與引線框架之間的連接，但是導(dǎo)線連接的多個(gè)芯片在封裝工藝過(guò)程中，粘結(jié)及錫焊回流過(guò)程通常會(huì)使芯片容易產(chǎn)生錯(cuò)動(dòng)， 并且由于芯片的移動(dòng)，同時(shí)造成導(dǎo)線之間短路，影響電路的性能，此外在現(xiàn)有技術(shù)中為了增加引腳，是在封裝體底部進(jìn)行切割，靈活性差的同時(shí)還增加了工藝的復(fù)雜度，不利于降低生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝及其制造方法，該半導(dǎo)體封裝結(jié)構(gòu)及制造方法中，將連接片用于半導(dǎo)體內(nèi)部多個(gè)芯片的固定與連接，多個(gè)芯片由于連接片的連接作用，其位置固定且性能穩(wěn)定，并且連接片的安裝及分割方便，簡(jiǎn)化了工藝流程，降低了生產(chǎn)成本。為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特點(diǎn)是，包括數(shù)個(gè)芯片，所述的每個(gè)芯片分別具有數(shù)個(gè)頂部接觸區(qū)；一個(gè)或多個(gè)連接片，所述的個(gè)連接片與芯片的頂部接觸區(qū)連接，在一實(shí)施例中，一個(gè)或數(shù)個(gè)連接片連筋凸起區(qū)域?qū)⑺龅倪B接片至少分離為一連接片第一部分和一連接片第二部分與芯片的頂部接觸區(qū)連接，所述的連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離；在另一實(shí)施例中一連接片包含數(shù)個(gè)連筋凸起區(qū)域并在所述的數(shù)個(gè)凸起區(qū)域處斷開(kāi)形成電絕緣的多個(gè)部分；
一塑封體，用以封裝芯片以及連接片。在上述用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的一實(shí)施例中，所述的數(shù)個(gè)芯片包括一具有頂部第一接觸區(qū)和頂部第二接觸區(qū)的第一芯片，其中，所述的連接片第一部分和連接片第二部分分別連接所述第一芯片的頂部第一接觸區(qū)和頂部第二接觸區(qū)。在上述用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的另一實(shí)施例中，所述的數(shù)個(gè)芯片包括一第一芯片和一第二芯片，所述的第一芯片具有頂部第一接觸區(qū)，所述的第二芯片具有頂部第二接觸區(qū)，其中，所述的連接片第一部分和連接片第二部分分別連接所述頂部第一接觸區(qū)和頂部第二接觸區(qū)。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中所述的塑封體上表面有至少一切割溝渠，所述切割溝渠穿過(guò)所述連接片連筋凸起區(qū)域，從而除去所述連接片連筋凸起區(qū)域中一導(dǎo)電區(qū)段使得所述的連接片第一部分和連接片第二部分相互之間電性分離。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，所述的塑封體上表面露出所述的連接片連筋凸起區(qū)域被除去導(dǎo)電區(qū)段的斷截面。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體還包括一個(gè)基板框架，用于放置所述的多個(gè)芯片，芯片的底部接觸區(qū)與基板框架具有電連接，所述的基板框架設(shè)有多個(gè)基板框架外引腳；上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的基板框架包括第一芯片座和第二芯片座，所述的第一芯片放置在一第一芯片座上；所述的第二芯片放置在一第二芯片座上。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的第一連接片設(shè)有折彎部分向下延伸并連接到基板框架第一芯片座。連接連接連接上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的第一芯片和第二芯片包括一低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件的頂部接觸區(qū)分別為柵接觸區(qū)和源接觸區(qū)，其底部接觸區(qū)為漏接觸區(qū)。根據(jù)不同的電路設(shè)計(jì)和選用不同的半導(dǎo)體芯片，比如當(dāng)?shù)谝恍酒偷诙酒牡撞侩姌O可電連接或所有的電極都位于芯片上表面時(shí)，第一芯片和第二芯片也可選擇安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可選擇不使用基板框架而僅將芯片的底面曝露于塑封體底面以便與外部電路連接，位于芯片上表面的所有的電極都可通過(guò)連接片相互電絕緣的各個(gè)部分與外部電路連接。用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特點(diǎn)是，包括以下步驟步驟1 提供一個(gè)基板框架，所述的基板框架帶有多個(gè)基板框架外部引腳，所述的基板框架分為多個(gè)芯片座，用于放置多個(gè)芯片；步驟2 提供多個(gè)芯片，所述的芯片包括多個(gè)頂部接觸區(qū)及底部接觸區(qū)，將所述的多個(gè)芯片分別粘貼在基板框架的各個(gè)芯片座上，并將各個(gè)芯片的底部接觸區(qū)電連接在基板框架上；步驟3 提供多個(gè)連接片，每個(gè)連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，從而固定多個(gè)芯片，所述的連接片的端部作為芯片的引腳與外部電路連接；步驟4 提供一塑封體，所述的塑封體封裝基板框架、芯片及連接片；步驟5 分割連接片。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其中，在步驟3中，所述的連接片還設(shè)有折彎部分，用于芯片之間的立體連接。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其中，在步驟3中，每個(gè)連接片在連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)時(shí)，連接片上具有在芯片表面垂直方向上并高出芯片表面的連接片連筋凸起區(qū)域。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其中，在步驟5中，在塑封體的頂層通過(guò)淺層切割連接片連筋凸起區(qū)域，將多個(gè)連接芯片頂部接觸區(qū)的連接片分割為各個(gè)相互絕緣的連接片部分。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其中，在步驟5中，研磨塑封體的頂部，磨斷所述的連接片連筋凸起區(qū)域，將多個(gè)連接芯片頂部接觸區(qū)的連接片分割為各個(gè)相互絕緣的連接片部分。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的多個(gè)芯片包括低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件。上述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其中，所述的低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件的頂部接觸區(qū)分別為柵接觸區(qū)和源接觸區(qū)，其底部接觸區(qū)為漏接觸區(qū)。根據(jù)不同的電路設(shè)計(jì)和選用不同的半導(dǎo)體芯片，比如當(dāng)?shù)谝恍酒偷诙酒牡撞侩姌O可電連接或所有的電極都位于芯片上表面時(shí)，第一芯片和第二芯片也可選擇安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可選擇不使用基板框架而僅將芯片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過(guò)程中提供基板框架的步驟和將位芯片固定在基板框架上的步驟便可以省略，整個(gè)封裝過(guò)程只包括提供多個(gè)芯片，提供連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，提供塑封體以及分割連接片的步驟。芯片上表面的所有的電極都可通過(guò)連接片相互電絕緣的各個(gè)部分與外部電路連接。本發(fā)明一種用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝及其制造方法由于采用上述技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)和積極效果1、本發(fā)明由于設(shè)有連接片，通過(guò)連接片固定多個(gè)芯片，使多個(gè)芯片在封裝過(guò)程中位置穩(wěn)定，使多個(gè)芯片在半導(dǎo)體封裝過(guò)程中不會(huì)造成錯(cuò)位。2、本發(fā)明由于先對(duì)多個(gè)芯片進(jìn)行塑封，然后通過(guò)采用淺層切割的方法對(duì)連接片分割，確保多個(gè)芯片連接穩(wěn)定的同時(shí)，工藝步驟簡(jiǎn)單，降低了生產(chǎn)成本。3、本發(fā)明由于先對(duì)多個(gè)芯片進(jìn)行塑封，然后在塑封體頂部研磨以實(shí)現(xiàn)對(duì)連接片的切割的，確保多個(gè)芯片連接穩(wěn)定的同時(shí)，操作簡(jiǎn)單，降低了生產(chǎn)成本。4、本發(fā)明由于將連接片作為芯片的引腳，使半導(dǎo)體封裝體的引腳的制作方便靈活，另外將連接片的端部作為散熱端，利于功率半導(dǎo)體的散熱。


參考所附附圖，以更加充分的描述本發(fā)明的實(shí)施例。然而，所附附圖僅用于說(shuō)明和闡述，并不構(gòu)成對(duì)本發(fā)明范圍的限制。圖1為現(xiàn)有技術(shù)中對(duì)半導(dǎo)體封裝底部切割以增加引腳的半導(dǎo)體封裝體結(jié)構(gòu)示意圖。圖2A為實(shí)施例一中用兩個(gè)連接片固定連接兩個(gè)芯片并頂部切割分離連接片后的半導(dǎo)體封裝體的結(jié)構(gòu)示意圖。圖2B為圖2A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖2C為圖2A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖3A為實(shí)施例一中將芯片黏貼在基板框架上的結(jié)構(gòu)示意圖。圖;3B為圖3A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖4A為實(shí)施例一中用兩個(gè)連接片連接兩個(gè)芯片的頂部接觸區(qū)的結(jié)構(gòu)示意圖。圖4B為圖4A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖4C為圖4A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖5A為實(shí)施例一中用塑封體塑封半導(dǎo)體的外部封裝結(jié)構(gòu)圖。圖5B為圖5A中沿A-A線的封裝體內(nèi)部結(jié)構(gòu)示意圖。圖5C為圖5A中沿B-B線的封裝體內(nèi)部結(jié)構(gòu)示意圖。圖6A為實(shí)施例一中在塑封體頂部切割的結(jié)構(gòu)示意圖。圖6B為圖6A中沿A-A線的塑封體經(jīng)切割后的內(nèi)部結(jié)構(gòu)示意圖。圖6C為圖6A中沿B-B線的塑封體經(jīng)切割后的內(nèi)部結(jié)構(gòu)示意圖。圖7為實(shí)施例一中半導(dǎo)體兩個(gè)連接片連接兩個(gè)芯片的半導(dǎo)體封裝體的制作方法流程圖。圖8A為實(shí)施例二中用兩個(gè)連接片固定連接兩個(gè)芯片并頂部研磨分離連接片后的半導(dǎo)體封裝體的結(jié)構(gòu)示意圖。圖8B為圖8A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖8C為圖8A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖9為實(shí)施例二中兩個(gè)連接片連接兩個(gè)芯片的半導(dǎo)體封裝體的制作方法流程圖。圖IOA為實(shí)施例二中將芯片黏貼在基板框架上的結(jié)構(gòu)示意圖。圖IOB為圖IOA中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖IlA為實(shí)施例二中用兩個(gè)連接片連接兩個(gè)芯片的頂部接觸區(qū)的結(jié)構(gòu)示意圖。圖IlB為圖IlA中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖IlC為圖IlA中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖12為實(shí)施例二中在塑封體頂部研磨的結(jié)構(gòu)示意圖。圖13A為實(shí)施例三中用一個(gè)連接片固定連接兩個(gè)芯片并頂部切割分離連接片后的半導(dǎo)體封裝體的結(jié)構(gòu)示意圖。圖13B為圖13A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖13C為圖13A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖14為實(shí)施例三中一個(gè)連接片連接兩個(gè)芯片的半導(dǎo)體封裝體的制作方法的流程圖。圖15A為實(shí)施例三中將芯片黏貼在基板框架上的結(jié)構(gòu)示意圖。圖15B為圖15A中沿A-A線的橫截面結(jié)構(gòu)示意圖。
圖16A為實(shí)施例三中用一個(gè)連接片連接兩個(gè)芯片的頂部接觸區(qū)的結(jié)構(gòu)示意圖。圖16B為圖16A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖16C為圖16A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖17A為實(shí)施例三中在塑封體頂部?jī)纱吻懈畹慕Y(jié)構(gòu)示意圖。圖17B為圖17A中沿A-A線的半導(dǎo)體封裝內(nèi)部結(jié)構(gòu)圖。圖17C為圖17A中沿B-B線的半導(dǎo)體封裝內(nèi)部結(jié)構(gòu)圖。圖18A為實(shí)施例四中用一個(gè)連接片固定連接兩個(gè)芯片并頂部研磨分離連接片后的半導(dǎo)體封裝體的結(jié)構(gòu)示意圖。圖18B為圖18A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖18C為圖18A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖19為實(shí)施例四中一個(gè)連接片連接兩個(gè)芯片的半導(dǎo)體封裝體的制作方法流程圖。圖20A為實(shí)施例四中將芯片黏貼在基板框架上的結(jié)構(gòu)示意圖。圖20B為圖20A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖21A為實(shí)施例四中用一個(gè)連接片連接兩個(gè)芯片的頂部接觸區(qū)的結(jié)構(gòu)示意圖。圖21B為圖21A中沿A-A線的橫截面結(jié)構(gòu)示意圖。圖21C為圖21A中沿B-B線的橫截面結(jié)構(gòu)示意圖。圖22為實(shí)施例四中在塑封體頂部研磨的結(jié)構(gòu)示意圖。
具體實(shí)施例方式實(shí)施例一、用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖2A、圖2B及圖2C所示，包括第一和第二兩個(gè)芯片、一個(gè)基板框架、多個(gè)連接片及一個(gè)封裝所有上述部件的塑封體170 ；兩個(gè)芯片分別為第一芯片低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET)110和第二芯片高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HS M0SFET)120, LS MOSFET 110的頂部接觸區(qū)分別為柵接觸區(qū)111和源接觸區(qū)112，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，HS MOSFET 120的頂部接觸區(qū)分別為柵接觸區(qū)121和源接觸區(qū)122，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)；一個(gè)基板框架，基板框架包括基板框架第一芯片座130和基板框架第二芯片座140， 通過(guò)粘結(jié)劑180的粘結(jié)作用將第一芯片LS MOSFET 110和第二芯片HS MOSFET 120分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座130和基板框架第二芯片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接觸區(qū)與基板框架的各個(gè)芯片座對(duì)應(yīng)電連接，基板框架第一芯片座 130上設(shè)有基板框架底部132及基板框架連筋131，基板框架底部132作為L(zhǎng)S MOSFET 110 與外部電路連接的漏接觸墊，另外該基板框架底部132端也方便功率半導(dǎo)體的散熱，基板框架連筋131用于基板框架不同單元(圖中只顯示一單元)之間的連接?；蹇蚣艿诙酒?40上設(shè)有基板框架連筋141、基板框架引腳142及基板框架底部143，基板框架引腳 142用于芯片與外部電路的連接；數(shù)個(gè)連接片包括第一連接片150和第二連接片160，優(yōu)選地，連接片為銅連接片。第一連接片150包含第一部分150a和第二部分150b，該兩部分橫跨第一和第二芯片座，通過(guò)焊錫190的焊接作用，第一部分150a連接LS MOSFET 110的柵接觸區(qū)111，第二部分150b連接HS MOSFET 120的柵接觸區(qū)121，從而固定LS MOSFET 110和HS MOSFET 120的位置，連接片150第一部分150a和第二部分150b上與LS MOSFET 110 和HSM0SFET 120的柵接觸區(qū)111、121對(duì)應(yīng)部位可設(shè)有空心圓柱狀的凹柱152，連接片150 的端部151作為芯片的引腳與外部電路連接，同樣，連接片160包含160a和160b兩部分橫跨第一和第二芯片座，通過(guò)焊錫190的焊接作用，第一部分160a連接LS M0SFET110的源接觸區(qū)112，第二部分160b連接HS MOSFET 120的源接觸區(qū)122，以固定LSM0SFET 110和HS MOSFET 120的位置，連接片160第一部分160a和第二部分160b上與LS MOSFET 110和HS MOSFET 120的源接觸區(qū)112、122對(duì)應(yīng)部位設(shè)有空心圓柱狀的凹柱162，如圖2B所示，圖2B 是圖2A沿A-A線的截面圖，A-A線剛好穿過(guò)凹柱162內(nèi)部，因此圖2B中可明顯看到凹柱 162，當(dāng)塑封體170塑封時(shí)，將凹柱152、162內(nèi)填滿，從而使塑封體更為穩(wěn)定的塑封好封裝體內(nèi)部的各個(gè)部件。連接片160的端部161作為芯片的引腳與外部電路連接，此外，連接片160 上設(shè)有折彎部分163向下延伸并連接到基板框架第一芯片座130，立體連接HS MOSFET 120 的頂部源接觸區(qū)及LSM0SFET 110的底部漏接觸區(qū)，從而連接HS MOSFET 120和LS MOSFET 110。如圖4A所示，連接片150在連接LS MOSFET 110的柵接觸區(qū)和HS MOSFET 120的柵接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域153，同樣，連接片160在連接LS MOSFET 110 的源接觸區(qū)和HS MOSFET 120的源接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域164，塑封體170上表面有一與第一和第二芯片座并行方向的切割溝渠175，該切割溝渠175穿過(guò)連接片連筋凸起區(qū)域153和連接片連筋凸起區(qū)域164，切割溝渠175的深度選擇可將連接片150和連接片160在凸起頂部各完全分開(kāi)成相互之間無(wú)電接觸的150a和150b兩部分及 160a和160b兩部分，使得LS MOSFET 110的柵接觸區(qū)和HS MOSFET 120的柵接觸區(qū)之間電分離，LS MOSFET 110的源接觸區(qū)和HS MOSFET 120的源接觸區(qū)之間電分離，同時(shí)又沒(méi)有曝露塑封體170內(nèi)的芯片。如圖2A-2C所示的優(yōu)選實(shí)施例中，連接片150的端部151和連接片160的端部161 作為芯片的引腳與外部電路連接，在另一優(yōu)選實(shí)施例中，基板框架可包含與各芯片座分離且延伸出塑封體170之外用于與外部電路連接的引腳(圖中未顯示)，各連接片的端部截止在塑封體170內(nèi)并與基板框架引腳電接觸。另外，切割溝渠175可由空氣添充，也可由其它絕緣介質(zhì)(圖中未顯示)，比如與塑封體170相同的材料添充以更好地保證LS M0SFET110 和HS MOSFET 120之間的絕緣。上述用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體中至少一連接片設(shè)有連接片連筋凸起區(qū)域?qū)⑺龅倪B接片分為第一部分和第二部分，所述的第一部分和第二部分分別用于連接半導(dǎo)體芯片上的第一接觸區(qū)和第二接觸區(qū)，所述的連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離。如圖2A-2C所示的實(shí)施例中，第一接觸區(qū)和第二接觸區(qū)分別位于第一芯片和第二芯片上。在其它實(shí)施例中，第一接觸區(qū)和第二接觸區(qū)也可位于同一芯片，比如用設(shè)有連接片連筋凸起區(qū)域的一連接片第一部分和第二部分將同一 MOSFET芯片上的柵極和源極同時(shí)連接電延伸出塑封體170之外，其中連接片第一部分和第二部分在連接片連筋凸起處斷開(kāi)行成電絕緣的兩部分。根據(jù)不同的電路設(shè)計(jì)和選用不同的半導(dǎo)體芯片，比如當(dāng)?shù)谝恍酒偷诙酒牡撞侩姌O可電連接或所有的電極都位于芯片上表面時(shí)，第一芯片和第二芯片也可選擇安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可選擇不使用基板框架而僅將芯片的底面曝露于塑封體底面以便與外部電路連接，位于芯片上表面的所有的電極都可通過(guò)連接片相互電絕緣的各個(gè)部分與外部電路連接。 用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖7所示的流程圖，可包括以下步驟如圖3A及圖:3B所示，首先，提供一個(gè)基板框架，基板框架包括基板框架第一芯片座130和基板框架第二芯片座140，基板框架上設(shè)有基板框架連筋131、141，基板框架引腳142及基板框架底部132、143 ；其次，提供兩個(gè)芯片，兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET) 110和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HSM0SFET) 120，LS MOSFET 110的頂部接觸區(qū)分別為柵接觸區(qū)111和源接觸區(qū)112，其底部接觸區(qū)為漏接觸區(qū) (圖中未顯示)，HS MOSFET 120的頂部接觸區(qū)分別為柵接觸區(qū)121和源接觸區(qū)122，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，粘結(jié)劑180將LSM0SFET 110和HS MOSFET 120分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座130和基板框架第二芯片座140上，LS MOSFET 110和HS MOSFET 120的底部漏接觸區(qū)分別與各自對(duì)應(yīng)的基板框架芯片座電學(xué)連接；接著，如圖4A、 圖4B及圖4C所示，提供兩個(gè)連接片，兩個(gè)連接片為第一連接片150和第二連接片160，對(duì)準(zhǔn)排布好LS MOSFET 110和HSM0SFET 120的頂部接觸區(qū)，第一連接片150通過(guò)焊錫190的焊接作用同時(shí)連接LSM0SFET 110的柵接觸區(qū)111和HS MOSFET 120的柵接觸區(qū)121，第一連接片150在連接LS MOSFET 110的柵接觸區(qū)和HS MOSFET 120的柵接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域153，連接片連筋凸起區(qū)域153在芯片表面垂直方向上并高出芯片表面，同樣第二連接片160通過(guò)焊錫190的焊接作用，連接LS MOSFET 110的源接觸區(qū)112 和HS MOSFET 120的源接觸區(qū)122，第二連接片160在連接LS MOSFET 110的源接觸區(qū)和 HS MOSFET 120的源接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域164，連接片連筋凸起區(qū)域164在芯片表面垂直方向上并高出芯片表面，如圖4C所示，由于圖4C是圖4A沿B-B線的橫截面圖，圖中完整的凸起區(qū)域結(jié)構(gòu)是由連接片凸起區(qū)域153的一部分和連接片凸起區(qū)域 164的一部分構(gòu)成的，另外，第二連接片160上設(shè)有向下折彎部分163，立體連接HS MOSFET 120的頂部源接觸區(qū)及LS MOSFET 110的底部漏接觸區(qū)，因此第一連接片150和第二連接片160使LS MOSFET 110和HS MOSFET 120的位置固定，第一連接片150和第二連接片160 在與芯片頂部接觸部位分別設(shè)有凹柱152及凹柱162，第一連接片150的端部151和第二連接片160的端部161作為芯片的引腳可與外部電路連接；然后，如圖5A、圖5B及圖5C所示，提供一塑封體170，塑封體170塑封填充滿凹柱152及凹柱162，封裝基板框架、芯片及連接片；最后，如圖6A、圖6B及圖6C所示，在LS MOSFET 150和MOSFET 160之間的塑封體 170的頂層對(duì)準(zhǔn)第一連接片150的連接片連筋凸起區(qū)域153和第二連接片160的連接片連筋凸起區(qū)域164，進(jìn)行淺層切割，因?yàn)檫B接片連筋凸起區(qū)域153、164設(shè)置在一條直線上，對(duì)準(zhǔn)圖6A中的斜杠框向下進(jìn)行一次淺層切割，又如圖6B和6C的箭頭方向進(jìn)行切割，切斷第一連接片150的連接片連筋凸起區(qū)域153和第二連接片160的連接片連筋凸起區(qū)域164，切割溝渠175將第一連接片150和第二連接片160在連筋凸起區(qū)域頂部各分割為相互絕緣的兩個(gè)部分。在該封裝過(guò)程中由于先通過(guò)第一連接片150和第二連接片160固定連接兩個(gè)芯片，塑封之后再通過(guò)淺層切割分割連接片，從而在封裝過(guò)程中，不會(huì)導(dǎo)致芯片與基板框架及連接片之間的錯(cuò)動(dòng)。在一優(yōu)選實(shí)施例中，還用一絕緣材料填充切割溝渠175(圖中未顯示)， 絕緣填充材料包括塑封體170塑封材料。根據(jù)不同的電路設(shè)計(jì)和選用不同的半導(dǎo)體芯片， 比如當(dāng)?shù)谝恍酒偷诙酒牡撞侩姌O可電連接或所有的電極都位于芯片上表面時(shí)，第一芯片和第二芯片也可選擇安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可選擇不使用基板框架而僅將芯片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過(guò)程中提供基板框架的步驟和將位芯片固定在基板框架上的步驟便可以省略，整個(gè)封裝過(guò)程只包括提供多個(gè)芯片，提供連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，提供塑封體以及分割連接片的步驟。芯片上表面的所有的電極都可通過(guò)連接片相互電絕緣的各個(gè)部分與外部電路連接。 實(shí)施例二、用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖8a、圖8b及圖8c所示，包括兩個(gè)芯片、一個(gè)基板框架、多個(gè)連接片及一個(gè)封裝所有上述部件的塑封體270;兩個(gè)芯片分別為第一芯片低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(ls m0sfet)210和第二芯片高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(hs m0sfet)220, ls mosfet 210的頂部接觸區(qū)分別為柵接觸區(qū)211和源接觸區(qū)212，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，hsm0sfet 220的頂部接觸區(qū)分別為柵接觸區(qū)221和源接觸區(qū)222，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)； 一個(gè)基板框架，基板框架包括基板框架第一芯片座230和基板框架第二芯片座m0，通過(guò)粘結(jié)劑280的粘結(jié)作用將ls mosfet 210和hs mosfet 220分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座230和基板框架第二芯片座240上，ls m0sfet210和hs mosfet 220的底部漏接觸區(qū)與基板框架的各個(gè)芯片座對(duì)應(yīng)電連接，基板框架第一芯片座230上設(shè)有基板框架底部232 及基板框架連筋231，基板框架底部232作為ls mosfet 210與外部電路連接的漏接觸墊， 另外該基板框架底部232端也方便功率半導(dǎo)體的散熱，基板框架連筋231用于基板框架各個(gè)不同單元(圖中只顯示一單元)之間的連接?；蹇蚣艿诙酒?40上設(shè)有基板框架連筋ml、基板框架引腳242及基板框架底部m3，基板框架引腳242用于芯片與外部電路的連接；多個(gè)連接片分別包括連接片250和連接片沈0，優(yōu)選地，連接片為銅連接片，連接片 250設(shè)有連接片連筋凸起區(qū)域?qū)⑦B接片分為兩部分；連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離，通過(guò)焊錫四0的焊接作用，分別連接lsm0sfet 210的柵接觸區(qū)211和hs mosfet 220的柵接觸區(qū)221，從而固 slsmosfet 2io 禾口 hs mosfet 220 的位置，連接片 250 上與 ls mosfet 210 禾口 hsmosfet 220的柵接觸區(qū)211、221的對(duì)應(yīng)部位設(shè)有空心圓柱狀的凹柱252，連接片250的端部251作為芯片的引腳與外部電路連接，同樣，連接片260設(shè)有連接片連筋凸起區(qū)域?qū)⒌谝贿B接片分為兩部分；連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片第一部分和連接片第二部分相互之間電性分離，通過(guò)焊錫四0的焊接作用，同時(shí)連接lsm0sfet 210的源接觸區(qū)212和hs mosfet 220的源接觸區(qū)222，以固定ls m0sfet210和hs mosfet 220的位置，連接片260上與ls mosfet 210和hs mosfet 220的源接觸區(qū)212、222的對(duì)應(yīng)部位設(shè)有空心圓柱狀的凹柱沈2，如圖8b所示，圖8b是圖8a沿a-a線的截面圖，a-a線剛好穿過(guò)凹柱 262內(nèi)部，因此圖8b中可明顯看到凹柱沈2，當(dāng)塑封體270塑封時(shí)，將凹柱252 j62內(nèi)填滿， 從而使塑封體更為穩(wěn)定的塑封好封裝體內(nèi)部的各個(gè)部件，如圖8c所示，塑封體270的頂部露出連接片250在連接片連筋凸起區(qū)域處被分離形成相互絕緣的兩個(gè)部分的斷截面2531 及連接片260在連接片連筋凸起處被分離形成相互絕緣的兩個(gè)部分的斷截面沈41，端截面 2531,2641可作為功率半導(dǎo)體部分頂部散熱端口，連接片沈0的端部261作為芯片的引腳與外部電路連接，此外連接片260上設(shè)有折彎部分沈3向下折彎，立體連接hs mosfet 220的頂部源接觸區(qū)及LS MOSFET 210的底部漏接觸區(qū)，從而連接HS MOSFET 220和LS MOSFET 210。在一優(yōu)選實(shí)施例中，還用一絕緣材料復(fù)蓋塑封體270的頂部(圖中未顯示)，使得露出塑封體270的連接片250的斷截面2531及連接片沈0的斷截面沈41被頂部絕緣復(fù)蓋材料所復(fù)蓋。所述絕緣復(fù)蓋材料包括塑封體270的塑封材料。 用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖9所示的流程圖，包括以下步驟如圖IOA及圖IOB所示，首先，提供一個(gè)基板框架，基板框架包括基板框架第一芯片座230和基板框架第二芯片座M0，基板框架上設(shè)有基板框架連筋231J41，基板框架引腳242及基板框架底部232J43;其次，提供兩個(gè)芯片，兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET) 210和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HSM0SFET) 220，LS MOSFET 110的頂部接觸區(qū)分別為柵接觸區(qū)211和源接觸區(qū)212，其底部接觸區(qū)為漏接觸區(qū) (圖中未顯示)，HS MOSFET 220的頂部接觸區(qū)分別為柵接觸區(qū)221和源接觸區(qū)222，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，粘結(jié)劑280將LSM0SFET 210和HS MOSFET 220分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座230和基板框架第二芯片座240上，LS MOSFET 210和HS MOSFET 220的底部漏接觸區(qū)分別與各自對(duì)應(yīng)的基板框架芯片座電學(xué)連接；接著，如圖11A、 圖IlB及圖IlC所示，提供兩個(gè)連接片，兩個(gè)連接片為連接片250和連接片260，對(duì)準(zhǔn)排布好 LS MOSFET 210和HSM0SFET 220的頂部接觸區(qū)，連接片250通過(guò)焊錫四0的焊接作用同時(shí)連接LS M0SFET210的柵接觸區(qū)211和HS MOSFET 220的柵接觸區(qū)221，連接片250在連接 LSM0SFET 210的柵接觸區(qū)和HS MOSFET 220的柵接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域253，連接片連筋凸起區(qū)域253在芯片表面垂直方向上并高出芯片表面，同樣連接片 260通過(guò)焊錫四0的焊接作用，連接LS MOSFET 210的源接觸區(qū)212和HSM0SFET 220的源接觸區(qū)222，連接片260在連接LS MOSFET 210的柵接觸區(qū)和HSM0SFET 220的柵接觸區(qū)之間的部位上設(shè)有連接片連筋凸起區(qū)域沈4，連接片連筋凸起區(qū)域264在芯片表面垂直方向上并高出芯片表面，如圖IlC所示，由于圖IlC是圖IlA沿B-B線的橫截面圖，圖中完整的凸起區(qū)域結(jié)構(gòu)是由連接片連筋凸起區(qū)域253的一部分和連接片連筋凸起區(qū)域264的一部分共同構(gòu)成，另外，連接片260上設(shè)有折彎部分沈3向下折彎，立體連接HS MOSFET 220的頂部源接觸區(qū)及LS MOSFET 210的底部漏接觸區(qū)，因此連接片250和連接片260使LS MOSFET 210和HS MOSFET 220的位置固定，連接片250和連接片260在與芯片頂部接觸部位分別設(shè)有凹柱252及凹柱沈2，連接片250和連接片沈0的端部251及261作為芯片的引腳可與外部電路連接；然后，提供一塑封體270，塑封體270塑封填充滿凹柱252及凹柱沈2，封裝基板框架、芯片及連接片；最后，如圖12所示，在對(duì)塑封體270的頂層進(jìn)行研磨，磨斷連接片250的連接片連筋凸起區(qū)域253和連接片260的連接片連筋凸起區(qū)域沈4，在塑封體270 的頂部露出連接片連筋凸起區(qū)域253的斷截面2531和連接片連筋凸起區(qū)域沈4的斷截面 2641,從而將連接片250和連接片260各分割為相互絕緣的兩個(gè)連接片部分，上述斷截面可用于功率半導(dǎo)體的散熱。在該封裝過(guò)程中由于先通過(guò)連接片250和連接片260固定連接兩個(gè)芯片，塑封之后再通過(guò)塑封體的頂部研磨分割連接片，從而在封裝過(guò)程中，不會(huì)導(dǎo)致芯片與基板框架及連接片之間的錯(cuò)動(dòng)，并且工藝操作方便。在一優(yōu)選實(shí)施例中，還用一絕緣材料復(fù)蓋塑封體270的研磨頂部(圖中未顯示)，使得露出塑封體270的第一連接片250的斷截面2531及第二連接片260的斷截面2641被頂部絕緣復(fù)蓋材料所復(fù)蓋。所述絕緣復(fù)蓋材料包括塑封體270的塑封材料。實(shí)施例三、用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖13A、圖1 及圖13C 所示，包括兩個(gè)芯片、一個(gè)基板框架、一個(gè)連接片及一個(gè)封裝所有上述部件的塑封體370 ； 兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET)310和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HS M0SFET)320, LS MOSFET 310的頂部接觸區(qū)分別為柵接觸區(qū)311和源接觸區(qū)312，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，HS MOSFET 320的頂部接觸區(qū)分別為柵接觸區(qū)321和源接觸區(qū)322，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)；一個(gè)基板框架， 基板框架包括基板框架第一芯片座330和基板框架第二芯片座340，通過(guò)粘結(jié)劑380的粘結(jié)作用將LS MOSFET 310和HS MOSFET 320分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座330和基板框架第二芯片座340上，LS MOSFET 310和HSM0SFET 320的底部漏接觸區(qū)與基板框架的各個(gè)芯片座對(duì)應(yīng)電連接，基板框架第一芯片座330上設(shè)有基板框架底部332及基板框架連筋 331，基板框架底部332作為L(zhǎng)SM0SFET 310與外部電路連接的漏接觸墊，另外該基板框架底部332端也方便功率半導(dǎo)體的散熱，基板框架連筋331用于基板框架各個(gè)不同單元(圖中只顯示一單元)之間的連接?；蹇蚣艿诙酒?40上設(shè)有基板框架連筋341、基板框架引腳342及基板框架底部343，基板框架引腳342用于芯片與外部電路的連接；多個(gè)連接片部分為一個(gè)連接片350分割而成，連接片350上設(shè)有多個(gè)連接片連筋凸起區(qū)域353和3M 用于連接片各個(gè)部分的連接，連接片350的各個(gè)部分在連接片連筋凸起區(qū)域353和3M處被分離形成相互絕緣的各個(gè)部分，各連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片各部分相互之間電性分離。連接片350的各個(gè)部分通過(guò)焊錫390的焊接作用，分別連接LSM0SFET 310的柵接觸區(qū)311和HS MOSFET 320的柵接觸區(qū)321，以及LS M0SFET310 的源接觸區(qū)312和HS MOSFET 320的源接觸區(qū)322，從而固定LS MOSFET 310和HS MOSFET 320的位置，連接片350上與LS MOSFET 310和HS MOSFET 320的柵接觸區(qū)311、321及源接觸區(qū)312、322的對(duì)應(yīng)部位設(shè)有空心圓柱狀的凹柱352，連接片350的端部351作為芯片的引腳與外部電路連接，如圖13B所示，圖1 是圖13A沿A-A線的截面圖，A-A線剛好穿過(guò)凹柱352內(nèi)部，因此圖13B中可明顯看到凹柱352，當(dāng)塑封體370塑封時(shí)，將凹柱352內(nèi)填滿， 從而使塑封體更為穩(wěn)定的塑封好封裝體內(nèi)部的各個(gè)部件，此外連接片350上設(shè)有折彎部分 355向下折彎，立體連接HS MOSFET 320的頂部源接觸區(qū)及LS MOSFET 310的底部漏接觸區(qū)，從而連接HS MOSFET 320和LSM0SFET 310。在一優(yōu)選實(shí)施例中，還用一絕緣材料填充切割溝渠(圖中未顯示)，絕緣填充材料包括塑封體370塑封材料。用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖14所示的流程圖，包括以下步驟如圖15A及圖15B所示，首先，提供一個(gè)基板框架，基板框架包括基板框架第一芯片座330和基板框架第二芯片座340，基板框架上設(shè)有基板框架連筋331、341，基板框架引腳342及基板框架底部332、343 ；其次，提供兩個(gè)芯片，兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET) 310和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HSM0SFET) 320，LS MOSFET 310的頂部接觸區(qū)分別為柵接觸區(qū)311和源接觸區(qū)312，其底部接觸區(qū)為漏接觸區(qū) (圖中未顯示)，HS MOSFET 320的頂部接觸區(qū)分別為柵接觸區(qū)321和源接觸區(qū)322，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，粘結(jié)劑380將LSM0SFET 310和HS MOSFET 320分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座330和基板框架第二芯片座340上，LS MOSFET 310和HS MOSFET 320的底部漏接觸區(qū)分別與各自對(duì)應(yīng)的基板框架芯片座電學(xué)連接；接著，如圖16A、 圖16B及圖16C所示，提供一個(gè)連接片350，連接片350上設(shè)有多個(gè)連接片連筋凸起區(qū)域353 和354，用于連接連接片350的各個(gè)部分，對(duì)準(zhǔn)排布好LS MOSFET 310和MOSFET 320的頂部接觸區(qū)，連接片350的各個(gè)部分通過(guò)焊錫390的焊接作用分別連接LS MOSFET 310的柵接觸區(qū)311、HSM0SFET 320的柵接觸區(qū)321、LS MOSFET 310的源接觸區(qū)312以及HS MOSFET 320的源接觸區(qū)322，連接片連筋凸起區(qū)域353和3M在芯片表面垂直方向上并高出芯片表面，另外，連接片350上設(shè)有折彎部分355向下折彎，立體連接HS MOSFET 320的頂部源接觸區(qū)及LS MOSFET 310的底部漏接觸區(qū)，因此連接片350使LS MOSFET 310和HS MOSFET 320的位置固定，連接片350與芯片頂部接觸部位分別設(shè)有凹柱352，連接片350的端部351 作為芯片的引腳可與外部電路連接；然后，提供一塑封體370，塑封體370塑封填充滿凹柱 352，封裝基板框架、芯片及連接片；最后，如圖17A、圖17B及圖17C所示，在LS MOSFET 350 和MOSFET 360之間的塑封體370的頂層對(duì)準(zhǔn)連接片350的多個(gè)連接片連筋凸起區(qū)域353 和354，因?yàn)槎鄠€(gè)連接片連筋凸起區(qū)域353和多個(gè)連接片連筋凸起區(qū)域3M都分別設(shè)置在一條直線上，對(duì)準(zhǔn)圖17A中的兩條斜杠框向下進(jìn)行兩次淺層切割，又如圖17B和17C的箭頭方向進(jìn)行切割，得到切割溝渠375，該切割溝渠375切斷連接片350的多個(gè)連接片連筋凸起區(qū)域353和連接片連筋凸起區(qū)域3541，將連接片350分割為各個(gè)相互絕緣的四個(gè)連接片部分。在該封裝過(guò)程中由于通過(guò)連接片350固定連接兩個(gè)芯片，塑封之后再通過(guò)淺層切割分割連接片，從而在封裝過(guò)程中，芯片之間的位置更加固定，不會(huì)導(dǎo)致芯片與基板框架及連接片之間的錯(cuò)動(dòng)。在一優(yōu)選實(shí)施例中，還用一絕緣材料填充切割溝渠375 (圖中未顯示)，絕緣填充材料包括塑封體370塑封材料。 實(shí)施例四、用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖18A、圖18B及圖18C 所示，包括兩個(gè)芯片、一個(gè)基板框架、多個(gè)連接片及一個(gè)封裝所有上述部件的塑封體470; 兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET)410和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HS M0SFET)420, LS MOSFET 410的頂部接觸區(qū)分別為柵接觸區(qū)411和源接觸區(qū)412，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，HS MOSFET 420的頂部接觸區(qū)分別為柵接觸區(qū)421和源接觸區(qū)422，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)；一個(gè)基板框架， 基板框架包括基板框架第一芯片座430和基板框架第二芯片座440，通過(guò)粘結(jié)劑480的粘結(jié)作用將LS MOSFET 410和HS MOSFET 420分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座430和基板框架第二芯片座440上，LS MOSFET 410和HSM0SFET 420的底部漏接觸區(qū)與基板框架的各個(gè)芯片座對(duì)應(yīng)電連接，基板框架第一芯片座430上設(shè)有基板框架底部432及基板框架連筋431，基板框架底部432作為L(zhǎng)SM0SFET410與外部電路連接的漏接觸墊，另外該基板框架底部432端也方便功率半導(dǎo)體的散熱，基板框架連筋431用于基板框架各個(gè)不同單元(圖中只顯示一單元)之間的連接?；蹇蚣艿诙酒?40上設(shè)有基板框架連筋441、基板框架引腳442及基板框架底部443，基板框架引腳442用于芯片與外部電路的連接；多個(gè)連接片部分為一個(gè)連接片450分割而成，連接片450上設(shè)有多個(gè)連接片連筋凸起區(qū)域妨4用于連接片各個(gè)部分的連接，連接片450的各個(gè)部分在連接片連筋凸起區(qū)域453和妨4處被分離形成相互絕緣的各個(gè)部分，各連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的連接片各部分相互之間電性分離。連接片450的各個(gè)部分通過(guò)焊錫490的焊接作用，分別連接 LSM0SFET 410的柵接觸區(qū)411和HS MOSFET 420的柵接觸區(qū)421，以及LS M0SFET410的源接觸區(qū)412和HS MOSFET 420的源接觸區(qū)422，從而固定LS MOSFET 410和HS M0SFET420 的位置，連接片450上與LS M0SFET410和HS M0SFET420的柵接觸區(qū)411、421及源接觸區(qū) 412,422的對(duì)應(yīng)部位設(shè)有空心圓柱狀的凹柱452，連接片450的端部451作為芯片的引腳與外部電路連接，如圖18B所示，圖18B是圖18A沿A-A線的截面圖，A-A線剛好穿過(guò)凹柱452 內(nèi)部，因此圖18B中可明顯看到凹柱452，當(dāng)塑封體470塑封時(shí)，將凹柱452內(nèi)填滿，從而使塑封體更為穩(wěn)定的塑封好封裝體內(nèi)部的各個(gè)部件，如圖18C所示，塑封體470的頂部露出連接片450的斷截面4531，此外連接片450上設(shè)有折彎部分455，立體連接HS MOSFET 420 的頂部源接觸區(qū)及LSM0SFET 410的底部漏接觸區(qū)，從而連接HS MOSFET 420和LS MOSFET 410。在一優(yōu)選實(shí)施例中，還用一絕緣材料復(fù)蓋塑封體470的研磨頂部(圖中未顯示)，使得露出塑封體470的連接片450的斷截面4531被頂部絕緣復(fù)蓋材料所復(fù)蓋。所述絕緣復(fù)蓋材料包括塑封體470的塑封材料。 用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，以低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管共封裝器件為例，如圖19所示的流程圖，包括以下步驟如圖20A及圖20B所示，首先，提供一個(gè)基板框架，基板框架包括基板框架第一芯片座430和基板框架第二芯片座440，基板框架上設(shè)有基板框架連筋431、441，基板框架引腳442及基板框架底部432、443 ；其次，提供兩個(gè)芯片，兩個(gè)芯片分別為低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(LS M0SFET) 410和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(HSM0SFET) 420，LS MOSFET 410的頂部接觸區(qū)分別為柵接觸區(qū)411和源接觸區(qū)412，其底部接觸區(qū)為漏接觸區(qū) (圖中未顯示)，HS MOSFET 420的頂部接觸區(qū)分別為柵接觸區(qū)421和源接觸區(qū)422，其底部接觸區(qū)為漏接觸區(qū)(圖中未顯示)，粘結(jié)劑480將LSM0SFET 410和HS MOSFET 420分別對(duì)應(yīng)設(shè)置在基板框架第一芯片座430和基板框架第二芯片座440上，LS MOSFET 410和HS MOSFET 420的底部漏接觸區(qū)分別與各自對(duì)應(yīng)的基板框架芯片座電學(xué)連接；接著，如圖21A、 圖21B及圖21C所示，提供一個(gè)連接片450，連接片450上設(shè)有多個(gè)連接片連筋凸起區(qū)域453 和454，用于連接連接片450的各個(gè)部分，對(duì)準(zhǔn)排布好LS MOSFET 410和MOSFET 420的頂部接觸區(qū)，連接片450通過(guò)焊錫490的焊接作用分別連接LS MOSFET 410的柵接觸區(qū)411和 HS MOSFET 420的柵接觸區(qū)421，以及LS MOSFET 410的源接觸區(qū)412和HS MOSFET 420的源接觸區(qū)422，連接片連筋凸起區(qū)域453和妨4在芯片表面垂直方向上并高出芯片表面，另外，連接片450上設(shè)有折彎部分455向下折彎，立體連接HS MOSFET 320的頂部源接觸區(qū)及 LS MOSFET 410的底部漏接觸區(qū)，因此連接片450使LS MOSFET 410和HSM0SFET 420的位置固定，連接片450與芯片頂部接觸部位分別設(shè)有凹柱452，連接片450的端部451作為芯片的引腳可與外部電路連接；然后，如圖22所示，提供一塑封體470，塑封體470塑封填充滿凹柱452及凹柱462，封裝基板框架、芯片及連接片；最后，在塑封體470的頂層研磨，磨斷連接片450的多個(gè)連接片連筋凸起區(qū)域453和454，露出連接片連筋凸起區(qū)域453的斷截面4531和連接片連筋凸起區(qū)域454的斷截面4541，將連接片450分割為各個(gè)相互絕緣的四個(gè)連接片。在該封裝過(guò)程中由于通過(guò)連接片450固定連接兩個(gè)芯片，塑封之后再通過(guò)淺層切割分割連接片，從而在封裝過(guò)程中，芯片之間的位置更加固定，不會(huì)導(dǎo)致芯片與基板框架及連接片之間的錯(cuò)動(dòng)。在一優(yōu)選實(shí)施例中，還用一絕緣材料復(fù)蓋塑封體470的研磨頂部(圖中未顯示)，使得露出塑封體470的連接片450的斷截面4531被頂部絕緣復(fù)蓋材料所復(fù)蓋。所述絕緣復(fù)蓋材料包括塑封體470的塑封材料。上述實(shí)施例描述了用具有連接片連接構(gòu)成的連接片固定連接兩個(gè)芯片，通過(guò)先封裝然后在封裝體頂部淺層切割的方式來(lái)分離連接片，或者通過(guò)先封裝然后在封裝頂部研磨的方式來(lái)分離連接片；另外也描述了用兩個(gè)連接片固定連接兩個(gè)芯片的封裝結(jié)構(gòu)及方法。 在實(shí)際應(yīng)用時(shí)，可以通過(guò)多個(gè)連接片固定連接多個(gè)芯片，該芯片不限于上管芯片與下管芯片的組合，也可適用于疊加芯片的組合。該種封裝方式，確保芯片安裝時(shí)的位置固定，使芯片在工藝制造過(guò)程中避免錯(cuò)位而影響芯片的電路性能，另外該封裝方法增加了封裝的引腳，工藝操作簡(jiǎn)單，連接方法靈活方便。根據(jù)不同的電路設(shè)計(jì)和選用不同的半導(dǎo)體芯片，比如當(dāng)?shù)谝恍酒偷诙酒牡撞侩姌O可電連接或所有的電極都位于芯片上表面時(shí)，第一芯片和第二芯片也可選擇安置在同一芯片座上，甚至不同芯片集成在同一芯片上；也可選擇不使用基板框架而僅將芯片的底面曝露于塑封體底面以便與外部電路連接，這樣封裝過(guò)程中提供基板框架的步驟和將位芯片固定在基板框架上的步驟便可以省略，整個(gè)封裝過(guò)程只包括提供多個(gè)芯片，提供連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，提供塑封體以及分割連接片的步驟。芯片上表面的所有的電極都可通過(guò)連接片相互電絕緣的各個(gè)部分與外部電路連接。當(dāng)然，必須認(rèn)識(shí)到，上述介紹是有關(guān)本發(fā)明優(yōu)選實(shí)施例的說(shuō)明，只要不偏離隨后所附權(quán)利要求所顯示的精神和范圍，本發(fā)明還存在著許多修改。本發(fā)明決不是僅局限于上述說(shuō)明或附圖所顯示的細(xì)節(jié)和方法。本發(fā)明能夠擁有其它的實(shí)施例，并可采用多種方式予以實(shí)施。另外，大家還必須認(rèn)識(shí)到，這里所使用的措辭和術(shù)語(yǔ)以及文摘只是為了實(shí)現(xiàn)介紹的目的，決不是僅僅局限于此。正因?yàn)槿绱?，本領(lǐng)域的技術(shù)人員將會(huì)理解，本發(fā)明所基于的觀點(diǎn)可隨時(shí)用來(lái)作為實(shí)施本發(fā)明的幾種目標(biāo)而設(shè)計(jì)其它結(jié)構(gòu)、方法和系統(tǒng)。所以，至關(guān)重要的是，所附的權(quán)利要求將被視為包括了所有這些等價(jià)的建構(gòu)，只要它們不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，包括數(shù)個(gè)芯片，所述的每個(gè)芯片分別具有數(shù)個(gè)頂部接觸區(qū)；一第一連接片設(shè)有一個(gè)或數(shù)個(gè)連接片連筋凸起區(qū)域?qū)⑺龅倪B接片至少分離為一第一連接片第一部分和一第一連接片第二部分與芯片的頂部接觸區(qū)連接，所述的連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的第一連接片第一部分和第一連接片第二部分相互之間電性分離；一塑封體，用以封裝芯片以及連接片。
2.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的數(shù)個(gè)芯片包括一具有頂部第一接觸區(qū)和頂部第二接觸區(qū)的第一芯片，其中，所述的第一連接片第一部分和第一連接片第二部分分別連接所述第一芯片的頂部第一接觸區(qū)和頂部第二接觸區(qū)。
3.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的數(shù)個(gè)芯片包括一第一芯片和一第二芯片，所述的第一芯片具有頂部第一接觸區(qū)，所述的第二芯片具有頂部第二接觸區(qū)，其中，所述的第一連接片第一部分和第一連接片第二部分分別連接所述頂部第一接觸區(qū)和頂部第二接觸區(qū)。
4.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的塑封體上表面有至少一切割溝渠，所述切割溝渠穿過(guò)所述連接片連筋凸起區(qū)域，從而除去所述連接片連筋凸起區(qū)域中一導(dǎo)電區(qū)段，使得所述的第一連接片第一部分和第一連接片第二部分相互之間電性分離。
5.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的塑封體上表面露出所述的連接片連筋凸起區(qū)域被除去導(dǎo)電區(qū)段的斷截面。
6.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，還包括一個(gè)基板框架，所述的基板框架用于放置所述的數(shù)個(gè)芯片。
7.如權(quán)利要求6所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的基板框架包括第一芯片座和第二芯片座，所述的第一連接片設(shè)有折彎部分向下延伸并連接到基板框架第一芯片座。
8.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的數(shù)個(gè)芯片包括低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件。
9.如權(quán)利要求1所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，還包括一第二連接片設(shè)有一個(gè)連接片連筋凸起區(qū)域?qū)⑺龅牡诙B接片分離為一第二連接片第一部分和第二連接片第二部分與芯片的頂部接觸區(qū)連接，所述的第二連接片連筋凸起區(qū)域有一導(dǎo)電區(qū)段被除去使得所述的第二連接片第一部分和第二連接片第二部分相互之間電性分離。
10.用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特征在于，包括以下步驟步驟1 提供數(shù)個(gè)芯片，所述的芯片包括數(shù)個(gè)頂部接觸區(qū)；步驟2 提供數(shù)個(gè)連接片，每個(gè)連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，從而固定數(shù)個(gè)芯片；步驟3 提供一塑封體，所述的塑封體封裝芯片及連接片；步驟4:分割連接片。
11.如權(quán)利要求10所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特征在于，在步驟2中，每個(gè)連接片在連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)時(shí)，連接片上具有在芯片表面垂直方向上并高出芯片表面的連接片連筋凸起區(qū)域。
12.如權(quán)利要求11所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特征在于，在步驟4中，在塑封體的頂層通過(guò)淺層切割連接片連筋凸起區(qū)域，形成切割溝渠，所述的切割溝渠將數(shù)個(gè)連接芯片頂部接觸區(qū)的連接片分割為各個(gè)相互絕緣的連接片部分。
13.如權(quán)利要求11所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特征在于，在步驟4中，研磨塑封體的頂部，磨斷所述的連接片連筋凸起區(qū)域，將數(shù)個(gè)連接芯片頂部接觸區(qū)的連接片分割為各個(gè)相互絕緣的連接片部分。
14.如權(quán)利要求12或13所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的數(shù)個(gè)芯片包括低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件。
15.如權(quán)利要求14所述的用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體，其特征在于，所述的低邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件和高邊金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管器件的頂部接觸區(qū)分別為柵接觸區(qū)和源接觸區(qū)，其底部接觸區(qū)為漏接觸區(qū)。
16.用連接片實(shí)現(xiàn)連接的半導(dǎo)體封裝體的方法，其特征在于，包括以下步驟步驟1 提供一個(gè)基板框架，所述的基板框架帶有數(shù)個(gè)基板框架外部引腳，所述的基板框架包含數(shù)個(gè)芯片座，用于放置數(shù)個(gè)芯片；步驟2 提供數(shù)個(gè)芯片，所述的芯片包括數(shù)個(gè)頂部接觸區(qū)及底部接觸區(qū)，將所述的數(shù)個(gè)芯片分別粘貼在基板框架的各個(gè)芯片座上，并將各個(gè)芯片的底部接觸區(qū)電連接在基板框架上；步驟3 提供數(shù)個(gè)連接片，每個(gè)連接片分別連接芯片之間對(duì)準(zhǔn)排布的頂部接觸區(qū)，從而固定數(shù)個(gè)芯片；步驟4 提供一塑封體，所述的塑封體封裝基板框架、芯片及連接片；步驟5:分割連接片。
全文摘要
本發(fā)明公開(kāi)了一種用連接片實(shí)現(xiàn)內(nèi)接的半導(dǎo)體封裝體，包括多個(gè)芯片，所述的每個(gè)芯片分別具有多個(gè)頂部接觸區(qū)及底部接觸區(qū)；多個(gè)基板，用于放置所述芯片，芯片的底部接觸區(qū)與基板具有電連接，所述的基板設(shè)有多個(gè)基板外引腳；連接片，所述的連接片連接多個(gè)芯片，并同時(shí)用于連接多個(gè)芯片對(duì)應(yīng)排布的多個(gè)頂部接觸區(qū)，從而固定所述的多個(gè)芯片，所述的連接片的端部作為芯片的引腳與外部連接；一塑封體，用以封裝芯片、基板、以及連接片，本發(fā)明在工藝制作時(shí)，通過(guò)一個(gè)或多個(gè)連接片固定連接多個(gè)芯片，然后進(jìn)行封裝，最后通過(guò)切割或者封裝體頂部研磨分離連接片，本發(fā)明由于連接片的固定連接作用，避免了芯片在工藝制造過(guò)程中錯(cuò)位而影響芯片的電路性能。
文檔編號(hào)H01L25/11GK102237343SQ201010178158
公開(kāi)日2011年11月9日 申請(qǐng)日期2010年5月5日 優(yōu)先權(quán)日2010年5月5日
發(fā)明者劉凱, 薛彥迅, 魯軍 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體有限公司