專利名稱：一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導體技術(shù)領(lǐng)域，涉及一種電阻變換存儲芯片結(jié)構(gòu)的制備方法，尤其 涉及一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備工藝。
背景技術(shù)：
隨著集成電路(Integrated Circuits, IC)的發(fā)展，芯片互聯(lián)造成的延遲影響越來越 嚴重，在Intel 32nm芯片中已有9層銅布線，輔助以低k中間介質(zhì)層來降低RC延遲。當特征 尺寸進一步縮小，三維集成電路(three dimensional integrated circuit, 3D-IC)將替代平 面型IC來繼續(xù)Moore定律，進一步提高芯片功能，提高集成度，降低互連引入的RC延遲。而目前業(yè)界認為存儲器是3D-IC最主要的應用領(lǐng)域之一。眾所周知，電阻變換存 儲器，如相變存儲器(PCRAM)因為其高密度、低成本和高性能等優(yōu)勢將成為下一代主流的 通用存儲器，將全面地取代目前Flash以及部分磁盤和DRAM的應用，如果通過三維立體堆 疊工藝實現(xiàn)3D電阻變換存儲器，那么存儲密度將得到成倍的增長，同時可以不增加芯片面 積，垂直結(jié)構(gòu)的互連也可以有效降低RC延遲，提高芯片工作速度。在PCRAM發(fā)展過程中，最先被采用的選通器件是場效應晶體管，場效應晶體管與 存儲單元之間形成ITlR結(jié)構(gòu)，T代表晶體管，R代表電阻。ITlR結(jié)構(gòu)的主要問題在于器件密 度，因為場效應晶體管相對于存儲單元具有較大的尺寸，故ITlR結(jié)構(gòu)的PCRAM存儲密度主 要受制于場效應晶體管的尺寸。近些年提出了新的IDlR結(jié)構(gòu)(D代表二級管，R代表電阻)， 即采用二極管來取代原來的場效應晶體管，二極管的采用彌補了場效應晶體管面積過大的 缺點，使得PCRAM的密度大幅提升。由于三維立體PCRAM將是高密度PCRAM發(fā)展的重要方 向，IDlR的存儲結(jié)構(gòu)自然成為首選。不過3D電阻變換存儲芯片面臨一些挑戰(zhàn)，例如常用相 變材料(如GeSbTe)在高溫下不穩(wěn)定，且容易揮發(fā)，因此，3D電阻變換存儲架構(gòu)實現(xiàn)過程中， 工藝溫度將是最大的限制，最大限度的降低工藝溫度，可以有效保證相變材料的穩(wěn)定性。在 Pn結(jié)單晶硅轉(zhuǎn)移方面，已有方法包括化學腐蝕自停止減薄技術(shù)，背面減薄技術(shù)，注氫剝離技 術(shù)等。申請?zhí)枮?00810204987. 3，名稱為實現(xiàn)三維立體結(jié)構(gòu)相變存儲芯片的工藝方法的 中國專利就揭示了一種化學腐蝕自停止減薄技術(shù)，該技術(shù)一般會采用絕緣體上硅(SOI)襯 底，成本高是它主要的缺點，另一個缺點就是腐蝕減薄方法所用時間較長，不符合大規(guī)模生 產(chǎn)要求。背面減薄技術(shù)缺點主要在于薄膜均勻性的控制較難，同時耗時較長。注氫剝離技術(shù) 相比前面兩個技術(shù)而言，優(yōu)點是轉(zhuǎn)移薄膜厚度均勻性好，實現(xiàn)工藝時間短。難點在于薄膜 轉(zhuǎn)移溫度較高，本發(fā)明即采用一種低溫剝離技術(shù)來降低Pn結(jié)單晶硅薄膜轉(zhuǎn)移的溫度，降低 整體工藝熱預算。低溫剝離技術(shù)將使用硼氫共注入方法，可以在300°C以下實現(xiàn)單晶硅薄膜 轉(zhuǎn)移(Xiaobo Ma，Weili Liu, Chao Chen，etal，Semiconductor Science and Technology, 21 (2006)，959)，該研究工作為低溫3D電阻變換存儲器制備提供了部分技術(shù)基礎(chǔ)。

發(fā)明內(nèi)容
本發(fā)明主要解決的技術(shù)問題在于提供一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，采用低溫等離子體活化鍵合和薄膜轉(zhuǎn)移技術(shù)，實現(xiàn)高速高密度三維立體結(jié)構(gòu)的 存儲器芯片。為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案—種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，包括以下步驟A、首先在第一晶圓上制備二極管結(jié)構(gòu)層；B、對已有二極管結(jié)構(gòu)層的第一晶圓進行離子注入引入缺陷層，使缺陷層位于所述 二極管結(jié)構(gòu)層的下方，引入缺陷層時先采用離子源包括硼離子、氦離子、鋁離子、硅離子、鍺 離子、氮離子、磷離子其中一種或幾種進行離子注入，再進行氫離子注入；C、將已制備外圍電路或電極的晶圓與已制備好缺陷層的第一晶圓鍵合，得到鍵合 片；D、對所述鍵合片進行在80 400°C下的低溫退火，加強鍵合強度同時使鍵合片在 缺陷層處剝離，完成二極管結(jié)構(gòu)層的轉(zhuǎn)移；E、對轉(zhuǎn)移后的二極管結(jié)構(gòu)層進行表面化學機械拋光，隨后制備二極管單元結(jié)構(gòu)；F、在所述二極管單元結(jié)構(gòu)上制備加熱電極；G、在所述加熱電極上沉積存儲材料，再采用光刻和刻蝕工藝對所述存儲材料進行 圖形化；H、在圖形化的存儲材料上制備上電極，然后制備位線并完成上電極與位線互連， 形成單層IDlR電阻變換存儲單元；I、對步驟H獲得的結(jié)構(gòu)表面進行化學機械拋光；J、重復A-I步驟，獲得多層IDlR電阻變換存儲單元。本發(fā)明的有益效果在于本發(fā)明中采用低溫等離子體鍵合和硼氫共注入技術(shù)，可 以在不高于300°C的退火條件下實現(xiàn)二極管結(jié)構(gòu)層(如pn結(jié)單晶硅薄膜)的轉(zhuǎn)移，并且可 得到較強的鍵合強度，從而可以經(jīng)受后續(xù)CMP等工藝。該工藝方法可以避免硅片上已有電 路結(jié)構(gòu)或布線受到高溫退火的影響而失效，因此該低溫薄膜轉(zhuǎn)移技術(shù)可以真正有效的實現(xiàn) 電阻變換存儲單元的多層低溫集成，所得到的垂直互連結(jié)構(gòu)又可以提高芯片工作速度，所 以本發(fā)明可以制備得到高速高密度3D電阻變換存儲結(jié)構(gòu)芯片。


圖1是一種三維雙層IDlR電阻變換存儲單元結(jié)構(gòu)示意圖。其中10a、10b和IOc為不同工藝步驟中制備的絕緣介質(zhì)層，可以為氧化硅，Ila和lib為兩次等離子體活化鍵合的界面，12a和12b為不同層的二極管單元結(jié)構(gòu)，13a和13b為二極管單元結(jié)構(gòu)上的加熱電極，14a和14b為不同層的存儲材料，15a和15b為不同層的上電極，16a和16b為字線/位線，17為底電極，一般可以為鎢或其它導電材料。圖2是三維雙層IDlR電阻變換存儲芯片制備工藝流程圖。其中20為底電極，一般可以為鎢或其它導電材料，
5
21a和21b為兩次等離子體活化鍵合的界面，22a和22b為不同層的二極管單元結(jié)構(gòu)，23a和23b為二極管單元結(jié)構(gòu)上的加熱電極，24a和24b為不同層的存儲材料，25a和25b為不同工藝步驟中制備的絕緣介質(zhì)層，可以為氧化硅，26a和26b為不同層的上電極，27a為第一層IDlR單元位線，同時也是第二層IDlR單元的字線。27b為第二層IDlR單元位線，同時也是第三層IDlR單元的字線。
具體實施例方式下面結(jié)合附圖，進一步說明本發(fā)明的具體實施方式
。本發(fā)明揭示了一種二極管低溫轉(zhuǎn)移技術(shù)，結(jié)合該技術(shù)和等離子體低溫鍵合技術(shù)， 可以實現(xiàn)三維立體結(jié)構(gòu)的存儲芯片，有效提高存儲密度。同時，該方法制備的高速高密度三 維電阻變換存儲結(jié)構(gòu)利用垂直互連方式和字線/位線共用架構(gòu)，可以有效提高存儲器工作 速度。該制備方法具體包括以下步驟A、首先在第一晶圓上制備二極管結(jié)構(gòu)層。所述二極管結(jié)構(gòu)層可以為pn結(jié)二極管結(jié)構(gòu)、p-i-n型二極管結(jié)構(gòu)或肖特基二極管 結(jié)構(gòu)。所述二極管結(jié)構(gòu)層采用離子注入法、擴散法、外延生長法中的一種或幾種方法制備， 例如采用離子注入或擴散法依次形成pn結(jié)，或離子注入結(jié)合外延方法形成pn結(jié)或p-i-n 結(jié)構(gòu)；整體二極管結(jié)構(gòu)層厚度應在2微米以內(nèi)，摻雜濃度可以根據(jù)二極管性能參數(shù)進行調(diào) 節(jié)。作為一種優(yōu)選方案，還可先生長SiGe層后再在其上制備所述二極管結(jié)構(gòu)層，例如，先外 延一層薄P型SiGe層(厚度可以是在20-200nm)，然后再外延單晶硅層，利用離子注入制備 pn結(jié)，其中SiGe層中Ge組分應低于0. 15，以保證上層外延硅薄膜晶體質(zhì)量。第一晶圓可 以是硅晶圓、鍺晶圓、SiC、或者其它半導體單晶材料。B、對已有二極管結(jié)構(gòu)層的第一晶圓進行離子注入引入缺陷層，使缺陷層位于所述 二極管結(jié)構(gòu)層的下方，引入缺陷層時先采用離子源包括硼離子、氦離子、鋁離子、硅離子、鍺 離子、氮離子、磷離子其中一種或幾種進行離子注入，再進行氫離子注入。其中，優(yōu)選硼氫離子共注入，即先進行硼離子注入，再進行氫離子注入，注入的離 子能量需根據(jù)二極管結(jié)構(gòu)層厚度或SiGe層深度進行調(diào)節(jié)，使硼與氫離子注入后濃度峰值 分布在二極管結(jié)構(gòu)層之下或位于SiGe層；硼離子劑量為IX IO11CnT2 IX 1017cm_2，氫離子 劑量為IX IO15CnT2 IX IO17CnT2。硼預注入可形成損傷層，氫離子注入能量的選擇類似于 硼離子注入能量選擇，最終使硼氫離子濃度峰值出現(xiàn)在相近的深度范圍，最大程度提高氫 聚集和形成缺陷、裂紋的效率，同時，硼原子在退火激活前也可以有效的吸附氫，多方面作 用最終有效降低最終剝離的溫度。其中SiGe層作為缺陷引入層，可以有效聚集后續(xù)注入的 氫離子，從而降低薄膜轉(zhuǎn)移溫度。作為優(yōu)選方案，步驟B之后，對已制備好缺陷層的第一晶圓低溫退火，溫度可以在 50 200°C，保持約0. 5 2小時。此時低溫退火可以促進注氫層中氫分子聚集，更進一步 降低鍵合后二極管結(jié)構(gòu)層轉(zhuǎn)移的溫度，該工藝過程中需要嚴格控制溫度，避免第一晶圓表 面粗糙度的提高。
C、將已制備外圍電路或電極的晶圓與已制備好缺陷層的第一晶圓鍵合，得到鍵合 片。外圍電路可以是場效應晶體管結(jié)構(gòu)，也可以只是包括底電極和字線的晶圓。其中，采用 等離子體活化鍵合技術(shù)進行鍵合，鍵合前對兩片晶圓的表面清洗，然后進行等離子體活化 處理，然后室溫下面對面鍵合。所用等離子體為氮等離子體、氬等離子體、氫和氦的混合氣 等離子體，活化氣壓為0. 2 0. 8mbar,功率為50 100W，時間5 60s，鍵合壓力為5 20N。作為優(yōu)選方案，在步驟C之前，在已制備好缺陷層的第一晶圓表面室溫沉積一層 超薄的導電層作為鍵合層，厚度在5 lOOnm。一方面可以有效提高底電極與上層二極管結(jié) 構(gòu)層的鍵合效果，另一方面可以有效降低與底電極間的接觸電阻。D、對所述鍵合片進行在80 400°C下的低溫退火，加強鍵合強度，其中可以是溫 度先低再高分段進行，直至使鍵合片在缺陷層處剝離。例如，退火工藝可以是先在惰性氣體保護下，在80 120°C (優(yōu)選100°C )退火 約1小時，勻速升溫至180 220°C (優(yōu)選200°C )后保持約1小時，再緩慢升溫至250 4000C (優(yōu)選250 300°C )，保持約15分鐘后使鍵合片在缺陷層處剝離，完成二極管結(jié)構(gòu) 層的轉(zhuǎn)移，隨后勻速降溫至室溫；或是在惰性氣體保護下，在80 120°C (優(yōu)選IO(TC)退 火約1小時，勻速緩慢升溫至200 250°C后，保持一段時間直至鍵合片在缺陷層處剝離。在退火過程中，等離子體活化鍵合后的界面產(chǎn)物(包括氫氣分子，水分子等)可以 從界面介質(zhì)層(如SiO2, Si3N4，TEOS等)有效擴散出去，避免生成界面氣泡，同時有效提高 低溫鍵合強度，此時鍵合強度即可使頂層Pn結(jié)經(jīng)受CMP工藝。E、對轉(zhuǎn)移后的二極管結(jié)構(gòu)層進行表面化學機械拋光(CMP)，隨后利用圖形化光刻、 刻蝕等技術(shù)，形成分立的二極管單元結(jié)構(gòu)。CMP拋光參數(shù)可以根據(jù)轉(zhuǎn)移后二極管結(jié)構(gòu)層厚 度、硼氫共注入能量進行調(diào)節(jié)，有效去除頂層損傷。F、在所述二極管單元結(jié)構(gòu)上制備小電極作為加熱電極。在pn結(jié)二極管單元結(jié)構(gòu) 上制備垂直小電極，可以有效提高對相變材料的加熱效率，可以降低對pn結(jié)二極管電流密 度的要求。G、在所述加熱電極上沉積存儲材料，再采用光刻和刻蝕工藝對所述存儲材料進行 圖形化；所述存儲材料為電阻變換存儲材料，包括相變材料、NiO材料等。H、在圖形化的存儲材料上制備上電極，然后制備位線并完成上電極與位線互連， 形成單層垂直結(jié)構(gòu)的IDlR電阻變換存儲單元。作為本發(fā)明的優(yōu)選方案，還包括步驟I，對步驟H獲得的結(jié)構(gòu)表面進行化學機械拋 光，通過重復A-I步驟，獲得多層垂直結(jié)構(gòu)的IDlR電阻變換存儲單元。圖1為一種雙層垂直結(jié)構(gòu)的IDlR電阻變換存儲單元結(jié)構(gòu)，其中10a、10b和IOc為 不同工藝步驟中制備的絕緣介質(zhì)層，可以為氧化硅，Ila和lib為兩次等離子體活化鍵合的 界面，12a和12b為不同層的二極管單元結(jié)構(gòu)，13a和13b為二極管單元結(jié)構(gòu)上的加熱電極， 14a和14b為不同層的存儲材料，15a和15b為不同層的上電極，16a和16b為字線/位線， 17為底電極，一般可以為鎢或其它導電材料。由于該工藝的退火條件均在400°C以內(nèi)，優(yōu)選情況下不高于300°C，第二層二極管 結(jié)構(gòu)的轉(zhuǎn)移時，可以保證下層IDlR單元中相變材料不受明顯影響。多層電阻變換垂直結(jié)構(gòu) 中，不同層間可以共用字線/位線，有效減少三維電阻變換存儲結(jié)構(gòu)中金屬互連層數(shù)，從而
7有效提高工藝集成度。每一層的IDlR結(jié)構(gòu)可以制備為陣列結(jié)構(gòu)，從而有效提高存儲密度。以下是本發(fā)明的幾個優(yōu)選的實施例實施例1結(jié)合圖2加以詳細說明1.首先在襯底硅晶圓上進行pn結(jié)二極管結(jié)構(gòu)的制備，如圖2中(1)所示，具體有 兩種方案a)在硅片上可以直接進行ρ型和η型離子注入摻雜，形成pn結(jié)。ρ型區(qū)域在下，η 型區(qū)域在上；也可先進行單晶硅外延，再進行離子注入摻雜、快速退火形成pn結(jié)；或者在硅 晶圓上進行外延Pn結(jié)生長，先進行ρ型Si外延，再進行η+型Si外延；或者在硅晶圓上先 進行SiGe外延，再進行ρ型Si外延，最后為η+型Si外延。b)在硅片上首先外延IOOnm Sia85Gea 15，再外延單晶硅層，隨后對外延的單晶硅進 行離子注入摻雜、快速退火，形成pn結(jié)。其中SiGe層作為缺陷引入層。2.對已經(jīng)制備好pn結(jié)的晶圓進行硼氫離子共注入，具體包括首先進行硼預注 入形成損傷層，硼離子劑量可以選擇1X IO11cm-2、1 X IO12cm-2,1 X IO1W2,1 X IO14cm-2,注入 能量根據(jù)Pn結(jié)層整體厚度進行調(diào)節(jié)，也可根據(jù)SiGe層深度進行調(diào)節(jié)，使硼注入后的濃度 峰值或損傷層出現(xiàn)在Pn結(jié)以下或SiGe層；再進行氫離子注入，氫離子劑量為lX1017cnT2、 8X 1016cm_2、6X 1016cm_2、2X 1016cm_2。注入能量的選擇類似于硼離子注入能量選擇，最終使 硼氫濃度峰值位置基本一致。3.如圖2中(2)所示，經(jīng)過硼氫離子注入后會在pn結(jié)下形成一層缺陷層，隨后該 晶圓與已制備好底電極20 ( 一般可以為鎢或其它導電材料)的晶圓進行等離子體活化鍵 合，鍵合前會進行化學清洗、氮等離子體活化，氮等離子體活化條件是氣壓0. 4毫巴，等離 子體功率為100W，高純氮氣流量為2000sCCm?；罨筮M行去離子水沖洗6秒，兆聲水清洗 6秒后甩干，再將兩片在室溫下面對面鍵合，在背面中心處施加壓力15N，時間10秒。最后 得到圖2中(3)所示的鍵合片。4.如圖2中(4)所示，鍵合后樣品先在高純氮氣氣氛下，100°C退火1小時，勻速緩 慢升溫至20(TC后保持1小時，再30(TC下退火15分鐘，鍵合片在注氫缺陷層處剝離，完成 pn結(jié)單晶硅的轉(zhuǎn)移。剝離出的硅片經(jīng)拋光后可重復利用。5.轉(zhuǎn)移后的pn結(jié)表面粗糙度約1-lOnm，并存在一定的缺陷層，所以必須進行CMP 處理降低表面粗糙度，提高晶體質(zhì)量，如圖2中(5)所示。6.此時可以利用CMOS工藝中的光刻、刻蝕、薄膜沉積、互連等技術(shù)完成第一層 IDlR結(jié)構(gòu)相變存儲單元制備，其中包括了二極管單元結(jié)構(gòu)22a、加熱電極23a和上電極26a 制備，相變存儲材料24a由Ge、Sb、Te、Si中的兩種或多種組成。最終利用每個相變存儲材 料24a上的上電極26a與位線27a完成互連。7.對上層位線27a最終表面進行CMP工藝，提高表面平整度，原理類似于形成大馬 士革結(jié)構(gòu)，此時的位線27a剛好可以作為第二層IDlR結(jié)構(gòu)底部的字線，結(jié)果如圖2中(6) 所示。8.重復2-7步驟，如圖2中(7)所示，可以完成第二層IDlR結(jié)構(gòu)，整體工藝可以控 制在300°C以內(nèi)，可以有效的進行3D電阻變換存儲架構(gòu)的制備。其中，21a和21b為兩次等離子體活化鍵合的界面，22b為第二層的二極管單元結(jié)構(gòu)，23b為第二層二極管單元結(jié)構(gòu)上的加熱電極，24b為第二層的存儲材料，25a和25b為 不同工藝步驟中制備的絕緣介質(zhì)層，可以為氧化硅，26b為第二層的上電極，27b為第二層 IDlR單元位線，同時也可作為第三層IDlR單元的字線。實施例2不同鍵合界面的3D電阻變換存儲結(jié)構(gòu)工藝制備方案在實施例1中，鍵合界面包括具有pn結(jié)的晶圓和襯底外圍電路晶圓，而鍵合界面 硅與底電極歐姆接觸將影響到最終電學性能，因此本實施例將采用以下方法提高歐姆接觸 性能1)對與pn結(jié)獲得方法類似于實施例1，再進行硼氫共注入，獲得缺陷層；2)在具有pn結(jié)的晶圓表面進行RCA清洗(濕式化學清洗技術(shù))，然后室溫沉積一 層超薄導電層，如金屬硅化物、鈦或氮化鈦等，厚度在5-lOOnm，最終需要保證晶圓表面局部 粗糙度滿足晶圓鍵合要求。3)對完成導電層沉積后的晶圓進行表面清洗和等離子體活化處理，再與襯底外圍 電路鍵合，退火完成pn結(jié)轉(zhuǎn)移。4)重復實施例1中步驟5-8，實現(xiàn)3D電阻變換存儲芯片架構(gòu)。實施例3低于300°C完成pn結(jié)轉(zhuǎn)移，實現(xiàn)3D電阻變換存儲架構(gòu)制備工藝方法實施例1的步驟2中，完成在具有pn結(jié)的晶圓上硼氫共注入后，為了進一步降低 鍵合時pn結(jié)層轉(zhuǎn)移的溫度，可以在鍵合前對晶圓進行低溫退火。該步驟必須是在不影響表 面粗糙度的前提下實現(xiàn)。低溫退火工藝可以使缺陷層內(nèi)的氫原子發(fā)生遷移、聚集，最終降低 鍵合后的晶圓熱處理預算。本實施例可以采用以下步驟a.同實施例1中步驟1-2，再對硼氫注入后的晶圓進行RCA清洗，降低表面沾污。b.對清洗后的晶圓進行低溫退火，退火工藝包括室溫勻速升溫至100-150°C，保 持1-2小時；然后緩慢降溫至室溫后取出。溫度區(qū)間的選擇依賴于硼氫離子注入工藝的穩(wěn) 定性，此時對晶圓表面粗糙度進行原子力顯微鏡檢測，若晶圓粗糙度不符合晶圓鍵合要求， 則需要調(diào)節(jié)硼氫注入劑量或降低退火溫度。滿足晶圓鍵合要求，可以繼續(xù)下一步工藝。C.同實施例1中步驟3。d.實施例1的步驟4，鍵合后樣品先在高純氮氣氣氛下，100°C退火1小時，勻速緩 慢升溫至200-250°C后，直至鍵合片在注氫缺陷層處剝離，完成pn結(jié)單晶硅的轉(zhuǎn)移。e.同實施例1中的步驟5-7。f.重復本實施例3步驟a-e，可以在低于300°C以內(nèi)實現(xiàn)3D電阻變換存儲架構(gòu)結(jié) 構(gòu)。實施例4低溫肖特基二極管轉(zhuǎn)移技術(shù)制備3D電阻變換存儲芯片工藝在晶圓鍵合前，因為不涉及到底層電路布線或者電阻變換存儲材料，所以襯底晶 圓上制備肖特基二極管結(jié)構(gòu)不拘泥于溫度限制，本實施例揭示了一種肖特基二極管低溫轉(zhuǎn) 移技術(shù)，結(jié)合該技術(shù)和等離子體低溫鍵合技術(shù)，可以實現(xiàn)三維立體結(jié)構(gòu)的電阻變換存儲芯 片，有效提高存儲密度。詳細步驟如下(a)在襯底晶圓上進行肖特基二極管的制備，具體則是在硅、鍺或其它半導體晶圓上，利用離子注入形成η摻雜，摻雜濃度則根據(jù)選擇不同金屬進行調(diào)整。隨后進行金屬材料 薄膜沉積，再進行相應退火處理；(b)對完成肖特基結(jié)構(gòu)襯底進行硼氫離子注入，形成缺陷層；(c)形成缺陷層后，該晶圓與已經(jīng)完成外圍電路的襯底晶圓進行等離子體活化鍵 合；(d)退火處理完成肖特基二極管的轉(zhuǎn)移，表面CMP工藝降低粗糙度；(e)進行光刻、刻蝕等，得到獨立的肖特基二極管單元，隨后再進行加熱電極制備、 電阻變換存儲材料沉積、光刻、上電極制備，得到第一層IDlR結(jié)構(gòu)存儲單元，再進行CMP工 藝提高平整度；(f)以得到的IDlR做為襯底外圍電路，其上層位線可以作為第二層IDlR結(jié)構(gòu)的字 線，重復(a)-(e)，即可獲得第二層IDlR結(jié)構(gòu)。(g)上述(a)-(f)步驟可重復，制備出多層IDlR結(jié)構(gòu)的三維電阻變換存儲芯片結(jié) 構(gòu)。這里本發(fā)明的描述和應用時說明性的，并非將本發(fā)明的范圍限制在上述實施例 中。這里所披露實施例的變形和參數(shù)改變是可能的，對于那些本領(lǐng)域的普通技術(shù)人員來說 實施例的替換和等效的各種部件是公知的。本領(lǐng)域技術(shù)人員應該清楚的是，在不脫離本發(fā) 明的精神和本質(zhì)特征的情況下，本發(fā)明可以以其它形式、結(jié)構(gòu)、布置、比例，以及其它元件、 材料和部件來實現(xiàn)。在不脫離本發(fā)明范圍和精神的情況下，可以對這里所披露實施例進行 其他變形和改變。
10
權(quán)利要求
一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在于，包括以下步驟A、首先在第一晶圓上制備二極管結(jié)構(gòu)層；B、對已有二極管結(jié)構(gòu)層的第一晶圓進行離子注入引入缺陷層，使缺陷層位于所述二極管結(jié)構(gòu)層的下方，引入缺陷層時先采用離子源包括硼離子、氦離子、鋁離子、硅離子、鍺離子、氮離子、磷離子其中一種或幾種進行離子注入，再進行氫離子注入；C、將已制備外圍電路或電極的晶圓與已制備好缺陷層的第一晶圓鍵合，得到鍵合片；D、對所述鍵合片進行在80～400℃下的低溫退火，加強鍵合強度同時使鍵合片在缺陷層處剝離，完成二極管結(jié)構(gòu)層的轉(zhuǎn)移；E、對轉(zhuǎn)移后的二極管結(jié)構(gòu)層進行表面化學機械拋光，隨后制備二極管單元結(jié)構(gòu)；F、在所述二極管單元結(jié)構(gòu)上制備加熱電極；G、在所述加熱電極上沉積存儲材料，再采用光刻和刻蝕工藝對所述存儲材料進行圖形化；H、在圖形化的存儲材料上制備上電極，然后制備位線并完成上電極與位線互連，形成單層1D1R電阻變換存儲單元；I、對步驟H獲得的結(jié)構(gòu)表面進行化學機械拋光；J、重復A I步驟，獲得多層1D1R電阻變換存儲單元。
2.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟A中所述二極管結(jié)構(gòu)層為pn結(jié)二極管結(jié)構(gòu)、p-i-n型二極管結(jié)構(gòu)或肖特基二極管 結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟A中所述二極管結(jié)構(gòu)層采用離子注入法、擴散法、外延生長法中的一種或幾種方法 制備。
4.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟A中，先外延生長S iGe層后再在其上制備所述二極管結(jié)構(gòu)層。
5.根據(jù)權(quán)利要求1或4所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特 征在于步驟B中引入缺陷層時，先進行硼離子注入，再進行氫離子注入，注入的離子能量 需根據(jù)二極管結(jié)構(gòu)層厚度或SiGe層深度進行調(diào)節(jié)，使硼與氫離子注入后濃度峰值分布在 二極管結(jié)構(gòu)層之下或位于SiGe層；硼離子劑量為IX IO11CnT2 IX 1017cm_2，氫離子劑量為 IXlO15Cnr2 IX IO17CnT2。
6.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟B之后，對已制備好缺陷層的第一晶圓低溫退火，溫度在50 200°C。
7.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟C之前，在已制備好缺陷層的第一晶圓表面沉積一層導電層。
8.根據(jù)權(quán)利要求7所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于所述導電層的厚度在5-lOOnm。
9.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征在 于步驟C采用等離子體活化鍵合技術(shù)進行鍵合，鍵合前對兩片晶圓的表面清洗，然后進行 等離子體活化處理，所用等離子體為氮等離子體、氬等離子體或氫和氦的混合氣等離子體。
10.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征2在于步驟D的低溫退火時，先在惰性氣體保護下，80 120°C退火約1小時，勻速升溫至 180 220°C后保持約1小時，再緩慢升溫至250 300°C，使鍵合片在缺陷層處剝離，完成 二極管結(jié)構(gòu)層的轉(zhuǎn)移，隨后勻速降溫至室溫。
11.根據(jù)權(quán)利要求1所述一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，其特征 在于步驟D的低溫退火時，先在惰性氣體保護下，80 120°C退火約1小時，勻速升溫至 200 250°C后保持直至鍵合片在缺陷層處剝離，完成二極管結(jié)構(gòu)層的轉(zhuǎn)移，隨后勻速降溫 至室溫。
全文摘要
本發(fā)明涉及一種高速高密度三維電阻變換存儲結(jié)構(gòu)的制備方法，采用低溫等離子體活化鍵合，將已制備外圍電路或電極的襯底晶圓與已制備二極管結(jié)構(gòu)層和缺陷層的晶圓鍵合，利用不高于400℃的低溫退火增強鍵合強度，同時將具有二極管結(jié)構(gòu)層的薄膜轉(zhuǎn)移到襯底晶圓上。隨后在轉(zhuǎn)移后的晶圓上進行刻蝕、薄膜沉積和化學機械拋光等工藝得到所需的二極管單元、加熱電極、電阻轉(zhuǎn)換存儲單元及上電極等。本發(fā)明中二極管結(jié)構(gòu)層薄膜的轉(zhuǎn)移可以重復實施，從而可集成得到多層1D1R結(jié)構(gòu)存儲單元，多層結(jié)構(gòu)中的垂直互連可以有效減少互連線的RC延遲，因此本發(fā)明制備三維電阻變換存儲結(jié)構(gòu)的方法可以適用于高密度、高速存儲芯片設(shè)計。
文檔編號H01L21/50GK101924069SQ201010172878
公開日2010年12月22日 申請日期2010年5月13日 優(yōu)先權(quán)日2010年5月13日
發(fā)明者劉衛(wèi)麗, 劉旭焱, 宋志棠, 張挺, 杜小鋒, 馬小波 申請人:中國科學院上海微系統(tǒng)與信息技術(shù)研究所