技術(shù)編號(hào)：6945014
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于半導(dǎo)體，涉及一種電阻變換存儲(chǔ)芯片結(jié)構(gòu)的制備方法，尤其 涉及一種高速高密度三維電阻變換存儲(chǔ)結(jié)構(gòu)的制備工藝。背景技術(shù)隨著集成電路(Integrated Circuits, IC)的發(fā)展，芯片互聯(lián)造成的延遲影響越來越 嚴(yán)重，在Intel 32nm芯片中已有9層銅布線，輔助以低k中間介質(zhì)層來降低RC延遲。當(dāng)特征 尺寸進(jìn)一步縮小，三維集成電路(three dimensional integrated circuit, 3D-IC)將替代平 面型IC來繼續(xù)M...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。