專利名稱：一種FinFET器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件技術(shù)。更具體而言，涉及一種調(diào)節(jié)表面功函數(shù)和降低底部溝道中的漏電流的FinFET器件及其制造方法。
背景技術(shù)：
雙柵MOSFET為一個(gè)器件中包括兩個(gè)柵的M0SFET。這些器件稱為FinFET，因?yàn)樗麄兊慕Y(jié)構(gòu)包括從襯底延伸的薄鰭。可以使用傳統(tǒng)的MOSFET技術(shù)成功制造硅基FinFET。一般的FinFET在襯底上制造，具有在襯底之上的絕緣層，該絕緣層具有從襯底延伸的薄鰭， 例如，刻蝕到襯底的硅層中。FET的溝道形成在該垂直鰭中。在鰭之上(或包裹鰭)具有柵。雙柵的益處在于在溝道的兩側(cè)都具有柵，獲得可以從兩側(cè)控制溝道的柵。FinFET的另外的益處包括減少了短溝道效應(yīng)和更高的電流。其他的FinFET結(jié)構(gòu)可以包括三個(gè)或更多的有效柵。在現(xiàn)有的FinFET 制造工藝，例如 T. S. Park 等人在 Solid-StateElectronics 49(2005)377-383 ψ ^ % "Body-tied triple-gate NMOSFETfabrication using bulk Si wafer” 的論文中以及 K. Okano 等人在 IEEE 2005 中名為 ‘‘Process Integration Technology and Device Characteristics of CMOSFinFET on Bulk Silicon Substrate with sub-lOnm Fin Width and 20nm GateLenth” 中披露的，如圖 1、圖 2 所示在傳統(tǒng)的 FinFET工藝中，由于很高的阱摻雜(η型摻雜用于PMOS，ρ型摻雜用于NM0S)，因此柵結(jié)構(gòu)不能夠控制溝道下部的功函數(shù)和漏電流，因此會(huì)導(dǎo)致很高的結(jié)漏和高結(jié)電容，從而影響器件性能。因此，需要一種避免使用高濃度的阱摻雜從而避免高結(jié)漏和高結(jié)電容發(fā)生的 FinFET器件及其制造方法。

發(fā)明內(nèi)容
為了解決上述技術(shù)問(wèn)題，本發(fā)明提出了一種FinFET器件，包括襯底；設(shè)置在所述襯底上的鰭結(jié)構(gòu)；以及覆蓋所述襯底和鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層。所述功函數(shù)調(diào)諧層可以為單層或者多層，當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括N型功函數(shù)材料層。所述P型功函數(shù)材料層采用功函數(shù)為4. 9-5. 8電子伏之間的材料形成，例如，包括Α1203。所述N型功函數(shù)材料層采用功函數(shù)為3. 9-4. 3電子伏之間的材料形成，例如，包括La0、La203、Sr0或其組合。當(dāng)所述功函數(shù)調(diào)諧層為多層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層可以包括絕緣層和P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層可以包括絕緣層和N型功函數(shù)材料層。例如，所述P型功函數(shù)材料層包括=Al2O3 ；所述N型功函數(shù)材料層包括La0、La203、 SrO或其組合，或者La、Sr或其組合等等。此外，本發(fā)明還提供了一種形成制造FinFET器件的方法，包括如下步驟提供襯底；在所述襯底上形成鰭結(jié)構(gòu)；覆蓋所述襯底和鰭結(jié)構(gòu)的下部形成功函數(shù)調(diào)諧層。
由于避免使用高濃度的阱摻雜，通過(guò)在FinFET的鰭結(jié)構(gòu)的下部的側(cè)壁形成能夠調(diào)節(jié)功函數(shù)的功函數(shù)調(diào)節(jié)層，能夠使鰭中的溝道的下部的高結(jié)漏和高結(jié)電容得到抑制


圖1示出了現(xiàn)有技術(shù)中的FinFET器件的各個(gè)制造階段結(jié)構(gòu)圖；圖2示出了另一現(xiàn)有技術(shù)中的FinFET器件的結(jié)構(gòu)圖及其漏電流密度和厚度之間的關(guān)系。圖3示出了根據(jù)本發(fā)明的FinFET器件的各個(gè)制造階段的流程圖；圖4-12示出了根據(jù)本發(fā)明的FinFET器件的各個(gè)制造階段的流程圖。
具體實(shí)施例方式本發(fā)明一般地涉及半導(dǎo)體器件，更具體地涉及FinFET元件和制造FinFET器件 (例如，器件或器件的部分)的方法。然而，可以理解的是，本發(fā)明提供了具體的實(shí)施例作為例子以教導(dǎo)較廣的發(fā)明構(gòu)思，本領(lǐng)域技術(shù)人員能夠容易地將本發(fā)明的教導(dǎo)應(yīng)用于其他方法或設(shè)備。另外，可以理解的是，本發(fā)明中討論的方法和設(shè)備包括一些傳統(tǒng)的結(jié)構(gòu)和/或工藝。因?yàn)檫@些結(jié)構(gòu)和工藝是本領(lǐng)域所公知的，所以僅在一般級(jí)別的細(xì)節(jié)進(jìn)行了討論。另夕卜，為了方便和示例的目的，在附圖中重復(fù)使用參考符號(hào)，這樣的重復(fù)不指示附圖中的特征或步驟的任何必需的組合。另外，以下的描述中第一特征在第二特征之上或上面的結(jié)構(gòu)可以包括第一和第二特征直接接觸的實(shí)施例，也可以包括附加的特征形成在第一和第二特征之間的實(shí)施例，這樣第一和第二特征可能不是直接接觸。在本發(fā)明中采用的術(shù)語(yǔ)FinFET器件，包括任何鰭基、多柵晶體管。FinFET元件可以包括FinFET器件(如晶體管)或其任何部分(如鰭)。圖3示出了根據(jù)本發(fā)明的第一實(shí)施例的FinFET器件的形成方法的流程圖。該方法開(kāi)始于步驟S101，其中提供了襯底202。參考圖4，在一個(gè)實(shí)施例中，襯底包括硅襯底(如晶片)。襯底可以為晶體結(jié)構(gòu)的硅。在其他的實(shí)施例中，襯底可以包括其他元素的半導(dǎo)體如鍺，或包括化合物半導(dǎo)體如碳化硅、砷化鎵、砷化銦和磷化銦。在一個(gè)實(shí)施例中，襯底包括絕緣體上硅(SOI)襯底。SOI襯底可以使用注氧分離(SIMOX)、晶片鍵合和 /或其他適合的方法制造。在步驟S102，在襯底202上形成鰭204。在一個(gè)實(shí)施例中，鰭為硅鰭(Si鰭)。鰭可以，例如，通過(guò)在襯底上刻蝕硅層而形成。硅層可以為SOI襯底的硅層(如在絕緣層之上)。參考圖5的例子，在一個(gè)實(shí)施例中，可以有一個(gè)或多個(gè)鰭204，所述鰭204包括硅。多個(gè)鰭204可以通過(guò)構(gòu)圖硅層(例如，SOI襯底的硅-絕緣體-硅疊層的上層硅層)而制造。 鰭204可以包括設(shè)置在鰭上的帽層。在一個(gè)實(shí)施例中，帽層可以為氮化硅、氧化硅、氮氧化硅或其組合，和/或其他合適的材料。鰭204可以使用適合的工藝包括光刻和刻蝕工藝來(lái)制造。光刻工藝可以包括在襯底之上形成光致抗蝕劑層(抗蝕劑)(如，在硅層上)，曝光抗蝕劑到構(gòu)圖上，進(jìn)行曝光后烘焙工藝，以及顯影抗蝕劑以形成包括抗蝕劑的掩膜元件。然后掩膜元件可以用于將鰭204 刻蝕到硅層中。鰭204可以使用反應(yīng)離子刻蝕(RIE)和/或其他適合的工藝刻蝕。在步驟S103，覆蓋所述襯底202和鰭204的下部形成功函數(shù)調(diào)諧層206。對(duì)于NMOS器件，采用P型功函數(shù)材料形成功函數(shù)調(diào)諧層206 ；對(duì)于PMOS器件，采用N型功函數(shù)材料。功函數(shù)調(diào)諧層206可以為單層或者多層結(jié)構(gòu)。當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，采用絕緣材料形成功函數(shù)調(diào)諧層206。具體地講，當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層為具有高功函數(shù)的材料，例如功函數(shù)接近或大于硅的價(jià)帶邊緣，如，大于4. 9電子伏，優(yōu)選為4. 9-5. 8電子伏之間，其可以為但不限于鋁的化合物，例如Al2O315對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層為具有低功函數(shù)的材料，例如功函數(shù)接近或低于硅的導(dǎo)帶邊緣，如， 小于4. 3電子伏，優(yōu)選為3. 9-4. 3電子伏之間，其可以為但不限于稀土材料的氧化物、或者稀土材料的氧化物與稀土材料的組合，例如可以是但不限于LaO、La2O3, SrO等材料。當(dāng)所述功函數(shù)調(diào)諧層為多層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層可以包括絕緣層和P型功函數(shù)材料層，其中，所述P型功函數(shù)材料層為例如Al2O3 ；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層可以包括絕緣層和N型功函數(shù)材料層，其中，所述N型功函數(shù)材料例如為L(zhǎng)aO、La2O3^ SrO或其組合。此外，當(dāng)功函數(shù)調(diào)諧層為多層時(shí)，由于絕緣層的存在，功函數(shù)材料層不僅可以是絕緣材料，也可以是導(dǎo)體或半導(dǎo)體材料，或者它們的任意組合。例如，對(duì)于PMOS器件，這時(shí)所述功函數(shù)調(diào)諧層也可以為稀土材料，例如可以是但不限于La、Sr或其組合。
而后可以根據(jù)需要的加工步驟在器件上形成氮化物層208，以及絕緣層210，并進(jìn)一步形成柵結(jié)構(gòu)，包括柵介質(zhì)層212和柵電極214。以上所述的各層可以通過(guò)不同的工藝步驟中形成，也可以通過(guò)一個(gè)加工工藝來(lái)形成。例如，可以首先覆蓋所述襯底202和鰭204形成功函數(shù)調(diào)諧層206，如圖6所示，可以利用如光刻構(gòu)圖、氧化、沉積、刻蝕和/或其他適合的工藝形成。而后覆蓋所述功函數(shù)調(diào)諧層 206形成氮化物層208，之后在所述氮化物層之上形成絕緣層210，例如SiO2，如圖7所示。 進(jìn)行化學(xué)機(jī)械拋光，以暴露鰭204上的氮化物層208。而后進(jìn)行刻蝕，以去除其上的氮化物層，并停止在功函數(shù)調(diào)節(jié)層206上，如圖8所示。此后，通過(guò)光刻和刻蝕工藝來(lái)將鰭204上部的側(cè)壁周圍的絕緣層和氮化物層去除，任選地，以功函數(shù)金屬層作為刻蝕停止層，從而暴露鰭204上部的側(cè)壁的功函數(shù)金屬層，如圖9所示。進(jìn)而刻蝕鰭204上部的側(cè)壁的功函數(shù)金屬層，從而暴露所述鰭結(jié)構(gòu)，如圖10所示。通過(guò)以上方式可以在一個(gè)加工工藝中形成覆蓋所述襯底202和鰭204的下部的功函數(shù)調(diào)諧層206。此后可以進(jìn)行進(jìn)一步的加工，例如在所述鰭204的上部的側(cè)壁上形成柵結(jié)構(gòu)，例如柵介質(zhì)層212和柵電極214，如圖11、12所示。并進(jìn)一步形成源極區(qū)和漏極區(qū)(圖中未示出)，從而完成所述FinFET器件的制造。柵結(jié)構(gòu)也可以具有多個(gè)其他的層，例如，帽層、 界面層和/或其他適合的結(jié)構(gòu)。柵介質(zhì)層212可以包括電介質(zhì)材料如氧化硅、氮化硅、氮氧化硅、高介電常數(shù)(高k值)的電介質(zhì)和/或其組合。高k值材料的例子包括鉿硅酸鹽、氧化鉿、氧化鋯、氧化鋁、二氧化鉿_鋁(HfO2-Al2O3)合金和/或其組合。柵介質(zhì)層212可以使用如光刻構(gòu)圖、氧化、沉積、刻蝕和/或其他適合的工藝形成。柵電極214可以包括多晶硅、硅鍺、金屬，包括金屬化合物如Mo、Cu、W、Ti、Ta、TiN, TiAlN, TaN, NiSi、CoSi和/或本領(lǐng)域所知的其他適合的導(dǎo)電材料。形成柵電極214可以使用如物理汽相淀積(PVD)、化學(xué)汽相淀積(CVD)、等離子體增強(qiáng)化學(xué)汽相淀積(PECVD)、大氣壓化學(xué)汽相淀積(APCVD)dSS CVD (LPCVD)、高密度等離子體CVD (HD CVD)、原子層CVD (ALCVD)工藝和/或可以跟隨例如光刻和/或刻蝕工藝的其他適合的工藝。
此外，根據(jù)本發(fā)明的實(shí)施例，還提供了一種FinFET器件，該器件包括襯底202 ；設(shè)置在所述襯底上的鰭結(jié)構(gòu)204 ；以及覆蓋所述襯底和鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層206。特別地，所述功函數(shù)調(diào)諧層可以為單層或多層。當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括N型功函數(shù)材料層。所述P型功函數(shù)材料層采用功函數(shù)為4.9-5.8電子伏之間的材料形成，例如，包括A1203。所述N型功函數(shù)材料層采用功函數(shù)為3. 9-4. 3電子伏之間的材料形成，例如，包括La0、La203、Sr0或其組合。當(dāng)所述功函數(shù)調(diào)諧層為多層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和N型功函數(shù)材料層。所述P型功函數(shù)材料層包括=Al2O3 ；所述N型功函數(shù)材料層包括 La0,La203>Sr0或其組 合。由于功函數(shù)調(diào)諧層包括了絕緣層，因此所述N型功函數(shù)材料層和所述P型功函數(shù)材料層可以是絕緣、導(dǎo)體和半導(dǎo)體材料中的一種或其組合。例如，對(duì)于PMOS 器件，這時(shí)所述功函數(shù)調(diào)諧層也可以為稀土材料，例如可以是但不限于La、Sr或其組合。由于避免使用高濃度的阱摻雜，通過(guò)在FinFET的鰭結(jié)構(gòu)的下部的側(cè)壁形成能夠調(diào)節(jié)表面功函數(shù)的功函數(shù)調(diào)節(jié)層，能夠使鰭中的溝道的下部的高結(jié)漏和高結(jié)電容得到抑制。上面已經(jīng)結(jié)合附圖根據(jù)本發(fā)明的實(shí)施例。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。對(duì)于其他例子，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)容易理解在保持本發(fā)明保護(hù)范圍內(nèi)的同時(shí)，工藝步驟的次序可以變化。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開(kāi)內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開(kāi)發(fā)出的工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求旨在將這些工藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種FinFET器件，包括 襯底；設(shè)置在所述襯底上的鰭結(jié)構(gòu)；以及覆蓋所述襯底和鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層。
2.根據(jù)權(quán)利要求1所述的器件，其中所述功函數(shù)調(diào)諧層為單層或多層。
3.根據(jù)權(quán)利要求2所述的器件，當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括N型功函數(shù)材料層。
4.根據(jù)權(quán)利要求3所述的器件，所述P型功函數(shù)材料層采用功函數(shù)為4.9-5. 8電子伏之間的材料形成；所述N型功函數(shù)材料層采用功函數(shù)為3. 9-4. 3電子伏之間的材料形成。
5.根據(jù)權(quán)利要求4所述的器件，其中所述P型功函數(shù)材料層包括=Al2O3；所述N型功函數(shù) 材料層包括LaO、La203> SrO或其組合。
6.根據(jù)權(quán)利要求2所述的器件，當(dāng)所述功函數(shù)調(diào)諧層為多層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和N型功函數(shù)材料層。
7.根據(jù)權(quán)利要求6所述的器件，其中所述N型功函數(shù)材料層和所述P型功函數(shù)材料層可以是絕緣、導(dǎo)體和半導(dǎo)體材料中的一種或其組合。
8.根據(jù)權(quán)利要求7所述的器件，其中所述P型功函數(shù)材料層包括=Al2O3；所述N型功函數(shù)材料層包括LaO、La203、SrO, La、Sr或其組合。
9.根據(jù)權(quán)利要求1所述的器件，還包括氮化物層，所述氮化物層在所述功函數(shù)調(diào)諧層上并且覆蓋所述鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層側(cè)壁。
10.根據(jù)權(quán)利要求9所述的器件，還包括覆蓋所述氮化物層、且不與所述鰭結(jié)構(gòu)接觸的絕緣層。
11.根據(jù)權(quán)利要求10所述的器件，還包括在所述鰭結(jié)構(gòu)上的柵結(jié)構(gòu)。
12.—種形成制造FinFET器件的方法，包括如下步驟 提供襯底；在所述襯底上形成鰭結(jié)構(gòu)； 覆蓋所述襯底和鰭結(jié)構(gòu)的下部形成功函數(shù)調(diào)諧層。
13.根據(jù)權(quán)利要求12所述的方法，其中所述功函數(shù)調(diào)諧層為一層或多層。
14.根據(jù)權(quán)利要求13所述的方法，其中當(dāng)所述功函數(shù)調(diào)諧層為單層時(shí)，對(duì)于NMOS器件， 所述功函數(shù)調(diào)諧層包括P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括N型功函數(shù)材料層。
15.根據(jù)權(quán)利要求14所述的方法，其中所述P型功函數(shù)材料層采用功函數(shù)為4.9-5. 8 電子伏之間的材料形成；所述N型功函數(shù)材料層采用功函數(shù)為3. 9-4. 3電子伏之間的材料形成。
16.根據(jù)權(quán)利要求15所述的方法，其中所述P型功函數(shù)材料層包括=Al2O3；所述N型功函數(shù)材料層包括LaO、La203> SrO或其組合。
17.根據(jù)權(quán)利要求13所述的方法，當(dāng)所述功函數(shù)調(diào)諧層為多層時(shí)，對(duì)于NMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和P型功函數(shù)材料層；對(duì)于PMOS器件，所述功函數(shù)調(diào)諧層包括絕緣層和N型功函數(shù)材料層。
18.根據(jù)權(quán)利要求17所述的方法，其中所述N型功函數(shù)材料層和所述P型功函數(shù)材料層可以是絕緣、導(dǎo)體和半導(dǎo)體材料中的一種或其組合。
19.根據(jù)權(quán)利要求18所述的方法，其中所述P型功函數(shù)材料層包括=Al2O3；所述N型功函數(shù)材料層包括LaO、La203、SrO, La、Sr或其組合。
20.根據(jù)權(quán)利要求12所述的方法，還包括在所述功函數(shù)調(diào)諧層上以及覆蓋所述鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層的側(cè)壁形成氮化物層。
21.根據(jù)權(quán)利要求20所述的方法，還包括覆蓋所述氮化物層形成不與所述鰭結(jié)構(gòu)接觸的絕緣層。
22.根據(jù)權(quán)利要求21所述的方法，還包括在所述鰭結(jié)構(gòu)上形成柵結(jié)構(gòu)。
全文摘要
本發(fā)明提供了一種FinFET器件，包括襯底；設(shè)置在所述襯底上的鰭結(jié)構(gòu)；以及覆蓋所述襯底和鰭結(jié)構(gòu)下部的功函數(shù)調(diào)諧層。本發(fā)明還提供了一種形成制造FinFET器件的方法，包括如下步驟提供襯底；在所述襯底上形成鰭結(jié)構(gòu)；覆蓋所述襯底和鰭結(jié)構(gòu)的下部形成功函數(shù)調(diào)諧層。本發(fā)明避免使用高濃度的阱摻雜，通過(guò)在FinFET的鰭結(jié)構(gòu)的下部的側(cè)壁形成能夠調(diào)節(jié)功函數(shù)的功函數(shù)調(diào)節(jié)層，能夠使鰭中的溝道的下部的高結(jié)漏和高結(jié)電容得到抑制。
文檔編號(hào)H01L29/06GK102222693SQ201010150059
公開(kāi)日2011年10月19日 申請(qǐng)日期2010年4月15日 優(yōu)先權(quán)日2010年4月15日
發(fā)明者尹海洲, 朱慧瓏, 駱志炯 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所