專利名稱：用于制作半導(dǎo)體器件的應(yīng)力層的刻蝕方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制作工藝，特別涉及制作互補(bǔ)型金屬氧化物半導(dǎo)體器件的過程中去除應(yīng)力層的方法。
背景技術(shù)：
隨著集成電路的制造向超大規(guī)模集成電路發(fā)展，其內(nèi)部的電路密度越來越大， CMOS器件尺寸越來越小，操作速度越來越快，改善電路中CMOS器件的驅(qū)動(dòng)電流變得越來越重要。電路的驅(qū)動(dòng)電流與CMOS器件的柵極長度、柵極電容以及載流子的遷移率等多個(gè)參數(shù)密切相關(guān)，縮短?hào)艠O長度、增加?xùn)艠O電容或提高載流子的遷移率都可以有效地改善CMOS 器件的驅(qū)動(dòng)電流。其中，在不改變柵極結(jié)構(gòu)的情況下，常利用應(yīng)力工程向CMOS器件的溝道施加一定的應(yīng)力，以提高溝道內(nèi)的載流子的遷移率，改善CMOS器件的驅(qū)動(dòng)電流。進(jìn)入65nm 工藝技術(shù)節(jié)點(diǎn)，傳統(tǒng)的提高CMOS器件驅(qū)動(dòng)電流的方法受到了諸多限制，通過應(yīng)力工程改善 CMOS器件的驅(qū)動(dòng)電流已經(jīng)成為當(dāng)前的研究熱點(diǎn)。所謂應(yīng)力工程是指在摻雜區(qū)上形成可在襯底上產(chǎn)生應(yīng)力的應(yīng)力層，該應(yīng)力層的應(yīng)力能夠增加源極/漏極中摻雜雜質(zhì)的活性，進(jìn)而增加的源/漏極載流子的遷移率?，F(xiàn)已證實(shí)，沿溝道方向的壓應(yīng)力可以提高空穴的遷移率，可用于提高PMOS器件的電學(xué)性能；而沿溝道方向的張應(yīng)力可以提高電子的遷移率，可用于提高NMOS器件的電學(xué)性能。為了對(duì)溝道內(nèi)的載流子的遷移率有明顯的改進(jìn)，該引入應(yīng)力的材料層應(yīng)該形成于接近溝道表面，通?？梢岳迷贑MOS器件上直接形成具有應(yīng)力的SIN層來實(shí)現(xiàn)。即在沿著源極-漏極的方向上，在NMOS的N型通道表面形成張應(yīng)力(Tensile Stress)的SIN層，在PMOS的P型通道表面形成壓應(yīng)力(Compressive Stress)的SIN層。圖IA為現(xiàn)有的具有張應(yīng)力層的CMOS器件的結(jié)構(gòu)示意圖，所述CMOS器件包括PMOS 區(qū)域102和NMOS區(qū)域103。所述PMOS區(qū)域102和NMOS區(qū)域103通過填充有絕緣物的淺溝槽區(qū)域104隔離。該P(yáng)MOS區(qū)域102具有源極、漏極和第一柵極101，，NMOS區(qū)域103具有源極、漏極和第二柵極101。在該CMOS器件上通過CVD方法形成有一層張應(yīng)力層110，在實(shí)際的工藝中張應(yīng)力層是一體形成的，因此在低于第一柵極101’和第二柵極101的區(qū)域，如淺溝槽區(qū)域104沉積有較多的張應(yīng)力層?，F(xiàn)有技術(shù)中，NMOS區(qū)域103采用張應(yīng)力層的張應(yīng)力提高源-漏極的電子遷移率， 而PMOS區(qū)域102通過壓應(yīng)力層的壓應(yīng)力提高源-漏極的空穴遷移率，由此需要將NMOS區(qū)域103上方的張應(yīng)力層110保留，去除PMOS區(qū)域102和淺溝槽區(qū)域104上的張應(yīng)力層110。 如圖IB所示，在NMOS區(qū)域103的張應(yīng)力層110的上方涂覆光刻膠，利用一掩膜進(jìn)行曝光， 經(jīng)顯影等工藝得到第一光刻膠圖層111，該第一光刻膠圖層111覆蓋NMOS區(qū)域103，暴露出 PMOS區(qū)域102和淺溝槽區(qū)域104 ；接著，如圖IC所示，利用第一光刻膠圖層111為掩膜刻蝕掉PMOS區(qū)域102和淺溝槽區(qū)域104上的張應(yīng)力層110 ；在實(shí)際的工藝中，采用干法刻蝕或濕法腐蝕或兩種方法的組合來去除PMOS區(qū)域和淺溝槽上方的張應(yīng)力層。然后，如圖ID所示，去除第一光刻膠圖層111，以得到具有張應(yīng)力層110的NMOS區(qū)域103。
然而，上述制備具有應(yīng)力層110的NMOS區(qū)域103的過程中存在兩個(gè)方面的問題， 一是，該SIN材料的張應(yīng)力層110通常是由化學(xué)氣相沉積方法形成，在其沉積形成過程中是一體形成在CMOS器件的表面，通常會(huì)在PMOS區(qū)域102和NMOS區(qū)域103之間有較多的張應(yīng)力層110沉積，即在淺溝槽區(qū)域104上沉積較多的張應(yīng)力層110 ；二是，當(dāng)需要保留NMOS區(qū)域103的張應(yīng)力層110時(shí)，該淺溝槽區(qū)域104和PMOS區(qū)域102上的張應(yīng)力層110需要全部去除，而由于PMOS區(qū)域102和NMOS區(qū)域103的間距非常小，導(dǎo)致淺溝槽區(qū)域104上的張應(yīng)力層105有較多的殘余(如圖ID中所示的虛線)，若進(jìn)一步去除該殘余在淺溝槽區(qū)域104 上的張應(yīng)力層105，可能會(huì)破壞NMOS區(qū)域103上的張應(yīng)力層110。由此，上述方法并不能夠有效地去除PMOS區(qū)域102和淺溝槽區(qū)域104上的張應(yīng)力層110，導(dǎo)致現(xiàn)有的應(yīng)力層對(duì)CMOS器件電性能的提高受到限制。另外，還可能降低制備具有應(yīng)力結(jié)構(gòu)的半導(dǎo)體器件的良品率。在制備具有應(yīng)力層的CMOS器件過程中，如何去除殘余的不需要的應(yīng)力層成為當(dāng)前需要解決的技術(shù)問題。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決上述問題，本發(fā)明提出了一種用于制作互補(bǔ)型金屬氧化物半導(dǎo)體器件的應(yīng)力層的刻蝕方法，所述方法包括 提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件的上表面形成有張應(yīng)力層；以光刻膠圖層遮蔽所述NMOS區(qū)域上的張應(yīng)力層，暴露出所述淺溝槽區(qū)域和PMOS 區(qū)域的張應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和PMOS區(qū)域上的張應(yīng)力層進(jìn)行刻蝕， 以除去所述淺溝槽區(qū)域和PMOS區(qū)域至少部分的張應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和PMOS區(qū)域上殘余的張應(yīng)力層。進(jìn)一步地，所述方法還包括在所述主刻蝕之前，對(duì)所述淺溝槽區(qū)域和PMOS區(qū)域的張應(yīng)力層進(jìn)行預(yù)刻蝕。所述預(yù)刻蝕為穿透刻蝕。進(jìn)一步地，所述主刻蝕的刻蝕方向是垂直指向所述張應(yīng)力層的表面。進(jìn)一步地，所述主刻蝕和過刻蝕均為干法刻蝕。進(jìn)一步地，所述主刻蝕中所使用的氣體為包含N2O與Cl2或包含N2O與HBr的混合氣體。進(jìn)一步地，所述主刻蝕中所使用的氣體為包含CHF3的刻蝕氣體。進(jìn)一步地，所述主刻蝕中所使用的電源功率為300-1000W。進(jìn)一步地，所述主刻蝕選擇的壓力為lO-lOOmTorr。進(jìn)一步地，所述過刻蝕中所使用的氣體為包含&與He或包含&與HBr的混合氣體。進(jìn)一步地，所述過刻蝕中所使用的氣體為包含CHF3和&的刻蝕氣體。
進(jìn)一步地，所述過刻蝕中所使用的電源功率為300-550W。進(jìn)一步地，所述穿透刻蝕中所使用的氣體為CF4、C2F6和Cl2中的一種。進(jìn)一步地，所述穿透刻蝕中所使用的電源功率為50-150W。根據(jù)本發(fā)明的另一方面，本發(fā)明提出了一種用于制作互補(bǔ)型金屬氧化物半導(dǎo)體器件的應(yīng)力層的刻蝕方法，所述方法包括提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件的上表面形成有壓應(yīng)力層；以光刻膠圖層遮蔽所述PMOS區(qū)域上的壓應(yīng)力層，暴露出所述淺溝槽區(qū)域和NMOS 區(qū)域的壓應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域上的壓應(yīng)力層進(jìn)行刻蝕， 以除去所述淺溝槽區(qū)域和NMOS區(qū)域至少部分的壓應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和NMOS區(qū)域上的殘余的壓應(yīng)力層。進(jìn)一步地，所述方法還包括在所述主刻蝕之前，對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域的壓應(yīng)力層進(jìn)行穿透刻蝕。在制備具有應(yīng)力層的CMOS器件的過程中，使用本發(fā)明的方法能夠較好地去除殘余的不需要的應(yīng)力層，不會(huì)破壞需要應(yīng)力的PM0S/NM0S區(qū)域的應(yīng)力層，進(jìn)而能夠有效提高 CMOS器件的電學(xué)性能，以及提高所制備的CMOS器件的良品率。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖IA為現(xiàn)有的具有張應(yīng)力層的CMOS器件的示意圖；圖IB至圖ID為去除圖IA中的PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層時(shí)所涉及的結(jié)構(gòu)的示意圖；圖2A至圖2F是根據(jù)本發(fā)明方法的一個(gè)實(shí)施例去除殘余的張應(yīng)力層的刻蝕過程示意圖；圖3A是沉積有張應(yīng)力層的CMOS器件的SEM圖；圖;3B是對(duì)圖3A中PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層執(zhí)行主刻蝕步驟后的 CMOS器件的SEM圖；圖3C是對(duì)圖;3B中PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層執(zhí)行過刻蝕步驟后的 CMOS器件的SEM圖；圖4A是其NMOS區(qū)域上的張應(yīng)力層被遮蔽后的CMOS器件的俯視圖(SEM)；圖4B是現(xiàn)有技術(shù)中去除PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層后的CMOS器件的俯視圖(SEM)；圖4C是本發(fā)明的一個(gè)實(shí)施例中去除PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層后的 CMOS器件的俯視圖(SEM)；圖5是本發(fā)明的一個(gè)實(shí)施例中去除PMOS區(qū)域和淺溝槽區(qū)域上的應(yīng)力層的流程圖。
具體實(shí)施方式
在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何通過改進(jìn)現(xiàn)有的刻蝕方法來去除殘余在CMOS器件上的不需要的應(yīng)力層。本發(fā)明的實(shí)施并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。參照?qǐng)D2A所示，圖2A為本實(shí)施例中使用的CMOS器件的結(jié)構(gòu)示意圖。所述CMOS 器件包括PMOS區(qū)域202和NMOS區(qū)域203，以及填充有絕緣物的淺溝槽區(qū)域204，該淺溝槽區(qū)域204將PMOS區(qū)域202和匪OS區(qū)域203隔離。該P(yáng)MOS區(qū)域202具有源極、漏極和第一柵極201，，NMOS區(qū)域203具有源極、漏極和第二柵極201。如圖2B所示，在CMOS器件的上方形成一層張應(yīng)力層210，該張應(yīng)力層210是通過化學(xué)氣相沉積方式進(jìn)行沉積的。應(yīng)力層210的厚度在500埃至5000埃之間。其應(yīng)力層210 具有的應(yīng)力在-IOOMPa至-500MPa之間。其應(yīng)力層210的材料可以為氮化硅或氮氧化硅。接著，如圖2C所示，在NMOS區(qū)域203的張應(yīng)力層210的上方涂覆光刻膠，利用一掩膜進(jìn)行曝光，經(jīng)顯影等工藝得到第一光刻膠圖層211，該第一光刻膠圖層211覆蓋NMOS區(qū)域203，暴露出PMOS區(qū)域202和淺溝槽區(qū)域204 ；然后，利用第一光刻膠圖層211為掩膜采用如下方式去除PMOS區(qū)域202和淺溝槽區(qū)域204上的張應(yīng)力層210。在一個(gè)優(yōu)選的實(shí)施方式中，在進(jìn)行主刻蝕和過刻蝕之前，先采用預(yù)刻蝕(例如 BT(breakthrough,穿透)刻蝕)去除PMOS區(qū)域202和淺溝槽區(qū)域204上的張應(yīng)力層210 上的氧化層或雜質(zhì)(圖中未示出)，本實(shí)施方式中，該穿透刻蝕即BT刻蝕使用的氣體為CF4、 C2F6、C12中的一種，優(yōu)選使用0&氣體；刻蝕的速率依據(jù)張應(yīng)力層210的膜厚進(jìn)行設(shè)定，其經(jīng)驗(yàn)值是500埃/分，相對(duì)應(yīng)的刻蝕時(shí)間在k至1 之間，電源功率為50W至150W。需要指出的是，對(duì)于本發(fā)明要解決的技術(shù)問題來說，所述預(yù)刻蝕并不是必需的，本領(lǐng)域技術(shù)人員可根據(jù)實(shí)際情況選擇執(zhí)行預(yù)刻蝕，以達(dá)到所需要的效果。其次，在可選的預(yù)刻蝕之后，如圖2D所示，進(jìn)行各向異性的主刻蝕步驟，進(jìn)一步刻蝕PMOS區(qū)域202和淺溝槽區(qū)域204上的張應(yīng)力層210，該主刻蝕采用從上到下(從半導(dǎo)體器件的上方向襯底的方向即如圖2D中示出的箭頭方向，垂直指向所述張應(yīng)力層210的表面)的轟擊式干法刻蝕方式。該主刻蝕可以有效地去除PMOS區(qū)域202和淺溝槽區(qū)域204 上的張應(yīng)力層210的主要部分。其中，主刻蝕使用的氣體可以是例如由N2O與Cl2、或由N2O 與HBr構(gòu)成的混合氣體等常用的各向異性的主刻蝕氣體，氣體總流量可以是80-310sCCm， 其中，Cl2為10-50sccm，HBr為50-200sccm ；但優(yōu)選使用包含CHF3的刻蝕氣體，因?yàn)樵摽涛g氣體可以更徹底地去除張應(yīng)力層210的主要部分。主刻蝕的速率依據(jù)張應(yīng)力層210的膜厚進(jìn)行設(shè)定，其經(jīng)驗(yàn)值是1000埃/分，相對(duì)應(yīng)的刻蝕時(shí)間在IOs至30s之間。另外，該轟擊式主刻蝕采用的第一偏置電壓可以為50V至600V之間，壓力可以是IOmTorr至IOOmTorr,電源功率可以是300W至1000W ；接著，再對(duì)上述主刻蝕后的PMOS區(qū)域202和淺溝槽區(qū)域204進(jìn)行各向同性的過刻蝕。如圖2E所示，該過刻蝕主要是針對(duì)淺溝槽區(qū)域204上殘余的張應(yīng)力層205進(jìn)行刻蝕。該過刻蝕采用從各向同性的干法刻蝕方式，如圖2E中示出的箭頭。其中，過刻蝕使用的氣體可以是由O2與He、或由A與HBr構(gòu)成的混合氣體等常用的各向同性的過刻蝕氣體， 氣體總流量可以是155-530sccm，其中，例如，HBr為50-250sccm, He為100-250sccm, O2為 5-30sccm ；優(yōu)選使用包含CHF3和仏的刻蝕氣體，因?yàn)樵摽涛g氣體可以更徹底地去除張應(yīng)力層205。該過刻蝕的速率依據(jù)張應(yīng)力層205的膜厚進(jìn)行設(shè)定，其經(jīng)驗(yàn)值是1300埃/分，相對(duì)應(yīng)的刻蝕時(shí)間可以在3s至1 之間，電源功率可以為300W至550W之間。最后，采用灰化的方法去除NMOS區(qū)域203的第一光刻膠圖層211，得到如圖2F所示的具有張應(yīng)力層210的NMOS區(qū)域203的器件，該器件的PMOS區(qū)域202和淺溝槽區(qū)域204 上沒有殘余的張應(yīng)力層210。相應(yīng)地，若在CMOS器件的上方預(yù)先沉積的是壓應(yīng)力層，也可以采用上述刻蝕去除應(yīng)力層的步驟去除NMOS區(qū)域和淺溝槽區(qū)域上的壓應(yīng)力層，進(jìn)而保留PMOS區(qū)域的壓應(yīng)力層， 即以光刻膠圖層遮蔽所述PMOS區(qū)域上的壓應(yīng)力層，暴露出所述淺溝槽區(qū)域和NMOS區(qū)域的壓應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域上的壓應(yīng)力層進(jìn)行刻蝕， 以除去至少部分的壓應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和NMOS區(qū)域上的殘余的壓應(yīng)力層。優(yōu)選地，在所述主刻蝕之前，可以對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域的壓應(yīng)力層進(jìn)行預(yù)刻蝕(如穿透(BT)刻蝕)。當(dāng)然，還可以進(jìn)一步在具有張應(yīng)力層/壓應(yīng)力層的器件上方再沉積壓應(yīng)力層/張應(yīng)力層，通過上述刻蝕方法去除NMOS區(qū)域和淺溝槽區(qū)域上的壓應(yīng)力層，或PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層，獲取具有所需要的應(yīng)力層的CMOS器件，即，該CMOS器件的NMOS區(qū)域具有張應(yīng)力層、PMOS區(qū)域具有壓應(yīng)力層，淺溝槽區(qū)域無應(yīng)力層。參照?qǐng)D3A至圖3C所示，圖3A至圖3C示出了本發(fā)明的另一實(shí)施例中去除張應(yīng)力層時(shí)所涉及的CMOS器件的SEM圖。圖3A為一沉積有張應(yīng)力層301的CMOS器件的SEM圖，該CMOS器件包括PMOS區(qū)域、淺溝槽區(qū)域和NMOS區(qū)域，從圖3A中，可以很明顯的看出淺溝槽區(qū)域上沉積有較多的張應(yīng)力層(圖中箭頭所示)。圖:3B為對(duì)上述PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層進(jìn)行從上而下的轟擊式的各向異性主刻蝕步驟后的CMOS器件的SEM圖，該主刻蝕的氣體是包含CHF3的刻蝕氣體，氣體總流量是300sCCm，刻蝕速率為800埃/分，相對(duì)應(yīng)的刻蝕時(shí)間在20s，第一偏置電壓為 500V，壓力為90mTorr，電源功率為600W。由此，從圖中可以看出PMOS區(qū)域上的張應(yīng)力層已經(jīng)基本被去除，而在淺溝槽區(qū)域上還殘余有較多的張應(yīng)力層302(如圖;3B中圈出的部分)。進(jìn)一步地，對(duì)上述圖IBB所示的器件再進(jìn)行各向同性的過刻蝕，該過刻蝕選用的為包含CHF3和&的刻蝕氣體，速率1500埃/分，時(shí)間為3s，電源功率為350W，進(jìn)而獲取如圖 3C所示的器件中PMOS區(qū)域和淺溝槽區(qū)域的SEM圖，從圖3C中可以看出，在PMOS區(qū)域和淺溝槽區(qū)域上沒有任何張應(yīng)力層的殘余。參照?qǐng)D4A至圖4C所示的采用現(xiàn)有技術(shù)的方法和本發(fā)明的方法中的上述實(shí)施例獲取的去除了 PMOS區(qū)域上的張應(yīng)力層后的器件的SEM俯視圖。圖4A為其NMOS區(qū)域上的張應(yīng)力層被遮蔽后的器件的SEM俯視圖，圖4B是以現(xiàn)有方法刻蝕PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層之后的器件的SEM俯視圖；圖4C是本發(fā)明的一個(gè)實(shí)施例中刻蝕PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層之后的器件的SEM俯視圖。在沒有刻蝕PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層之前，圖4A所示的需要刻蝕的 PMOS區(qū)域和淺溝槽區(qū)域的張應(yīng)力層的寬度為250nm，如圖4A中所示的雙應(yīng)力線之間的距離。而在現(xiàn)有方法中，由于在去除PMOS區(qū)域上的張應(yīng)力層后，還要去除淺溝槽區(qū)域上的張應(yīng)力層，會(huì)導(dǎo)致NMOS區(qū)域上的張應(yīng)力層受到破壞。在如圖4B所示的器件中，由401所指示的NMOS區(qū)域上的張應(yīng)力層被部分刻蝕，導(dǎo)致最后測(cè)量的刻蝕寬度為399. Onm,遠(yuǎn)遠(yuǎn)大于原設(shè)計(jì)的250nm的寬度，其前后偏差在150nm左右。當(dāng)采用本發(fā)明的一個(gè)實(shí)施例的方法刻蝕PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層時(shí)，得到如圖4C所示的俯視圖，該圖中顯示NMOS區(qū)域的張應(yīng)力層幾乎沒有受到破壞，其測(cè)量的刻蝕寬度為301nm，前后偏差在50nm左右，該圖片的刻蝕寬度非常接近圖4A中設(shè)計(jì)的寬度，符合了實(shí)際的工藝需求，提高所制備的具有應(yīng)力層的CMOS器件的良品率。參照?qǐng)D5所示，圖5是本發(fā)明的方法去除PMOS區(qū)域和淺溝槽區(qū)域上的張應(yīng)力層的流程圖。具體步驟包括步驟501 提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件(CMOS 器件)，所述半導(dǎo)體器件的上表面形成有張應(yīng)力層；步驟502 采用光刻膠圖層將NMOS區(qū)域上的張應(yīng)力層遮蔽，暴露出淺溝槽區(qū)域和 PMOS區(qū)域的張應(yīng)力層；步驟503 采用各向異性的主刻蝕方式對(duì)淺溝槽區(qū)域和PMOS區(qū)域上的張應(yīng)力層進(jìn)行刻蝕，以除去至少部分的淺溝槽區(qū)域和PMOS區(qū)域上的張應(yīng)力層；該主刻蝕可以為干法刻蝕，其方向是從半導(dǎo)體器件的上方向襯底方向刻蝕；步驟504 采用各向同性的過刻蝕方式去除淺溝槽區(qū)域和PMOS區(qū)域上殘余的張應(yīng)力層，該過刻蝕可以為干法刻蝕，其方向是從各個(gè)方向進(jìn)行的；優(yōu)選地，在進(jìn)行主刻蝕之前，還可以進(jìn)行預(yù)刻蝕如BT刻蝕，用于去除張應(yīng)力層上方的其他雜質(zhì)，如氧化層等。根據(jù)如上所述的實(shí)施例的方法去除CMOS器件不需要的應(yīng)力層，制備具有應(yīng)力層的半導(dǎo)體器件可應(yīng)用于多種集成電路(IC)中。根據(jù)本發(fā)明的IC例如是存儲(chǔ)器電路，如隨機(jī)存取存儲(chǔ)器(RAM)、動(dòng)態(tài)RAM(DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM(SRAM)、或只讀存儲(chǔ)器 (ROM)等等。根據(jù)本發(fā)明的IC還可以是邏輯器件，如可編程邏輯陣列(PLA)、專用集成電路 (ASIC)、合并式DRAM邏輯集成電路(掩埋式DRAM)或任意其他電路器件。根據(jù)本發(fā)明的IC 芯片可用于例如用戶電子產(chǎn)品，如個(gè)人計(jì)算機(jī)、便攜式計(jì)算機(jī)、游戲機(jī)、蜂窩式電話、個(gè)人數(shù)字助理、攝像機(jī)、數(shù)碼相機(jī)、手機(jī)等各種電子產(chǎn)品中，尤其是射頻產(chǎn)品中。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種用于制作互補(bǔ)型金屬氧化物半導(dǎo)體器件的應(yīng)力層的刻蝕方法，其特征在于，所述方法包括提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件的上表面形成有張應(yīng)力層；以光刻膠圖層遮蔽所述匪OS區(qū)域上的張應(yīng)力層，暴露出所述淺溝槽區(qū)域和PMOS區(qū)域的張應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和PMOS區(qū)域上的張應(yīng)力層進(jìn)行刻蝕，以除去所述淺溝槽區(qū)域和PMOS區(qū)域至少部分的張應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和PMOS區(qū)域上殘余的張應(yīng)力層。
2.如權(quán)利要求1所述的方法，其特征在于，所述方法還包括在所述主刻蝕之前，對(duì)所述淺溝槽區(qū)域和PMOS區(qū)域的張應(yīng)力層進(jìn)行預(yù)刻蝕。
3.如權(quán)利要求2所述的方法，其特征在于，所述預(yù)刻蝕為穿透刻蝕。
4.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕的刻蝕方向是垂直指向所述張應(yīng)力層的表面。
5.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕和過刻蝕均為干法刻蝕。
6.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕中所使用的氣體為包含N2O與 Cl2或包含N2O與HBr的混合氣體。
7.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕中所使用的氣體為包含CHF3的刻蝕氣體。
8.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕中所使用的電源功率為 300-1000W。
9.如權(quán)利要求1所述的方法，其特征在于，所述主刻蝕選擇的壓力為lO-lOOmTorr。
10.如權(quán)利要求1所述的方法，其特征在于，所述過刻蝕中所使用的氣體為包含A與He 或包含A與HBr的混合氣體。
11.如權(quán)利要求1所述的方法，其特征在于，所述過刻蝕中所使用的氣體為包含CHF3和 O2的刻蝕氣體。
12.如權(quán)利要求1所述的方法，其特征在于，所述過刻蝕中所使用的電源功率為 300-550W。
13.如權(quán)利要求3所述的方法，其特征在于，所述穿透刻蝕中所使用的氣體為CF4、C2F6 和Cl2中的一種。
14.如權(quán)利要求3所述的方法，其特征在于，所述穿透刻蝕中所使用的電源功率為 50-150W。
15.一種用于制作互補(bǔ)型金屬氧化物半導(dǎo)體器件的應(yīng)力層的刻蝕方法，其特征在于，所述方法包括提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件的上表面形成有壓應(yīng)力層；以光刻膠圖層遮蔽所述PMOS區(qū)域上的壓應(yīng)力層，暴露出所述淺溝槽區(qū)域和NMOS區(qū)域的壓應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域上的壓應(yīng)力層進(jìn)行刻蝕，以除去所述淺溝槽區(qū)域和NMOS區(qū)域至少部分的壓應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和NMOS區(qū)域上的殘余的壓應(yīng)力層。
16.如權(quán)利要求15所述的方法，其特征在于，所述方法還包括在所述主刻蝕之前， 對(duì)所述淺溝槽區(qū)域和NMOS區(qū)域的壓應(yīng)力層進(jìn)行穿透刻蝕。
全文摘要
本發(fā)明公開了一種用于制作半導(dǎo)體器件的應(yīng)力層的刻蝕方法，所述方法包括提供一個(gè)具有NMOS區(qū)域、淺溝槽區(qū)域和PMOS區(qū)域的半導(dǎo)體器件，所述半導(dǎo)體器件的上表面形成有張應(yīng)力層；以光刻膠圖層遮蔽所述NMOS區(qū)域上的張應(yīng)力層，暴露出所述淺溝槽區(qū)域和PMOS區(qū)域的張應(yīng)力層；采用各向異性的主刻蝕對(duì)所述淺溝槽區(qū)域和PMOS區(qū)域上的張應(yīng)力層進(jìn)行刻蝕，以除去至少部分的張應(yīng)力層；和采用各向同性的過刻蝕去除所述淺溝槽區(qū)域和PMOS區(qū)域上殘余的張應(yīng)力層。使用該方法能夠較好地去除殘余的不需要的應(yīng)力層，不會(huì)破壞需要應(yīng)力的NMOS區(qū)域的張應(yīng)力層。
文檔編號(hào)H01L21/8238GK102194753SQ201010131920
公開日2011年9月21日 申請(qǐng)日期2010年3月15日 優(yōu)先權(quán)日2010年3月15日
發(fā)明者張海洋, 沈滿華, 黃敬勇 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司