專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種半導(dǎo)體裝置，且特別是關(guān)于應(yīng)用含氮內(nèi)襯層以改善隔離結(jié)構(gòu)的
制造方法。
背景技術(shù)：
今用于制造超大規(guī)模集成電路(ultra-large scale integrated circuit,ULSI)的主要半導(dǎo)體技術(shù)為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)技術(shù)。過去數(shù)十年來，由于金屬氧化物半導(dǎo)體場效應(yīng)晶體管尺寸的縮小，已使組件的操作速度、性能、電路密度以及每單位效能所花費的成本均獲得持續(xù)性的改善。然而，隨著傳統(tǒng)基體金屬氧化物半導(dǎo)體場效應(yīng)晶體管(bulk MOSFET)內(nèi)柵極長度的縮小，源極和漏極與其間通道的相互作用逐漸增加，并逐漸影響到通道電位，因此柵極長度小的晶體管容易遭受柵極對其通道的開啟與關(guān)閉狀態(tài)的控制能力不足的問題。 如有關(guān)短通道長度的晶體管所減少對柵極控制的現(xiàn)象，即所謂短通道效應(yīng)，而增加基體摻雜濃度、降低柵極氧化層厚度以及使用超淺源極/漏極接面，均可抑制該短通道效應(yīng)。然而，當(dāng)組件尺寸進入次20納米時代(N2x nmregime)，研究表示包含使用鰭式場效晶體管(fin field-effect transistors, finFETs)在內(nèi)的多種方法，得以改善短通道效應(yīng)。 —般而言，鰭狀體是以在硅基板上蝕刻凹槽所形成，其采用臨場蒸氣產(chǎn)生技術(shù)(in-situ steam generation, ISSG)沿著凹槽邊墻形成一內(nèi)襯層氧化物，然后以高密度等離子(high-density plasma,HDP)氧化物或高縱橫比工藝(high-aspect-ratio process,HARP)氧化物來填入凹槽，而一般會使用回蝕工藝來對凹槽中的氧化物進行內(nèi)凹(recess)步驟，從而形成鰭狀體。在回蝕工藝中，由于內(nèi)襯層氧化物與高密度等離子/高縱橫比工藝氧化物間的蝕刻速率的不同，因此，氧化物圍欄常沿著凹槽邊墻形成。這些氧化物圍欄可能導(dǎo)致更薄的柵極氧化層或底部氧化層，并可能對鰭式場效晶體管的柵極漏電現(xiàn)象造成不利的影響。 因此，形成無氧化物圍欄或縮小的氧化物圍欄的半導(dǎo)體裝置的結(jié)構(gòu)以及方法是必要的。

發(fā)明內(nèi)容
本發(fā)明的一實施例提供一種半導(dǎo)體裝置的制造方法。首先，提供一基板，并形成一個或多個鰭狀體于此基板上，然后在相鄰的鰭狀體間所構(gòu)成的區(qū)域內(nèi)填入介電材料，隨后內(nèi)凹介電材料，且未導(dǎo)致沿著鰭狀體邊墻形成的圍欄的生成。內(nèi)凹介電材料的方法，可使用例如包含采用NH3與NF3的等離子蝕刻工藝、采用富高分子氣體的蝕刻工藝或氫氣蝕刻工藝之中的一種或多種蝕刻工藝。 根據(jù)本發(fā)明的另一實施例，本發(fā)明提供一種制造半導(dǎo)體裝置的方法。首先，提供一基板，并形成一個或多個凹槽于基板內(nèi)，然后把介電材料填入凹槽的一部分，再內(nèi)凹介電材
4料以致圍欄余留在沿著凹槽的邊墻，隨后移除這些圍欄。移除這些圍欄的方法，可使用例如包含采用NH3與NF3的等離子蝕刻工藝、采用富高分子氣體的蝕刻工藝或氫氣蝕刻工藝之中的一種或多種蝕刻工藝。 根據(jù)本發(fā)明的又一實施例，本發(fā)明提供一種制造半導(dǎo)體裝置的方法。首先，提供一內(nèi)部具有一凹槽的基板，于凹槽內(nèi)填入介電材料，并執(zhí)行第一蝕刻步驟以內(nèi)凹介電材料，使得介電材料的頂面低于基板的頂面，然后執(zhí)行第二蝕刻步驟以移除沿著凹槽邊墻的介電材料。第二蝕刻步驟可包含例如采用NH3與NF3的等離子蝕刻工藝、采用富高分子氣體的蝕刻工藝或氫氣蝕刻工藝之中的一種或多種蝕刻工藝。


為讓本發(fā)明的上述和其它目的、特征、優(yōu)點與實施例能更明顯易懂，所附附圖的說明如下 圖1-5是繪示依照本發(fā)明一實施例的一種形成鰭狀體的方法； 圖6是繪示依照本發(fā)明一實施例的另一種形成鰭狀體的方法。主要組件符號說明
102:半導(dǎo)體基板 104:圖案化屏蔽 202 :凹槽 204 :鰭狀體 206:絕緣部 402:凹陷處 404:氧化物圍欄
具體實施例方式
如圖l-5所示為依照本發(fā)明一實施例的一種制造絕緣結(jié)構(gòu)的中間階段，本發(fā)明的一些實施例特別有益于制造可應(yīng)用的半導(dǎo)體(如硅)鰭狀物，例如鰭式場效晶體管(finFETs)，而本發(fā)明的其它實施例則可用在其它類型的裝置。此外，諸如參考數(shù)字為指定特定組件之用…等，則應(yīng)用在本發(fā)明的各種實施例中皆準(zhǔn)。 首先，圖1所示為依照本發(fā)明一實施例的半導(dǎo)體基板102，此半導(dǎo)體基板102具有一圖案化屏蔽104于其上。此半導(dǎo)體基板102可包含如經(jīng)摻雜或未經(jīng)摻雜的基體硅，或絕緣體上半導(dǎo)體(semiconductor on insulator, SOI)基板的主動層。 一般而言，絕緣體上半導(dǎo)體基板包含一層形成于絕緣層上的半導(dǎo)體材料(如硅)層，而絕緣層可為埋入式氧化層(buried oxide，BOX)或氧化硅層，且此絕緣層形成于基板上，如硅基板或玻璃基板，亦可使用其它種基板，如多層狀基板或梯度基板。 圖案化屏蔽104定義出絕緣凹槽于隨后的工藝步驟中將形成的樣式，且此圖案化屏蔽104包含由一層或多層介電層所組成的硬屏蔽。舉例而言，此硬屏蔽可為例如由熱氧化法、化學(xué)氣相沉積法(CVD)或類似方法所形成的二氧化硅層或氮化硅層，且此硬屏蔽亦可由其它介電材料所形成，如氮氧化硅。此外，也會采用如二氧化硅層與氮化硅層的多層硬屏蔽。再者，亦會采用其它材料如金屬、氮化金屬、氧化金屬或其它類似材料；舉例而言，此
5硬屏蔽可由鎢所形成。 接著，如圖1所示，圖案化屏蔽104是利用如已知的光刻技術(shù)來進行圖案化。 一般 而言，光刻技術(shù)包含沉積光阻材料，并配合所需圖形以進行紫外線照射。隨后，經(jīng)顯影移除 部份光阻材料，而留存的光阻材料在后續(xù)的步驟(例如蝕刻)中能保護位于其下的材料。 在此步驟中，光阻材料是用以形成圖案化屏蔽104，使圖案化屏蔽104得以定義出絕緣凹槽 的圖案。 圖2是依照本發(fā)明一實施例繪示一種位于半導(dǎo)體基板102中的凹槽202的結(jié)構(gòu)。 此半導(dǎo)體基板102暴露的部分可經(jīng)蝕刻形成如圖2所示的半導(dǎo)體基板102中的凹槽202。 半導(dǎo)體基板102可以例如HBr/02、 HBr/Cl2/02或SF6/C12等離子來進行蝕刻。具體地來說， 在半導(dǎo)體基板102中相鄰凹槽202之間的區(qū)域形成了鰭狀體204。在本發(fā)明一實施例中，凹 槽202的深度介于約500A和約10000人之間。 依照本發(fā)明一實施例，絕緣部206是以介電材料填入凹槽202所形成，且凹槽202 可通過形成一介電層于圖案化屏蔽104上而實質(zhì)上填滿凹槽202的方式來填入介電材料。 在本發(fā)明一實施例中，前述介電層包含一二氧化硅層，此二氧化硅層可采用以下步驟來形 成首先，沿著邊墻形成一采用臨場蒸氣產(chǎn)生技術(shù)(ISSG)的氧化層，隨后以具有SiH4與氧 氣的混合物的化學(xué)氣相沉積法來形成一高密度等離子(HDP)氧化層。在本發(fā)明一實施例
中，介電層的厚度介于約500A和約100000A之間。 然后，執(zhí)行平坦化工藝以移除多余的材料，其中前述介電層可以例如采用氧化物 研漿的化學(xué)機械研磨法(chemical-mechanical polishing, CMP)來使其平坦化，其中圖案 化屏蔽104可作為蝕刻停止層。 圖3是依照本發(fā)明一實施例繪示一種經(jīng)移除圖案化屏蔽104后的結(jié)構(gòu)，此圖案化 屏蔽104可以例如采用磷酸溶液的浸濕工藝來移除。 圖4是依照本發(fā)明一實施例繪示一種經(jīng)第一回蝕步驟在絕緣部206介電材料內(nèi)形 成的凹陷處402。如前所提，位于相鄰凹槽202之間的半導(dǎo)體基板102部分，即為鰭式場效 晶體管的鰭狀體204。確切而言，在凹槽202內(nèi)的介電材料己執(zhí)行內(nèi)凹程序，從而暴露出鰭 狀體204的邊墻。在本發(fā)明一實施例中，介電材料為二氧化硅，而前述內(nèi)凹程序至少部分是 以采用稀釋氫氟酸的濕式蝕刻工藝來執(zhí)行。 如圖4所示，沿著凹槽202邊墻形成的二氧化硅的蝕刻速率，與形成于凹槽202中 央的二氧化硅的蝕刻速率有所不同，此蝕刻速率的差異至少有部分是因為形成二氧化硅所 采用的方法所致。如前所述，二氧化硅通常是采用以下步驟來形成首先，沿著邊墻形成一 采用臨場蒸氣產(chǎn)生技術(shù)的氧化層，隨后形成一高密度等離子(HDP)/高縱橫比工藝(HARP) 氧化物于前述氧化層之上。由于采用不同的方法來形成氧化硅層，高密度等離子/高縱橫 比工藝氧化物的蝕刻速率較采用臨場蒸氣產(chǎn)生技術(shù)的氧化層的蝕刻速率快，因此造成絕緣 部206中央部份的蝕刻速率較邊墻部份的蝕刻速率快，導(dǎo)致了如標(biāo)號404所指示的氧化物 圍欄的產(chǎn)生。 圖5是依照本發(fā)明一實施例繪示一種經(jīng)第二回蝕步驟以移除氧化物圍欄404(請 參照圖4)的結(jié)構(gòu)。在本發(fā)明一實施例中，介電材料包含二氧化硅，而第二回蝕步驟可為一 采用NF3與NH3作為操作氣體并采用惰性氣體(例如氦、氖、氬、氪、氙、氡或其組合物)作為 載氣的等離子工藝。前述步驟在以下工藝條件為佳，包含一攝氏約30度的溫度、一介于約5毫托爾(mtorr)和約20托爾(torr)之間的壓力、一介于約10瓦特和約300瓦特之間的射頻功率以及一介于約2秒和約600秒之間的工藝時間。 NF3與NH3化合成等離子的型態(tài)，使得蝕刻劑NH4F與NH4F. HF產(chǎn)生，而這些蝕刻劑與二氧化硅起反應(yīng)，生成(NH》^iFe(在此為固態(tài))與水，且此固態(tài)材料沿著凹陷處402的底部形成，并作為一屏蔽以降低凹陷處402底部的蝕刻或內(nèi)凹程度。因此，沿著凹槽202邊墻的介電材料的蝕刻速率較沿著凹陷處402底部的蝕刻速率快。 在移除沿著凹槽202邊墻的介電材料后，前述固態(tài)材料，例如(NH》^iFe，可以一高于攝氏約100度的升華程序?qū)⑵湟瞥?，此升華程序?qū)a(chǎn)生SiF4、NH3與HF的氣體。
在本發(fā)明的另一實施例中，由二氧化硅所形成的氧化物圍欄404可以富高分子氣體將其移除。舉例而言，可采用例如CHF3、 CH2F2、 CH3F、 C4F6、 C4F8、 C5F8或類似物質(zhì)。前述步驟在以下工藝條件為佳，包含一介于攝氏約10度和攝氏約70度之間的溫度、一介于約5毫托爾和約20托爾之間的壓力、一介于約10瓦特和約300瓦特之間的射頻功率以及一介于約2秒和約600秒之間的步驟時間。 在蝕刻的過程中，一聚合物沿著凹陷處402底部形成，此聚合物作為一屏蔽以降
低凹陷處402底部的蝕刻速率。因此，沿著凹槽202邊墻的介電材料的蝕刻速率較沿著凹
陷處402底部的介電材料的蝕刻速率快。在移除沿著凹槽202邊墻的介電材料后，沿著凹
陷處402底部形成的聚合物可以一高于攝氏約100度的升華程序?qū)⑵湟瞥?圖6是依照本發(fā)明另一實施例繪示一種經(jīng)移除氧化物圍欄404 (請參照圖4)的結(jié)
構(gòu)，其中形成圖6中所示的結(jié)構(gòu)的步驟可于例如前述圖1至4中所采用的步驟執(zhí)行過后才
執(zhí)行，其中同樣的參考標(biāo)號是對照同樣的組件。 在本實施例中，采用氫氣作為操作氣體以及惰性氣體(例如氦、氖、氬、氪、氙、氡或其組合物)作為載氣來移除氧化物圍欄404。前述步驟在以下工藝條件為佳，包含一介于攝氏約500度和攝氏約1100度之間的溫度、一介于約2托爾和約500托爾之間的壓力以及一介于約2秒和約60分鐘之間的工藝時間。 氫氣與硅基板反應(yīng)，接著與二氧化硅反應(yīng)以生成一吸收硅和水氣，此吸收硅接著進一步與二氧化硅反應(yīng)生成氧化硅氣體。由于此步驟，使得鄰接于半導(dǎo)體基板102暴露部分的二氧化硅，其蝕刻速率較沿著凹陷處402底部形成的二氧化硅的蝕刻速率快，從而得以移除氧化物圍欄404。此步驟也會導(dǎo)致由基板所提供的硅原子轉(zhuǎn)變?yōu)檠趸铓怏w此一生成物，此結(jié)果將造成如圖6所示的鰭狀體204的邊角因而變圓。 值得注意的是，前述的步驟亦可在不執(zhí)行如圖4中所提及的第一蝕刻步驟的狀況下進行。舉例而言，如前述圖3中的結(jié)構(gòu)，是以采用NF3與NH3的等離子工藝的單一回蝕步驟所形成。如前所述，固態(tài)(N》^iFe的形成會減緩垂直方向的蝕刻速率，從而使得沿著邊墻形成的二氧化硅(如采用臨場蒸氣產(chǎn)生技術(shù)的氧化層)的蝕刻速率相等于垂直方向的蝕刻速率。如前所提，固態(tài)材料(NH》^iFe可以一高于攝氏約100度的升華程序來進行移除。
同樣地，單一回蝕步驟可如上述采用富高分子氣體(如CHF3、 CH2F2、 CH3F、 C4F6、C4F8、 C5F8或類似物質(zhì))來執(zhí)行。當(dāng)于垂直方向上內(nèi)凹介電材料時，沿著介電材料的水平表面所形成的固態(tài)聚合物層，會使得沿著邊墻形成的二氧化硅(如采用臨場蒸氣產(chǎn)生技術(shù)的氧化層)的蝕刻速率相等于垂直方向的蝕刻速率。如前所提，固態(tài)聚合物層可以一高于攝氏約100度的升華程序?qū)⑵湟瞥?br> 單一回蝕步驟亦可使用于如前述圖6中采用氫氣以內(nèi)凹介電材料的步驟。使用前述的相同結(jié)構(gòu)，氫氣與硅基板反應(yīng)以蝕刻絕緣部206的二氧化硅，進而避免氧化物圍欄404(請參照圖4)的形成。 此后，可采用其它步驟來完成所需裝置的制作。舉例而言，為形成一鰭式場效晶體管，將形成例如下列構(gòu)造柵極介電層、柵極電極、上覆介電層、上覆金屬化層，并執(zhí)行切單(singulation)與封裝步驟。 任何熟悉此技藝者，可了解移除圍欄將避免更薄的柵極氧化層的形成，從而降低柵極漏電現(xiàn)象并改善晶體管的性能。 雖然本發(fā)明已以實施方式揭露如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視權(quán)利要求書所界定的范圍為準(zhǔn)。
8
權(quán)利要求
一種半導(dǎo)體裝置的制造方法，其特征在于，包含提供一基板；于該基板內(nèi)形成一個或多個鰭狀體；于該些鰭狀體中相鄰數(shù)者間的區(qū)域內(nèi)填入介電材料；以及內(nèi)凹該介電材料使其低于該些鰭狀體的頂面，其中高于一凹陷處底部的沿著該些鰭狀體邊墻形成的該介電材料被移除。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，該內(nèi)凹步驟包含執(zhí)行一第一蝕刻步驟，用以內(nèi)凹該介電材料以致沿著該些鰭狀體的邊墻所殘留的該介電材料形成圍欄；以及執(zhí)行一第二蝕刻步驟，用以移除該些圍欄。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于，該第二蝕刻步驟包含執(zhí)行一采用NH3與NF3的等離子蝕刻工藝。
4 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于，該第二蝕刻步驟包含執(zhí)行一采用富高分子氣體的蝕刻工藝。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于，該富高分子氣體包含CHF3、 CH2F2、 CH3F、 C4F6、 C4F8或C5F8。
6. 根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置的制造方法，其特征在于，該第二蝕刻步驟包含執(zhí)行一氫氣蝕刻工藝。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于，該內(nèi)凹步驟包含執(zhí)行一單一蝕刻步驟。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于，該單一蝕刻步驟包含執(zhí)行一采用NH3與NF3的等離子蝕刻工藝。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于，該單一蝕刻步驟包含執(zhí)行一采用富高分子氣體的蝕刻工藝。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置的制造方法，其特征在于，該單一蝕刻步驟包含執(zhí)行一氫氣蝕刻工藝。
11. 一種半導(dǎo)體裝置的制造方法，其特征在于，包含提供一基板；于該基板內(nèi)形成一個或多個凹槽；于該一個或多個凹槽內(nèi)的至少一部分填入介電材料；內(nèi)凹該一個或多個凹槽內(nèi)的該介電材料，該內(nèi)凹步驟致使沿著該一個或多個凹槽的邊墻所殘留的該介電材料形成圍欄；以及移除沿著該一個或多個凹槽邊墻形成的該介電材料圍欄。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，移除該些圍欄的步驟至少部分是以采用NH3與NF3的等離子蝕刻工藝來執(zhí)行。
13. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，移除該些圍欄的步驟至少部分是以采用富高分子氣體的蝕刻工藝來執(zhí)行。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置的制造方法，其特征在于，該富高分子氣體包含CHF3、 CH2F2、 CH3F、 C4F6、 C4F8或C5F8。
15. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，移除該些圍欄的步 驟至少部分是以氫氣蝕刻工藝來執(zhí)行。
16. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置的制造方法，其特征在于，移除步驟導(dǎo)致一固 體沿著介電材料頂面形成，并進一步包含以下步驟以升華程序移除該固體。
17. —種半導(dǎo)體裝置的制造方法，其特征在于，包含提供一內(nèi)部具有一凹槽的基板； 于該凹槽內(nèi)填入介電材料；執(zhí)行一第一蝕刻步驟以內(nèi)凹該介電材料，使得該介電材料的頂面低于該基板的頂面；以及執(zhí)行一第二蝕刻步驟以移除沿著該凹槽邊墻形成的該介電材料。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征在于，該第一蝕刻步驟與 該第二蝕刻步驟為一單一的連續(xù)蝕刻步驟。
19. 根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征在于，該第二蝕刻步驟為 一沉積蝕刻工藝。
20. 根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征在于，該第二蝕刻步驟包含執(zhí)行一采用NH3與NF3的等離子蝕刻工藝； 執(zhí)行一采用富高分子氣體的蝕刻工藝；以及 執(zhí)行一氫氣蝕刻工藝。
全文摘要
本發(fā)明涉及一種具有鰭狀體的半導(dǎo)體裝置的制造方法，首先于基板上形成一圖案化屏蔽，然后于基板內(nèi)形成凹槽，并于凹槽中填入介電材料，之后將圖案化屏蔽移除，并以一種或多種蝕刻工藝來內(nèi)凹介電材料，其中前述蝕刻工藝的至少其中之一是用以移除沿著凹槽邊墻所形成的圍欄或防止前述圍欄的形成。前述蝕刻工藝可為例如采用NH3與NF3的等離子蝕刻工藝、采用富高分子氣體的蝕刻工藝或氫氣蝕刻工藝。
文檔編號H01L21/82GK101789395SQ201010003888
公開日2010年7月28日 申請日期2010年1月15日 優(yōu)先權(quán)日2009年1月26日
發(fā)明者曾國華, 蔡正原, 陳能國 申請人:臺灣積體電路制造股份有限公司