專利名稱：電子器件用外延基板及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件用外延基板及其生產(chǎn)方法，并特別涉及HEMT用外延基板及其生產(chǎn)方法。
背景技術(shù)：
近年來(lái)，隨著IC器件所需速度的提高，HEMT(高電子遷移率晶體管)廣泛地用作高速FET(場(chǎng)效應(yīng)晶體管)。如圖1示意性說(shuō)明的那樣，上述該FET型晶體管通常例如通過(guò)在絕緣性基板21上層壓溝道層22和電子供給層23，然后在電子供給層23表面上設(shè)置源電極M、漏電極25和柵電極沈來(lái)形成。當(dāng)該晶體管器件運(yùn)行時(shí)，電子以該順序移動(dòng)通過(guò)源電極24、電子供給層23、溝道層22、電子供給層23和漏電極25，從而定義器件的橫向作為主電流傳導(dǎo)方向。通過(guò)施加于柵電極沈上的電壓來(lái)控制電子在橫向，即主電流傳導(dǎo)方向上的移動(dòng)。在HEMT中，在帶隙(band gaps)彼此不同的電子供給層23和溝道層22之間的接合界面處產(chǎn)生的電子與常規(guī)半導(dǎo)體中的電子相比能夠極快地移動(dòng)。通過(guò)在半導(dǎo)體基板上外延生長(zhǎng)III族氮化物層壓體形成的外延基板通常用作FET 用外延基板。如上所述的該半導(dǎo)體基板的實(shí)例包括如特開(kāi)JP2008-522447中所公開(kāi)的，為了降低劣化器件性能的基板損失，而使用的具有電阻率超過(guò)IO2 Ω · cm的Si基板；和如特開(kāi)JP2003-059948中所公開(kāi)的，為了降低對(duì)于Si基板的漏電流，而使用的具有電阻率約1. 0 至500 Ω · cm的Si基板。如上所述，傳統(tǒng)認(rèn)為使用具有較高電阻率的Si基板是優(yōu)選的。然而，已知當(dāng)具有不同電阻率值的層在具有預(yù)定電阻的Si基板上外延生長(zhǎng)時(shí)，通常在Si基板和外延生長(zhǎng)層之間出現(xiàn)晶格常數(shù)的失配(mismatch)，從而產(chǎn)生翹曲(warp)以緩和應(yīng)力。如上所述的外延基板的這類翹曲引起器件生產(chǎn)(device process)階段時(shí)的吸附不良和/或曝光不良。為了解決上述問(wèn)題，特開(kāi)JP06-112120公開(kāi)了通過(guò)預(yù)先決定在半導(dǎo)體基板中的翹曲方向，然后在基板上適當(dāng)?shù)厣L(zhǎng)外延層來(lái)降低翹曲絕對(duì)值的方法。然而，特開(kāi)JP 06-112120中公開(kāi)的技術(shù)的目的僅僅是降低外延基板的翹曲絕對(duì)值，并且僅預(yù)先決定源自從晶錠(ingot)切割晶片的切割工序的翹曲。因此，特開(kāi) JP06-112120不能以充分的方式控制外延基板的最終翹曲形狀。特開(kāi)JP06-112120還存在其生產(chǎn)過(guò)程復(fù)雜化的問(wèn)題，這是因?yàn)槠浒Q定半導(dǎo)體基板的翹曲方向的工序。

發(fā)明內(nèi)容
發(fā)明要解決的問(wèn)題本發(fā)明的目的是解決上述問(wèn)題并提供電子器件用外延基板和生產(chǎn)該外延基板的方法，在所述基板中，將其橫向定義為主電流傳導(dǎo)方向，并適當(dāng)?shù)乜刂破渎N曲形狀。用于解決問(wèn)題的方案為了實(shí)現(xiàn)上述目的，本發(fā)明的主要構(gòu)成如下。(1)電子器件用外延基板，其包括Si單晶基板；和通過(guò)在所述Si單晶基板上外延生長(zhǎng)多個(gè)III族氮化物層形成的III族氮化物層壓體，其中將外延基板的橫向定義為主電流傳導(dǎo)方向，所述電子器件用外延基板的特征在于所述Si單晶基板是具有不大于 0.01 Ω · cm電阻率值的P-型基板。上述(1)的電子器件用外延基板，其中外延基板的截面翹曲形狀滿足以下關(guān)系式。I Bow I -SORI | ^ 2 μ m(3)上述(1)或( 的電子器件用外延基板，其中外延基板的截面翹曲形狀在外延基板整個(gè)寬度上是單調(diào)彎曲的。(4)上述⑴至(3)任一項(xiàng)的電子器件用外延基板，其中所述Si單晶基板以IO19/ cm3以上的濃度包括作為雜質(zhì)元素的硼。(5)上述(1)至(4)任一項(xiàng)的電子器件用外延基板，在所述Si單晶基板和所述III 族氮化物層壓體之間進(jìn)一步包括作為絕緣層的緩沖層(buffer)。(6)上述(5)的電子器件用外延基板，其中緩沖層包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)。(7)電子器件用外延基板的生產(chǎn)方法，其中通過(guò)在Si單晶基板上外延生長(zhǎng)多個(gè) III族氮化物層形成III族氮化物層壓體，從而將基板橫向定義為主電流傳導(dǎo)方向，所述方法包括通過(guò)以較高濃度向基板添加硼，使Si單晶基板形成為具有不大于0.01 Ω · cm電阻率值的P-型基板。(8)上述(7)的電子器件用外延基板的生產(chǎn)方法，其中硼是以1019/cm3以上的濃度添加的。(9)上述(7)或(8)的電子器件用外延基板的生產(chǎn)方法，其進(jìn)一步包括在所述 III族氮化物層壓體形成之前，在所述Si單晶基板上形成作為絕緣層的緩沖層，所述緩沖層包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)；在所述緩沖層上形成具有HEMT結(jié)構(gòu)的所述III 族氮化物層壓體。發(fā)明的效果根據(jù)本發(fā)明，通過(guò)將Si單晶基板的電阻率值設(shè)定為優(yōu)選值以下，能夠適當(dāng)?shù)乜刂齐娮悠骷猛庋踊宓穆N曲形狀而不劣化裝置的性能。具體地，根據(jù)本發(fā)明，通過(guò)以較高濃度將硼添加至Si單晶基板而將Si單晶基板的電阻率值設(shè)定為優(yōu)選值以下，能夠適當(dāng)?shù)乜刂齐娮悠骷猛庋踊宓穆N曲形狀。


圖1是示出典型場(chǎng)效應(yīng)晶體管(FET)的示意性截面圖。圖2是示出根據(jù)本發(fā)明的電子器件用外延基板的示意性截面圖。圖3是用于說(shuō)明“BOW”的示意圖。圖4是用于說(shuō)明“S0RI”的示意圖。圖5(a)至5(d)是各種類型的截面翹曲形狀的圖。圖6(a)至6(d)是各種類型的截面翹曲形狀的圖。圖7 (a)至7(d)是各自示出通過(guò)使用形狀測(cè)量裝置測(cè)量的電子器件用外延基板的表面等高線和截面形狀的圖。
附圖標(biāo)記說(shuō)明1電子器件用外延基板2 Si單晶基板3 III族氮化物層壓體3a溝道層3b電子供給層4緩沖層4a由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)4b中間層4c晶種層
具體實(shí)施例方式以下將參考附圖描述本發(fā)明的電子器件用外延基板的實(shí)施方案。圖2示意性示出根據(jù)本發(fā)明的電子器件用外延基板的斷面結(jié)構(gòu)。如圖2所示，本發(fā)明的電子器件用外延基板1包括Si單晶基板2 ；和通過(guò)在Si單晶基板2上外延生長(zhǎng)多個(gè)III族氮化物層形成的III族氮化物層壓體3，其中將外延基板的橫向定義為主電流傳導(dǎo)方向，所述電子器件用外延基板的特征在于，所述Si單晶基板2是具有不大于0.01 Ω · cm電阻率值的ρ-型基板。本發(fā)明基于以下發(fā)現(xiàn)在具有如上所述這樣的結(jié)構(gòu)的電子器件用外延基板中，能夠適當(dāng)?shù)乜刂破渎N曲形狀而不劣化裝置的性能。本發(fā)明中，“將橫向定義為主電流傳導(dǎo)方向”是指電流從源電極流向漏電極，即主要在層壓體寬度方向上，不同于例如通過(guò)一對(duì)電極插入半導(dǎo)體而使電流主要在垂直方向上，即層壓體的厚度方向上流動(dòng)的結(jié)構(gòu)。通過(guò)向Si單晶基板添加ρ-型雜質(zhì)元素來(lái)調(diào)整Si單晶基板2的電阻率值。ρ-型雜質(zhì)元素的實(shí)例包括硼、鋁和鎵等。這些實(shí)例中，由于能夠以較高濃度添加硼，所以優(yōu)選使用硼。在這方面，優(yōu)選以1019/cm3以上的濃度添加硼，以便調(diào)整Si單晶基板2的電阻率值至不大于0.01 Ω ·_。Si單晶基板2的大小可以根據(jù)應(yīng)用而適當(dāng)選擇。Si單晶基板的使用面沒(méi)有特別規(guī)定，并可以使用任何面如(111)面、(100)面、(110)面。然而，優(yōu)選使用(111) 面，這是因?yàn)橐子诖龠M(jìn)III族氮化物(0001)面的生長(zhǎng)并改善外延基板的表面平坦性。此外， 在Si單晶基板的背面結(jié)合由其它材料制成的基板和/或Si單晶基板設(shè)置有保護(hù)膜例如氧化膜或氮化物膜等是可接受的。如上所述，電子器件用外延基板的翹曲形狀可以通過(guò)將Si單晶基板2的電阻率值調(diào)整至不大于0.01Ω 來(lái)優(yōu)化。本實(shí)施方案中，翹曲形狀的適合程度由通過(guò)從如圖3所示的“BOW”的絕對(duì)值中減去如圖4所示的“S0RI”得到的值的絕對(duì)值來(lái)定義。如圖3所示， “BOW”的值表示由以下得到的值在外延基板非吸著狀態(tài)下，測(cè)量穿過(guò)外延基板測(cè)量表面的寬度方向的中心并與最適參考面平行的平面與測(cè)量表面之間的最大距離；并根據(jù)相對(duì)于中心的垂直方向給予距離值+/_符號(hào)。另一方面，如圖4所示，“S0RI”值表示在外延基板的非吸著狀態(tài)下，在穿過(guò)外延基板測(cè)量表面的最高位置并與最適參考面平行的平面與穿過(guò)測(cè)量表面的最低位置并與最適參考面平行的平面之間的垂直方向上的距離。根據(jù)本發(fā)明的電子器件用外延基板1的截面翹曲形狀優(yōu)選滿足以下關(guān)系式。
I I Bow I -SORI | 彡 2 μ m應(yīng)當(dāng)注意，在BOW和SORI值的測(cè)量中，排除從基板邊緣測(cè)量的3mm內(nèi)的外延基板周邊部分，這是因?yàn)橛捎赟i單晶基板本身的SORI形狀和基板邊緣的加工形狀等可能在外延基板的周邊部分產(chǎn)生較窄范圍內(nèi)的變形。圖5(a)至5(d)是各種類型的截面翹曲形狀的圖。圖6 (a)至6 (d)事實(shí)上是與圖5(a)至5(d)的那些相同的截面翹曲形狀的圖。圖5和圖6中的虛線用于測(cè)量BOW值和 SORI值。圖5 (a)至5 (c)和圖6(a)至6(c)各自表示|Bow|的值和SORI的值彼此相等的情況。圖5(d)和圖6(d)各自表示IBowI的值與SORI的值彼此不同的情況。如圖5(a)和圖6(a)所示，電子器件用外延基板1的截面翹曲形狀優(yōu)選在一個(gè)方向上單調(diào)地彎曲。相反地，如圖5(d)和圖6(d)所示，截面翹曲形狀在兩個(gè)方向上彎曲的情況下，IBowI的值不同于SORI的值，從而IBowI和SORI之差的絕對(duì)值越大導(dǎo)致在截面翹曲形狀的兩個(gè)方向上越不均一。如果I low卜SORIl超過(guò)2 μ m，則這樣不均一翹曲的外延基板形狀在裝置生產(chǎn)階段可能劣化裝置性能并引起吸附不良和曝光不良。如圖5(a)和圖6(a)所示，電子器件用外延基板的截面翹曲形狀優(yōu)選在其整個(gè)寬度上單調(diào)地彎曲，從而能夠容易地矯正該翹曲以抑制由于吸附不良引起的裝置的曝光不良。如上所述，考慮到外延基板的截面翹曲形狀，排除從基板邊緣測(cè)量的3mm內(nèi)的外延基板周邊部分。優(yōu)選在Si單晶基板2和III族氮化物層壓體3之間進(jìn)一步設(shè)置作為絕緣層的緩沖層4。設(shè)置作為絕緣層的緩沖層4防止電流流入Si單晶基板2，通過(guò)使用具有較低電阻率的Si基板而能夠有利于抑制垂直方向上的漏電流，并改善基板的擊穿電壓。緩沖層4優(yōu)選包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)如。層壓結(jié)構(gòu)如可以作為交替層壓的多層形成，所述多層至少包括由BalAlblGacJndlN材料(O彡 彡1、0彡Id1彡1、 O ^ C1 ^ UO ^ Cl1 ^ 1、a^b^c^d! = 1)制成的第一層和帶隙不同于第一層的、由 Ba2Alb2Gac2Ind2N 材料(O ^ a2 ^ UO ^ b2 ^ UO ^ c2 ^ UO ^ d2 ^ Ua2+b2+c2+d2 = 1)制成的第二層4%。使一層的帶隙不同于另一層的帶隙，即帶的不連續(xù)性有助于增加在垂直方向上的電阻。在這方面，超晶格多層結(jié)構(gòu)優(yōu)選以lX1018/cm3以上的濃度包含C(碳)，這是因?yàn)橐种朴捎趲У牟贿B續(xù)性引起的載流子(carriers)的產(chǎn)生并能夠進(jìn)一步改善緩沖層的擊穿電壓。雖然C濃度的上限沒(méi)有特別限定，但從抑制III族氮化物層壓體3中產(chǎn)生凹坑 (pits)的觀點(diǎn)，其上限優(yōu)選不高于lX102°/cm3。常規(guī)超晶格的形成通常涉及其界面的急劇變化。除此之外，在不損害本發(fā)明技術(shù)效果的范圍內(nèi)，本發(fā)明可進(jìn)一步包括在界面之間插入其它層、界面組成連續(xù)變化和超晶格多層結(jié)構(gòu)的組成變化等的情況。從改善基板的擊穿電壓的觀點(diǎn)，特別是層壓結(jié)構(gòu)如的具有相對(duì)大的帶隙的層的厚度優(yōu)選等于或大于能夠抑制隧道電流的厚度并且等于或小于可靠避免破裂產(chǎn)生的厚度。 例如，層壓結(jié)構(gòu)如的具有較大帶隙的層優(yōu)選通過(guò)使用在III族氮化物中具有最大帶隙的 AlN形成，以便具有2至IOnm的厚度。此外，從類似觀點(diǎn)，層壓結(jié)構(gòu)如的具有較小帶隙的層優(yōu)選至少包含Al，以便碳能夠以充分高的濃度有效地結(jié)合。層壓結(jié)構(gòu)如的具有較小帶隙的層優(yōu)選比層壓結(jié)構(gòu)如的具有較大帶隙的層厚，并等于或薄于40nm，以便有效地呈現(xiàn)超晶格多層結(jié)構(gòu)的應(yīng)力緩和效果并抑制破裂產(chǎn)生。此外， 由于相似原因，層壓結(jié)構(gòu)如的具有較小帶隙的層和具有較大帶隙的層之間的組成之差是
6必要的，并且它們之間的Al的組成之差優(yōu)選至少50%，S卩|bfb2|彡0.5。超晶格多層結(jié)構(gòu)的層壓層的對(duì)數(shù)(number of laminated-layer pairs)沒(méi)有特別限定。該對(duì)數(shù)越大，則導(dǎo)致越好地抑制在垂直方向上的漏電流和改善擊穿電壓。接下來(lái)，將參考附圖描述關(guān)于本發(fā)明的生產(chǎn)電子器件用外延基板的方法的其它實(shí)施方案。如圖2所示，外延基板1的橫向被定義為主電流傳導(dǎo)方向的本發(fā)明的電子器件用外延基板1特征性地通過(guò)以下生產(chǎn)通過(guò)以較高濃度向Si單晶基板添加硼，使S i單晶基板2形成為具有電阻率值不大于0. 01 Ω -cm的ρ-型基板；和在Si單晶基板2上外延生長(zhǎng)多個(gè)III族氮化物層以形成III族氮化物層壓體3。由于如上所述的結(jié)構(gòu)，本發(fā)明的電子器件用外延基板能夠適當(dāng)?shù)乜刂破渎N曲形狀而不劣化裝置的性能。優(yōu)選硼以1019/cm3以上的濃度添加，以便均勻地存在于基板的整個(gè)區(qū)域。硼可以或者在通過(guò)CZ法或FZ法等生產(chǎn)Si單晶時(shí)作為雜質(zhì)添加至Si單晶，或者通過(guò)離子注入或熱擴(kuò)散等引入基板。本實(shí)施方案中，不需要在Si單晶基板的整個(gè)區(qū)域以上述優(yōu)選的B含量添加硼，將硼以優(yōu)選的含量添加至至少基板的一部分足以。例如，本發(fā)明包括以上述濃度以上含有硼的基板設(shè)置有在其上形成的硼含量低于上述濃度的Si膜的應(yīng)用，以及在Si基板內(nèi)局部存在具有B含量低于上述優(yōu)選的含量的部分的應(yīng)用。此外，本發(fā)明包括在基板表面上形成表面修飾如Si氮化物膜、碳化物膜或氧化膜等作為起始層的應(yīng)用，以及基板包括除 Si和III族氮化物之外的材料的應(yīng)用。再進(jìn)一步，本發(fā)明的電子器件用外延基板可包含除 B以外的雜質(zhì)，例如六1、&1、111、？、51338、!1、(、66州和0等。為了增加Si單晶基板的硬度優(yōu)選添加雜質(zhì)。在形成III族氮化物層壓體之前，優(yōu)選在Si單晶基板上形成包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)的作為絕緣層的緩沖層，之后在緩沖層上形成具有HEMT結(jié)構(gòu)的III族氮化物層壓體。超晶格多層結(jié)構(gòu)的層壓結(jié)構(gòu)和HEMT結(jié)構(gòu)的III族氮化物層壓體各自可以由各種類型的薄膜層壓法，例如MOCVD、MBE和HVPE等來(lái)形成。圖1至6示出實(shí)施方案的典型實(shí)例，并且本發(fā)明不局限于這些實(shí)施方案的示意性實(shí)例。實(shí)施例(實(shí)施例1)在氫氣和氮?dú)夥諊?、?050°C下加熱直徑3-英寸的Si單晶基板(板厚度 625 μ m,硼的添加量:2 X IO1Vcm3,電阻率0. 005 Ω cm,晶面(111))。之后，通過(guò)使用MOCVD 法，借助于調(diào)整三甲基鎵(TMG)、三甲基鋁(TMA)和NH3的供應(yīng)率，在Si單晶基板上形成具有200nm膜厚度的AlN層和具有50nm膜厚度的Ala25Giia75N層。此外，通過(guò)調(diào)整三甲基鎵 (TMG)、三甲基鋁(TMA)和NH3的供應(yīng)率，在Ala25G^1.75N層上形成作為80對(duì)交替層壓的AlN 膜(膜厚度4nm)和AlaUGiia85N膜(膜厚度25nm)的層壓結(jié)構(gòu)的絕緣超晶格多層結(jié)構(gòu)。 超晶格多層結(jié)構(gòu)的平均碳濃度為2X1018/cm3。在超晶格多層結(jié)構(gòu)上形成起到作為橫向方向電流傳導(dǎo)層功能的1. 5 μ m厚度的GaN層和Ala25Giia75N層(膜厚度20nm)，從而制備電子器件用外延基板。(實(shí)施例2)除了硼的添加量為1 X IO1Vcm3并且Si單晶基板的電阻率為0. 01 Ω · cm以夕卜，以與實(shí)施例1中相同的方式制備電子器件用外延基板。
(比較例1)除了硼的添加量為4X IOnVcm3并且Si單晶基板的電阻率為0. 02 Ω · cm以夕卜，以與實(shí)施例1中相同的方式制備電子器件用外延基板。(比較例2)除了硼的添加量為1. 5X IO1Vcm3并且Si單晶基板的電阻率為1 Ω · cm以夕卜，以與實(shí)施例1中相同的方式制備電子器件用外延基板。(比較例3)除了硼的添加量為8X IO1Vcm3并且Si單晶基板的電阻率為25 Ω · cm以夕卜，以與實(shí)施例1中相同的方式制備電子器件用外延基板。(比較例4)除了硼的添加量為1 X IO1Vcm3并且Si單晶基板的電阻率為5000 Ω · cm以夕卜，以與實(shí)施例1中相同的方式制備電子器件用外延基板。(評(píng)價(jià))通過(guò)使用形狀測(cè)量裝置(FT-900 由NIDEC Corporation制造)來(lái)觀察實(shí)施例1、2 和比較例1至4的每個(gè)電子器件用外延基板的翹曲形狀，從而分別得到BOW值和SORI值。 圖7(a)至7(d)示出了由形狀測(cè)量裝置分別得到的實(shí)施例1、比較例1、比較例2和比較例4 的外延基板的表面等高線和截面翹曲形狀。表1示出這些外延基板的BOW值和SORI值的
測(cè)量結(jié)果。對(duì)于實(shí)施例1、2和比較例1至4的電子器件用外延基板的每一種制備十個(gè)樣品， 以便分析Si單晶基板本身的形狀變化，并按上述來(lái)評(píng)價(jià)這些樣品。表2示出“電阻率”和 “ I I Bow I -SORII，，各自的最小值至最大值的范圍。[表1]
權(quán)利要求
1.一種電子器件用外延基板，其包括Si單晶基板；和通過(guò)在所述Si單晶基板上外延生長(zhǎng)多個(gè)III族氮化物層而形成的III族氮化物層壓體，其中將所述外延基板的橫向定義為主電流傳導(dǎo)方向，所述電子器件用外延基板的特征在于所述Si單晶基板為具有不大于0. 01 Ω · cm電阻率值的P-型基板。
2.根據(jù)權(quán)利要求1所述的電子器件用外延基板，其中所述外延基板的截面翹曲形狀滿足以下關(guān)系式Bow| -SOR| ≤ 2μm。
3.根據(jù)權(quán)利要求1或2所述的電子器件用外延基板，其中所述外延基板的截面翹曲形狀在所述外延基板整個(gè)寬度上單調(diào)地彎曲。
4.根據(jù)權(quán)利要求1至3任一項(xiàng)所述的電子器件用外延基板，其中所述Si單晶基板以 IO1Vcm3以上的濃度包含作為雜質(zhì)元素的硼。
5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的電子器件用外延基板，在所述Si單晶基板和所述 III族氮化物層壓體之間進(jìn)一步包括作為絕緣層的緩沖層。
6.根據(jù)權(quán)利要求5所述的電子器件用外延基板，其中所述緩沖層包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)。
7.一種電子器件用外延基板的生產(chǎn)方法，其中通過(guò)在Si單晶基板上外延生長(zhǎng)多個(gè)III 族氮化物層而形成III族氮化物層壓體，從而將所述基板的橫向定義為主電流傳導(dǎo)方向， 所述方法包括通過(guò)以較高濃度向所述Si單晶基板添加硼，使所述Si單晶基板形成為具有不大于 0.01 Ω · cm電阻率值的P-型基板。
8.根據(jù)權(quán)利要求7所述的電子器件用外延基板的生產(chǎn)方法，其中以1019/cm3以上的濃度添加硼。
9.根據(jù)權(quán)利要求7或8所述的電子器件用外延基板的生產(chǎn)方法，其進(jìn)一步包括 在所述III族氮化物層壓體形成之前，在所述Si單晶基板上形成作為絕緣層的緩沖層，所述緩沖層包括由超晶格多層結(jié)構(gòu)構(gòu)成的層壓結(jié)構(gòu)；和在所述緩沖層上形成具有HEMT結(jié)構(gòu)的所述III族氮化物層壓體。
全文摘要
提供電子器件用外延基板及其制造方法，其中適當(dāng)調(diào)整翹曲并且將橫向用作主電流傳導(dǎo)方向。所述電子器件用外延基板具有單晶Si基板和通過(guò)在所述單晶Si基板上外延生長(zhǎng)多個(gè)III族氮化物層而形成的III族氮化物層壓結(jié)構(gòu)，并且將橫向用作主電流傳導(dǎo)方向。單晶Si基板為p-型基板并且其電阻率為0.01Ω·cm以下。
文檔編號(hào)H01L21/20GK102272889SQ200980153280
公開(kāi)日2011年12月7日 申請(qǐng)日期2009年11月18日 優(yōu)先權(quán)日2008年11月27日
發(fā)明者柴田智彥, 清水成, 生田哲也 申請(qǐng)人:同和電子科技有限公司