專利名稱：基于薄外延的高低壓器件生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路的生產(chǎn)方法，具體地說是一種基于薄外延的高低 壓器件生產(chǎn)方法。
背景技術(shù)：
功率半導(dǎo)體技術(shù)的發(fā)展源于各種應(yīng)用的需求，如在20世紀60年代至80年 代，主要應(yīng)用于工業(yè)和電力系統(tǒng)。而近二十年來，由于4C產(chǎn)業(yè)(Communication, 通信；Computer,計算機；Consumer,消費電器；Car,汽車電子)的迅速發(fā)展， 功率半導(dǎo)體技術(shù)已覆蓋了關(guān)系到國家科技發(fā)展的多個軍工、民用領(lǐng)域。功率半 導(dǎo)體器件經(jīng)過了幾十年的發(fā)展，在器件制造技術(shù)上不斷提高，從以不控換相關(guān) 斷的整流管、半控換相關(guān)斷電流型控制的晶閘管(SCR)為代表的分離器件(DD)， 發(fā)展到以柵可關(guān)斷晶閘管(GTO)、大功率晶體管(GTR)、功率MOSFET和絕 緣柵雙極型晶體管(IGBT)為代表的功率集成器件(PID)，再發(fā)展到以智能化 功率集成電路(SPIC)、高壓功率集成電路(HVIC)為代表的功率集成電路(PIC) 階段。隨著科技技術(shù)水平的進一步發(fā)展及應(yīng)用領(lǐng)域的不斷擴展，SPIC、 HVIC將 趨于統(tǒng)一，PIC將向具有更高的輸出電壓、輸出功率，集成更多的功能模塊、更 完善的保護功能的智能化功率模塊(IPM)發(fā)展。
高壓功率集成電路(HVIC)，最早出現(xiàn)于二十世紀七十年代后期，由于單 芯片集成，減少了系統(tǒng)中的元件數(shù)、互連數(shù)和焊點數(shù)，不僅提高了系統(tǒng)的可靠 性、穩(wěn)定性，而且降低了系統(tǒng)功耗、體積、重量和成本。但由于當(dāng)時的功率半 導(dǎo)體器件主要為雙極型晶體管SCR、 GTO等，功率器件所需的驅(qū)動電流大，驅(qū) 動和保護電路復(fù)雜，在二十世紀七十年代HVIC的研究并未取得實質(zhì)性進展。 直至八十年代，由于MOS柵控制、具有高輸入阻抗、低驅(qū)動功耗、容易保護等 特點的新型MOS類功率器件如功率MOSFET、 IGBT等的出現(xiàn)，使得驅(qū)動電路 簡單，且容易與功率器件集成，才迅速帶動了 HVIC的發(fā)展，但復(fù)雜的系統(tǒng)設(shè) 計和昂貴的工藝成本限制了HVIC的應(yīng)用。進入九十年代后，HVIC的設(shè)計與工 藝水平不斷提高，性能價格比不斷提高，HVIC逐步進入了實用階段。迄今已有 系列HVIC產(chǎn)品問世，包括功率MOS智能開關(guān)，電源管理電路、半橋或全橋逆 變器、兩相步進電機驅(qū)動器、三相無刷電機驅(qū)動器、直流電機單相斬波器、PWM 專用HVIC、開關(guān)集成穩(wěn)壓器等。HVIC的技術(shù)發(fā)展趨勢是工作頻率更高、電壓 更高，功率更大、功耗更低和功能更全。
高壓功率集成電路(HVIC)的主要特點是集成了高壓功率器件、低壓信號 控制及處理、保護電路等，并具有高壓功率輸出能力。具有體積小、重量輕、 抗干擾能力強、可靠性高、使用壽命長等許多顯著優(yōu)點，廣泛應(yīng)用于電機驅(qū)動、 變頻調(diào)速、顯示驅(qū)動、開關(guān)電源、通訊、汽車電子、航空電子等民用領(lǐng)域，同 樣在軍事電子領(lǐng)域，如軍用測控系統(tǒng)、雷達系統(tǒng)、微波通信系統(tǒng)中所涉及的變頻調(diào)速、電機驅(qū)動、功率放大、電源等模塊中已經(jīng)逐漸從分離器件實現(xiàn)到高壓 功率集成電路來取代。
目前，在顯示驅(qū)動、電機驅(qū)動、工業(yè)自動化、計算機電源、儀器控制、消 費電子等民用市場應(yīng)用領(lǐng)域還要依賴國外進口。對應(yīng)的軍事領(lǐng)域的應(yīng)用也只能
采用民用級或工業(yè)級的產(chǎn)品，基本沒有軍品級的產(chǎn)品提供。即便如此，對于部 分有軍事用途如通訊、航空電子的產(chǎn)品還常常面臨禁運和停產(chǎn)，因此掌握具有
自主產(chǎn)權(quán)的核心技術(shù)顯的尤為必要和迫切。開發(fā)具有自主知識產(chǎn)權(quán)的高性能智 能功率集成電路關(guān)鍵技術(shù)對保障我國國防安全有非常重大的意義。
高壓功率集成電路在單芯片上集成了高壓功率器件、低壓信號控制及處理、 保護電路等高低壓器件。與普通的低壓電路相比，高壓功率集成電路的工藝比 較復(fù)雜，器件結(jié)構(gòu)與工藝流程緊密依賴，并共同決定了電路的性能參數(shù)。高壓 功率集成電路的研究涉及器件物理、工藝加工及電路設(shè)計等諸多方面，其關(guān)鍵 核心技術(shù)難以突破，因此高壓功率集成電路產(chǎn)品基本上是被國際上幾個知名的
集成器件制造(IDM)廠商所占領(lǐng)。高壓功率集成產(chǎn)品更新?lián)Q代相對于數(shù)字IC 慢、附加值高，作為核心技術(shù)機密，各IDM廠商對其工藝流程、器件模型、器 件結(jié)構(gòu)等均嚴格保密。
為了滿足不斷提高的耐壓需求，目前，國際上大多數(shù)IDM廠商多采用在高 電阻率襯底上厚外延材料(外延厚度為20um)的CD或BCD工藝技術(shù)。如IR 公司的系列600V高壓柵極驅(qū)動集成電路主要采用了高低壓兼容的CD工藝設(shè)計 技術(shù)，外延層厚度為20um以上，600V高壓結(jié)構(gòu)采用的是600V的帶浮空場極 板(Poly2)的LDMOS結(jié)構(gòu)，IR公司基于自己研發(fā)的工藝，工藝復(fù)雜，對外延 后的光刻對位技術(shù)提出了較高的要求，對于國內(nèi)加工單位來說加工制造困難。 同時傳統(tǒng)厚外延技術(shù)存在工藝熱過程時間長、結(jié)隔離橫向擴散大、厚外延后光刻標(biāo)記模 糊等不足。
而Fairchild公司推出的系列600V高壓功率集成電路，采用了基于約7um 薄外延材料上600V高低壓兼容的BCD工藝設(shè)計技術(shù)，有體硅高壓工藝和SOI 高壓工藝?；谧约旱墓に嚲€實現(xiàn)，工藝復(fù)雜，成本較高。
除了各IDM廠商自己的工藝線之外，目前各標(biāo)準的Foundry線如X-FAB、 TSMC等正逐步推出700V高低壓BCD兼容工藝，基于lum左右的工藝線進行 開發(fā)的，這些工藝都釆用20um以上的厚外延工藝，600V高壓結(jié)構(gòu)采用LDMOS 器件或VDMOS器件。工藝復(fù)雜，成本較高，針對性不強，且都不是很成熟， 還在研發(fā)且不斷優(yōu)化改進。 發(fā)明目的
本發(fā)明的目的在于設(shè)計一種基于薄外延的高低壓器件生產(chǎn)方法，這種方法 能在國內(nèi)工藝線上生產(chǎn)600V高壓驅(qū)動電路，要求在一個集成電路中實現(xiàn)600V 高壓器件及20V低壓CMOS、 NPN器件以及5-6V穩(wěn)壓管等器件的兼容設(shè)計， 保證電路可靠性能，且生產(chǎn)成本低、工藝穩(wěn)定可控、適合于國內(nèi)工藝線進行批 量生產(chǎn)，從而能夠用于600V高壓功率集成電路的設(shè)計及制造。
根據(jù)要求，本發(fā)明基于8~9um的薄外延上進行600V高壓功率集成電路的設(shè)計制造，600V高壓器件采用了帶高壓互連線(HVI)的無浮空場極板(NFFP) 的雙緩沖(RESURF)橫向雙擴散MOS管(LDMOS)結(jié)構(gòu)進行設(shè)計，各低壓 器件盡量做到兼容設(shè)計，工藝實現(xiàn)基于國內(nèi)3um標(biāo)準工藝線上進行設(shè)計開發(fā)的。 按照本發(fā)明提供的技術(shù)方案，所述基于薄外延的高低壓器件的制造方法包
括如下步驟.
步驟一，材料準備選取P型〈100〉晶向的P-襯底，作為圓片； 步驟二， P埋層和N埋層的形成在圓片上生長一層熱氧化層和淀積一層 氮化硅作為注入屏蔽層，再進行P埋層的光刻注入，利用光刻膠作阻擋層將非P 埋層的區(qū)域保護起來，在有P埋層的區(qū)域注入二氟化硼；去膠后在圓片上進行N 埋層的光刻注入，利用光刻膠作阻擋層將非N埋層的區(qū)域保護起來，在有N埋 層的區(qū)域注入砷，再進行P埋層和N埋層的退火；
步驟三，N-外延的生長在圓片上非P埋層和非N埋層的區(qū)域生長場氧化 層作阻擋，然后在P埋層和N埋層的上方生長熱氧化層；之后在整個圓片表面 生長N-外延層；
步驟四，P阱和P降場層的形成在圓片上進行P阱光刻注入，利用光刻 膠作阻擋層將非P阱的區(qū)域保護起來，在有P阱的區(qū)域注入Bu離子摻雜；然后 在圓片上進行P降場層的光刻注入，利用光刻膠作阻擋層將非P降場層的區(qū)域 保護起來，在有P降場層的區(qū)域注入Bu離子摻雜，再進行P阱和P降場層的推
結(jié)，使注入在P阱和P降場層的B 離子雜質(zhì)擴散，形成深P阱和深的P降場 層；
步驟五，N管場注和P管場注的形成在圓片上進行N管場注的光刻，利 用光刻膠作阻擋層將非N管場注的區(qū)域保護起來，在有N管場注的區(qū)域注入B 離子摻雜，然后進行N管場注推結(jié)，使注入在N管場注的B離子雜質(zhì)擴散，形 成深N管場注；然后在圓片上進行P管場注的光刻利用光刻膠作阻擋層將非
p管場注的區(qū)域保護起來，在有p管場注的區(qū)域注入p離子摻雜，然后進行p
管場注推結(jié)，使注入在P管場注的P離子雜質(zhì)擴散，形成深P管場注；
步驟六，有源區(qū)的形成在整個圓片表面生長一層熱氧化層及淀積一層氮 化硅作為有源區(qū)的掩蔽層，然后是有源區(qū)的光刻刻蝕，利用光刻膠將有源區(qū)保 護起來，采用干法將非有源區(qū)的氮化硅進行刻蝕，然后在非有源區(qū)的地方生長 場氧化層；
步驟七，柵氧的形成利用非有源區(qū)的場氧化層作阻擋，腐蝕掉有源區(qū)上 面的全部熱氧化層及氮化硅層，再在有源區(qū)上面生長的熱氧化層形成預(yù)柵氧， 再腐蝕掉全部的二氧化硅，再生長一層熱氧化層作為柵氧；
步驟八，多晶硅的形成以低壓氣相淀積在整個圓片表面形成多晶硅層， 進行多晶硅的光刻，利用光刻膠將有多晶硅的區(qū)域保護起來，利用干法刻蝕去 除無光刻膠保護區(qū)域的多晶硅，形成多晶硅柵和多晶互連線圖形；
步驟九，N-輕摻雜和P-輕摻雜的形成在圓片上進行N-輕摻雜光刻注入， 利用光刻膠作阻擋層將非N-輕摻雜的區(qū)域保護起來，在有N-輕慘雜區(qū)的區(qū)域注 入P離子摻雜；然后在圓片上進行P-輕摻雜的光刻注入，利用光刻膠作阻擋層將非P-輕摻雜的區(qū)域保護起來，在有P-輕摻雜的區(qū)域注入B離子摻雜，再進行 輕摻雜注入的推結(jié)，使注入在N-輕慘雜和P-輕摻雜的離子雜質(zhì)擴散；
步驟十，N+高摻雜和P+高摻雜形成在圓片上進行N+高摻雜光刻注入，
利用光刻膠作阻擋層將非N+高慘雜的區(qū)域保護起來，在有N+高摻雜的區(qū)域注 入P離子摻雜；然后在圓片上進行P+高摻雜的光刻注入，利用光刻膠作阻擋層 將非P+高摻雜的區(qū)域保護起來，在有P+高摻雜注入的區(qū)域B離子摻雜。
在所述步驟一中，所述材料為P型〈100〉晶向75-130Q'cm的P-襯底1。 在所述步驟二中，在所述圓片上生長一層36~44nm的所述熱氧化層和淀積 一層135~165nm的所述氮化硅。
在所述步驟三中，在所述圓片上非P埋層和N埋層的區(qū)域生長620~680nm 的場氧化層；在P埋層和N埋層域上方生長36 44nm熱氧化層；在整個圓片表 面生長8 9um的N-外延層，濃度為2E15cm-3，以保證600V的橫向雙擴散MOS 管器件的耐壓。
在步驟六中，在整個圓片表面生長一層54~66nm熱氧化層及淀積一層 180~220nm氮化硅作為有源區(qū)的掩蔽層；在非有源區(qū)的地方生長1300~1500nm 的場氧化層。
在步驟七中，腐蝕掉有源區(qū)上面70 90nm氮化硅層，再在有源區(qū)上面生長 70 90nm的熱氧化層，形成預(yù)柵氧；生長70~90nm的熱氧化層作為柵氧層。 本發(fā)明的特點如下
(1) 本發(fā)明的器件基于P-襯底上生長8 9um N-薄外延進行設(shè)計的，以降 低對光刻機的要求，并減小了橫向擴散。
(2) 本發(fā)明的器件及結(jié)構(gòu)特征，本發(fā)明中包括的器件有600V雙RESURF LDMOS器件、20V低壓CMOS器件、20V低壓雙極NPN器件、穩(wěn)壓為5~6V 的穩(wěn)壓二極管管器件及高低壓器件、獨立外延島間的隔離結(jié)構(gòu)，采用了最少的 層次實現(xiàn)了各器件的集成兼容設(shè)計。
LDMOS管結(jié)構(gòu)采用了無浮空場極板(NFFP)的雙緩沖(RESURF)橫 向雙擴散MOS管(LDMOS)結(jié)構(gòu)進行設(shè)計，主要通過漏區(qū)場氧化層下的P-降 場層6和N-外延2形成了雙REUSRF結(jié)構(gòu)，多晶柵做柵場極板。
低壓各器件結(jié)構(gòu)為保證低壓器件的20V耐壓，NMOS器件的漏端、NPN 器件的發(fā)射極采用了 N-輕摻雜區(qū)11形成，NMOS器件的漏端采用了 P-輕摻雜 區(qū)12形成。
各器件兼容設(shè)計P阱5同時用于形成LDMOS的體區(qū)、NMOS的阱區(qū)、 NPN管的基區(qū)，穩(wěn)壓二極管的阱區(qū)，同時P阱5還與P埋層3對通隔離形成了 一個個獨立的外延島。
(3) 本發(fā)明中器件結(jié)構(gòu)的工藝實現(xiàn)，基于標(biāo)準3um單多晶單鋁(SPSM) CMOS工藝基礎(chǔ)上增加并調(diào)整一些層次來實現(xiàn)的。工藝采用P型〈100〉晶向 75-130Q，cm的P-襯底材料，首先在P-襯底1上先后光刻注入二氟化硼和砷以分 別形成P埋層3和N埋層4;再在圓片上生長8 9(mi的N-型外延2;兩次光刻 注入硼，推阱分別形成P阱5和P-降場層6;然后在圓片上進行N管場注7和P管場注8的光刻注入，采用常規(guī)的局部氧化硅工藝(LOCOS工藝)形成有源區(qū)
9和非有源區(qū)上的場氧化層21 ，在有源區(qū)9上生長熱氧化層形成70~90nm的柵
氧化層20;再淀積多晶硅并光刻腐蝕形成多晶硅層10，之后在圓片上先后進行
N-輕摻雜11、 P-輕摻雜12的光刻注入，再進行N+高摻雜13、 P+高摻雜14的
光刻注入。最后是常規(guī)工藝中的接觸孔、鋁線光刻腐蝕及鈍化孔開孔形成，為
保證高壓LDMOS管耐壓及功率器件過電流能力，介質(zhì)層和鋁線層比常規(guī)工藝 更厚。
本發(fā)明的優(yōu)點是1、本發(fā)明基于8~9um的薄外延，相對于傳統(tǒng)20um以上 厚外延技術(shù)，有利于降低對光刻機的要求及減小了結(jié)的橫向擴散；2、基于薄外 延的LDMOS結(jié)構(gòu)與低壓NMOS結(jié)構(gòu)比，僅增加P-降場層即達到了耐壓要求， 傳統(tǒng)LDMOS結(jié)構(gòu)需要再增加浮空場極板(Poly2)來達到耐壓目的，本發(fā)明的 LDMOS結(jié)構(gòu)簡單，所需層次最少，耐壓達到了 700V以上，低壓各器件耐壓30V 以上；3、本發(fā)明的各器件結(jié)構(gòu)的兼容性很高，同一層次在多個器件得到利用， 盡可能降低工藝成本及工藝復(fù)雜度，工藝穩(wěn)定可控，適宜高壓功率集成電路的 批量生產(chǎn)，本發(fā)明的工藝掩模版次共有15塊版；4、本發(fā)明結(jié)構(gòu)可用于600V高 壓功率集成電路的設(shè)計中，層次簡單，可靠性高。


圖la是薄外延上600V高壓LDMOS器件結(jié)構(gòu)示意圖。
圖lb是薄外延上600V高壓LDMOS器件結(jié)構(gòu)剖面圖。
圖2a是20V NMOS結(jié)構(gòu)示意圖。
圖2b是20V PMOS結(jié)構(gòu)示意圖。
圖3是20VNPN結(jié)構(gòu)示意圖。
圖4是5.3V穩(wěn)壓二極管結(jié)構(gòu)示意圖。
圖5是獨立島間的隔離結(jié)構(gòu)示意圖。
圖6是所有器件兼容設(shè)計的示意圖。
圖中各數(shù)字含義說明1: P-襯底。2: N-外延。3: P埋層。4: N埋層。5: P阱層。6: P-降場層。7: N管場注。8: P管場注。10:多晶硅。11: N-輕摻 雜。12: P-輕摻雜。13: N+高摻雜。14: P+高摻雜。16:金屬鋁層。20:柵氧 化層。21:場氧化層。30: LDMOS管的柵極引出端。31: LDMOS管的源極引 出端。32: LDMOS管的漏極引出端。33:穩(wěn)壓二極管的負極引出端。34:穩(wěn)壓 二極管的正極引出端。35:雙極NPN管的基極引出端。36:雙極NPN管的發(fā) 射極引出端。37:雙極NPN管的集電極引出端。38: NMOS管的柵極引出端。 39: NMOS管的源極引出端。40: NMOS管的漏極引出端。41: PMOS管的柵 極引出端。42: PMOS管的源極引出端。43: PMOS管的漏極引出端。
具體實施例方式
1、基于薄外延的各高低壓器件結(jié)構(gòu) (1) 600V LDMOS器件結(jié)構(gòu)
剖面圖如圖2所示，LDMOS管結(jié)構(gòu)采用了無浮空場一極板(NFFP)的雙緩 沖(RESURF)橫向雙擴散MOS管(LDMOS)結(jié)構(gòu)進行設(shè)計。為保證耐壓，在漏端直接由一個獨立島上的N-外延2形成，N-外延上有在場氧化層下的P-降 場層6和N-外延2形成了雙REUSRF結(jié)構(gòu)，漏端引出端有N+， N+四周有多晶 包圍，且多晶橫跨過柵氧化層20和場氧化層21，漏端接觸孔同時跨接在N+和 多晶上，然后通過金屬鋁層16引出形成LDMOS管的漏端引出端32; LDMOS 管的體區(qū)做在N-外延上的P阱5內(nèi)，由多晶橫跨過柵氧化層20和場氧化層21 形成了場極板結(jié)構(gòu)的柵極，再由多晶柵上的接觸孔及鋁線引出形成LDMOS管 的柵端引出端30;源端由N+高摻雜13、 P+高摻雜14直接接到一起，且N+高 摻雜、P+高摻雜下還有N管場注7用以降低LDMOS管的體電阻，源端接觸孔 同時跨接在N+高摻雜、P+高摻雜上形成對接孔，通過金屬鋁層引出形成LDMOS 管的源端引出端31。
(2) 低壓CMOS結(jié)構(gòu)
剖面圖如圖2所示，其中圖2a為低壓NMOS管，漏端由P阱5內(nèi)的N-輕 摻雜區(qū)11形成以提高NMOS管漏端擊穿耐壓，漏端引出端40由N-輕摻雜區(qū)11 上的N+高摻雜13形成，源端引出端39由P阱5內(nèi)的N+高摻雜13、 P+高摻雜 14對接形成，且P+高摻雜14下面還有N管場注7用以降低NMOS管的體電阻； 圖2b為低壓PMOS管，漏端由N-外延2上的P-輕摻雜區(qū)12形成以提高PMOS 管漏端擊穿耐壓，漏端引出端43由P-輕摻雜區(qū)12上的P+高摻雜14形成，源 端引出端42由N-外延2上的P+高摻雜14、 N+高摻雜13對接形成，且N+高摻 雜13下面還有P管場注8用以降低PMOS管的體電阻。NMOS管、PMOS管的 柵引出端38， PMOS管的柵極引出端41由多晶10形成。N管場注7、 P管場注 8用于形成低壓CMOS器件間的隔離，以提高場開啟電壓，提髙器件抗閂鎖能 力，
(3) 雙極NPN結(jié)構(gòu)
剖面圖如圖3所示，采用縱向NPN結(jié)構(gòu)，集電極直接由N-外延2構(gòu)成，集 電引出端37由N-外延2上的N+高摻雜13形成，N+高摻雜13下面還有P管場 注8用以降低集電極電阻，基區(qū)由P阱5形成，基極引出端35由P阱5上的 P+高摻雜14形成，P+高摻雜14下面還有N管場注7用以降低基區(qū)電阻，發(fā)射 極由N-輕摻雜區(qū)11形成，發(fā)射極引出端36由N-輕摻雜區(qū)11上的N+高摻雜13 形成，N-輕摻雜區(qū)11用以提高NPN管的耐壓。
(4) 穩(wěn)壓二極管結(jié)構(gòu)
剖面圖如圖4所示，穩(wěn)壓二極管正極由P阱5內(nèi)的N管場注7形成，正極 引出端34由N管場注7上面的P+高摻雜14形成，穩(wěn)壓二極管負極及負極引出 端33由N管場注7上的N+高摻雜13形成。
(5) 各獨立島間的隔離結(jié)構(gòu)
剖面圖如圖5所示，由P-襯底1上的P埋層3和P阱5形成上下對通隔離， 使得P埋層3與P-襯底1相連，以形成一個個獨立的外延島，隔離結(jié)構(gòu)接觸引 出由P阱5內(nèi)的P+高摻雜14形成。
最后形成的600V高壓功率集成電路中整體的器件兼容設(shè)計結(jié)構(gòu)示意圖如 圖6所示。2、基于薄外延的各高低器件制造方法
下面是兼容器件形成的主要工藝流程，對應(yīng)形成各器件層次如圖6所示， 特征如下-
步驟一，材料準備選取P型〈100〉晶向75-130Q'cm的P-襯底1，作為 圓片；
步驟二， P埋層3和N埋層4形成在P-襯底1上生長一層36~44nm熱氧 化層和淀積一層B5 165nm氮化硅作為注入屏蔽層，再進行P埋層3的光刻注入， 利用光刻膠作阻擋層將非P埋層3保護起來，在P埋層3注入二氟化硼B(yǎng)F2;去 膠后在圓片上進行N埋層4的光刻注入，利用光刻膠作阻擋層將非N埋層4保 護起來，在N埋層4注入砷As，再進行埋層退火。
步驟三，N-外延2生長在圓片上非P埋層和N埋層的區(qū)域生長620~680nm 的場氧化層作阻擋，然后在P埋層3和N埋層4是區(qū)域上方生長36~44nm熱氧 化層；之后在整個圓片表面生長8 9um的N-外延層2，濃度為2E15cm-3，以保 證600V的橫向雙擴散MOS管(LDMOS)器件的耐壓。
步驟四，P阱5和P降場層6形成在圓片上進行P阱5光刻注入，利用 光刻膠作阻擋層將非P阱5保護起來，在P阱5的區(qū)域注入Bu離子摻雜；然后 在圓片上進行P降場層6的光刻注入，利用光刻膠作阻擋層將非P降場層6保 護起來，在P降場層6注入Bu離子摻雜，再進行P阱5和P降場層6的推結(jié)， 使注入在P阱5和P降場層6的B 離子雜質(zhì)擴散，形成深P阱5和深的P降 場層6。
步驟五，N管場注7和P管場注8形成在圓片上進行N管場注7的光刻， 利用光刻膠作阻擋層將非N管場注7保護起來，在N管場注7注入B離子慘雜， 然后進行N管場注7推結(jié)，使注入在N管場注7的B離子雜質(zhì)擴散，形成深N 管場注；然后在圓片上進行P管場注8的光刻，利用光刻膠作阻擋層將非P管 場注8保護起來，在P管場注8注入P離子摻雜，然后進行P管場注8推結(jié)， 使注入在P管場注8的P離子雜質(zhì)擴散，形成深P管場注。
步驟六，有源區(qū)9形成在整個圓片表面生長一層54 66nm熱氧化層及淀 積一層180 220nm氮化硅作為有源區(qū)的掩蔽層，然后是有源區(qū)9的光刻刻蝕，利用 光刻膠將有源區(qū)9保護起來，采用干法將非有源區(qū)的氮化硅進行刻蝕，然后在非 有源區(qū)的地方生長1300~1500nm的場氧化層21。
步驟七，柵氧20形成利用非有源區(qū)的場氧化層作阻擋，腐蝕掉有源區(qū)9 上面的全部熱氧化層及70 90nrn氮化硅層，再在有源區(qū)9上面生長70~90nm的 熱氧化層形成預(yù)柵氧，再腐蝕掉全部的二氧化硅Si02，生長70~90nm的熱氧化 層作為柵氧層20。
步驟八，多晶硅10的形成以低壓氣相淀積在整個圓片表面形成多晶硅層， 進行多晶硅10的光刻，利用光刻膠將多晶硅區(qū)保護起來，利用干法刻蝕去除無 光刻膠保護區(qū)域的多晶硅，形成多晶硅柵和多晶互連線圖形；
步驟九，N-輕摻雜區(qū)ll和P-輕摻雜區(qū)12形成在圓片上進行N-輕摻雜區(qū) ll光刻注入，利用光刻膠作阻擋層將非N-輕摻雜區(qū)保護起來，在N-輕摻雜區(qū)11注入P離子摻雜；然后在圓片上進行P-輕摻雜區(qū)12的光刻注入，利用光刻膠 作阻擋層將非P-輕摻雜區(qū)保護起來，在P-輕摻雜區(qū)12注入B離子摻雜，再進 行輕摻雜注入的推結(jié)，使注入在N-輕摻雜區(qū)和P-輕摻雜區(qū)離子雜質(zhì)擴散。
步驟十，N+高摻雜13和P+高摻雜14形成在圓片上進行N+高摻雜13光 刻注入，利用光刻膠作阻擋層將非N+高摻雜保護起來，在N+高摻雜注入P離 子摻雜；然后在圓片上進行P+高摻雜14的光刻注入，利用光刻膠作阻擋層將非 P+高摻雜保護起來，在P+高摻雜注入B離子摻雜。
最后利用常規(guī)工藝中的接觸孔、鋁線光刻腐蝕及鈍化孔開孔形成，為保證 高壓LDMOS管耐壓及功率器件過電流能力，介質(zhì)層和鋁線層比常規(guī)工藝更厚， 金屬前介質(zhì)層厚度為1630~1770nm，鋁線厚度為1620 1980nm。
本發(fā)明的技術(shù)成果及應(yīng)用。本發(fā)明中各器件耐壓及電參數(shù)性能達標(biāo)，其中 LDMOS管耐壓為780V左右，低壓NMOS管耐壓36V左右，低壓PMOS管耐 壓40V以上，雙極NPN管耐壓36V左右，穩(wěn)壓二極管穩(wěn)壓值為5.3V。該發(fā)明 中各器件的兼容設(shè)計性好，所有結(jié)構(gòu)用于高壓功率集成電路的設(shè)計中，總的掩 模版次為15塊版。
本發(fā)明技術(shù)主要用于同時集成有600V高壓器件、30V以內(nèi)的低壓CMOS、 雙級NPN或者5.3V穩(wěn)壓管的高壓功率集成電路的設(shè)計開發(fā)，我們利用該發(fā)明 技術(shù)設(shè)計出了三款樣品，分別兼容IR公司的IR2103， IR2110， IR2111電路，在 國內(nèi)58所3um工藝線上進行流片制造，流片出的電路各項關(guān)鍵參數(shù)指標(biāo)兼容原 樣品電路。
利用本發(fā)明可研制出更多的600V高壓功率集成電路產(chǎn)品。
權(quán)利要求
1、一種基于薄外延的高低壓器件生產(chǎn)方法，其特征是步驟一，材料準備選取P型<100>晶向的P-襯底(1)，作為圓片；步驟二，P埋層(3)和N埋層(4)的形成在圓片上生長一層熱氧化層和淀積一層氮化硅作為注入屏蔽層，再進行P埋層(3)的光刻注入，利用光刻膠作阻擋層將非P埋層的區(qū)域保護起來，在有P埋層(3)的區(qū)域注入二氟化硼；去膠后在圓片上進行N埋層(4)的光刻注入，利用光刻膠作阻擋層將非N埋層的區(qū)域保護起來，在有N埋層(4)的區(qū)域注入砷，再進行P埋層(3)和N埋層(4)的退火；步驟三，N-外延(2)的生長在圓片上非P埋層和非N埋層的區(qū)域生長場氧化層作阻擋，然后在P埋層(3)和N埋層(4)的上方生長熱氧化層；之后在整個圓片表面生長N-外延層(2)；步驟四，P阱(5)和P降場層(6)的形成在圓片上進行P阱(5)光刻注入，利用光刻膠作阻擋層將非P阱的區(qū)域保護起來，在有P阱(5)的區(qū)域注入B11離子摻雜；然后在圓片上進行P降場層(6)的光刻注入，利用光刻膠作阻擋層將非P降場層的區(qū)域保護起來，在有P降場層(6)的區(qū)域注入B11離子摻雜，再進行P阱和P降場層(6)的推結(jié)，使注入在P阱和P降場層的B11離子雜質(zhì)擴散，形成深P阱(5)和深的P降場層(6)；步驟五，N管場注(7)和P管場注(8)的形成在圓片上進行N管場注(7)的光刻，利用光刻膠作阻擋層將非N管場注的區(qū)域保護起來，在有N管場注(7)的區(qū)域注入B離子摻雜，然后進行N管場注(7)推結(jié)，使注入在N管場注(7)的B離子雜質(zhì)擴散，形成深N管場注(7)；然后在圓片上進行P管場注(8)的光刻利用光刻膠作阻擋層將非P管場注(8)的區(qū)域保護起來，在有P管場注(8)的區(qū)域注入P離子摻雜，然后進行P管場注(8)推結(jié)，使注入在P管場注(8)的P離子雜質(zhì)擴散，形成深P管場注(8)；步驟六，有源區(qū)(9)的形成在整個圓片表面生長一層熱氧化層及淀積一層氮化硅作為有源區(qū)(9)的掩蔽層，然后是有源區(qū)(9)的光刻刻蝕，利用光刻膠將有源區(qū)(9)保護起來，采用干法將非有源區(qū)的氮化硅進行刻蝕，然后在非有源區(qū)的地方生長場氧化層(21)；步驟七，柵氧(20)的形成利用非有源區(qū)的場氧化層(21)作阻擋，腐蝕掉有源區(qū)(9)上面的全部熱氧化層及氮化硅層，再在有源區(qū)(9)上面生長的熱氧化層形成預(yù)柵氧，再腐蝕掉全部的二氧化硅，再生長一層熱氧化層作為柵氧(20)；步驟八，多晶硅(10)的形成以低壓氣相淀積在整個圓片表面形成多晶硅層，進行多晶硅(10)的光刻，利用光刻膠將有多晶硅(10)的區(qū)域保護起來，利用干法刻蝕去除無光刻膠保護區(qū)域的多晶硅(10)，形成多晶硅柵和多晶互連線圖形；步驟九，N-輕摻雜(11)和P-輕摻雜(12)的形成在圓片上進行N-輕摻雜(11)光刻注入，利用光刻膠作阻擋層將非N-輕摻雜的區(qū)域保護起來，在有N-輕摻雜區(qū)(11)的區(qū)域注入P離子摻雜；然后在圓片上進行P-輕摻雜(12)的光刻注入，利用光刻膠作阻擋層將非P-輕摻雜(12)的區(qū)域保護起來，在有P-輕摻雜(12)的區(qū)域注入B離子摻雜，再進行輕摻雜注入的推結(jié)，使注入在N-輕摻雜(11)和P-輕摻雜(12)的離子雜質(zhì)擴散；步驟十，N+高摻雜(13)和P+高摻雜(14)形成在圓片上進行N+高摻雜(13)光刻注入，利用光刻膠作阻擋層將非N+高摻雜的區(qū)域保護起來，在有N+高摻雜(13)的區(qū)域注入P離子摻雜；然后在圓片上進行P+高摻雜(14)的光刻注入，利用光刻膠作阻擋層將非P+高摻雜的區(qū)域保護起來，在有P+高摻雜(14)注入的區(qū)域B離子摻雜。
2、 如權(quán)利要求1所述基于薄外延的高低壓器件生產(chǎn)方法，其特征是在步 驟一中，所述材料為P型〈100〉晶向75-130Q'cm的P-襯底(1)。
3、 如權(quán)利要求1所述基于薄外延的高低壓器件的制造方法，其特征是在 步驟二中，在所述圓片上生長一層36~44nm的所述熱氧化層和淀積一層 135 165nrn的所述氮化硅。
4、 如權(quán)利要求1所述基于薄外延的高低壓器件生產(chǎn)方法，其特征是在所 述步驟三中，在所述圓片上非P埋層和N埋層的區(qū)域生長620~680nm的場氧化 層；在P埋層和N埋層域上方生長36~44nm熱氧化層；在整個圓片表面生長 8~9um的N-外延層(2)，濃度為2E15cm-3，以保證600V的橫向雙擴散MOS 管器件的耐壓。
5、 如權(quán)利要求1所述基于薄外延的高低壓器件生產(chǎn)方法，其特征是在訴 述步驟六中，在整個圓片表面生長一層54~66nm熱氧化層及淀積一層 180~220nm氮化硅作為有源區(qū)的掩蔽層；在非有源區(qū)的地方生長1300~1500nm 的場氧化層(21)。
6、 如權(quán)利要求1所述基于薄外延的高低壓器件生產(chǎn)方法，其特征是在所 述步驟七中，腐蝕掉有源區(qū)9上面70~90nm氮化硅層，再在有源區(qū)上面生長 70~90nm的熱氧化層，形成預(yù)柵氧；生長70~90nm的熱氧化層作為柵氧層(20)。
全文摘要
本發(fā)明涉及基于體硅薄外延的600V高壓功率集成電路的制造技術(shù)。具體地說是一種低成本的基于薄外延的600V高壓LDMOS器件、20V低壓器件及各器件間隔離的高低壓兼容設(shè)計及工藝實現(xiàn)技術(shù)。本發(fā)明共采用了15塊結(jié)構(gòu)層次實現(xiàn)了各高低壓器件的集成兼容設(shè)計。本發(fā)明與傳統(tǒng)功率集成電路各器件設(shè)計不同之處在外延厚度從20um以上的厚外延改為8～9um的薄外延，LDMOS結(jié)構(gòu)采用了不帶浮空場極板的雙RESURF LDMOS結(jié)構(gòu)，耐壓達到了700V以上。各高低壓器件兼容設(shè)計，N-外延下生長N埋層、P埋層以提高產(chǎn)生隔離和提高串通電壓，采用P阱和P埋層以形成對通隔離，P阱兼容形成LDMOS的體區(qū)、NMOS的阱區(qū)、NPN管的基區(qū)，穩(wěn)壓二極管的阱區(qū)。
文檔編號H01L29/02GK101599462SQ20091003241
公開日2009年12月9日 申請日期2009年6月13日 優(yōu)先權(quán)日2009年6月13日
發(fā)明者明 喬, 肖志強, 蔣紅利 申請人:無錫中微愛芯電子有限公司;無錫中微晶園電子有限公司;電子科技大學(xué)