專利名稱：背側(cè)照明的圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及圖像傳感器，更具體地，涉及背側(cè)照明的圖像傳感器的被照明的背側(cè)。
背景技術(shù)：
通常，在互補(bǔ)金屬氧化物半導(dǎo)體有源像素傳感器(CMOS APS)(在下文稱為CMOS圖像傳感器)中，光接收元件、數(shù)字控制塊以及諸如模擬數(shù)字轉(zhuǎn)換器的外圍電路設(shè)置在芯片內(nèi)的有限區(qū)域中。因此，每芯片面積的像素陣列的面積比限制在約40%。而且，由于像素尺寸大大減小以實(shí)現(xiàn)高質(zhì)量圖像，一個(gè)光接收元件可收集的光量減小且噪聲增加，導(dǎo)致各種問題，諸如由噪聲增加產(chǎn)生的圖像損失。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及背側(cè)照明的圖像傳感器，其中光照射基板(其為晶片)的背側(cè)。根據(jù)本發(fā)明的一個(gè)方面，提供一種背側(cè)照明的圖像傳感器，包括基板、設(shè)置在基板的背側(cè)上的背側(cè)鈍化層、以及設(shè)置在背側(cè)鈍化層上的透明導(dǎo)電層。根據(jù)本發(fā)明的另一個(gè)方面，提供一種背側(cè)照明的圖像傳感器，包括光接收元件， 設(shè)置在第一基板中；層間絕緣層，設(shè)置在具有光接收元件的第一基板上；對準(zhǔn)鍵，與光接收元件間隔開，并且穿過層間絕緣層和第一基板；多個(gè)互連層，以多層結(jié)構(gòu)設(shè)置在層間絕緣層上，其中最下面的互連層的背側(cè)連接到對準(zhǔn)鍵；前側(cè)鈍化層，覆蓋互連層；背側(cè)鈍化層，設(shè)置在第一基板的背側(cè)上；透明導(dǎo)電層，設(shè)置在背側(cè)鈍化層上，并且連接到對準(zhǔn)鍵；以及彩色濾光片和微透鏡，設(shè)置在透明導(dǎo)電層上以面對光接收元件。


圖1示出根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器的截面視圖。圖2A至2J是描述根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器的制造方法的截面視圖。圖3示出當(dāng)負(fù)電壓施加到透明導(dǎo)電層時(shí)的能帶。圖4示出當(dāng)背側(cè)鈍化層為氮化硅層時(shí)的能帶。
具體實(shí)施例方式本發(fā)明的實(shí)施例涉及根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器。參考附圖，示出的層和區(qū)域的厚度被夸大以利于說明。當(dāng)?shù)谝粚颖环Q為在第二層 “上”或在基板“上”時(shí)，意味著第一層直接形成在第二層上或基板上，或也可意味著第三層可存在于第一層與基板之間。此外，貫穿本發(fā)明的各種實(shí)施例的相同或相似的參考標(biāo)號表示不同附圖中相同或相似的元件。圖1示出根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器的截面視圖。
為了簡便起見，圖1中僅示出CMOS圖像傳感器的單元像素中的光敏二極管 (photodiode)和驅(qū)動晶體管的柵極電極。參考圖1，根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器包括第二半導(dǎo)體圖案 100-3A、設(shè)置在第二半導(dǎo)體圖案100-3A背側(cè)上的背側(cè)鈍化層125以及設(shè)置在背側(cè)鈍化層 125上的透明導(dǎo)電層326。第二半導(dǎo)體圖案100-3A包括ρ型導(dǎo)電材料(以下，第一導(dǎo)電材料)。第二半導(dǎo)體圖案100-3A被摻雜以ρ型雜質(zhì)離子，諸如周期表中的第三族元素硼(B)。第二半導(dǎo)體圖案100-3A可包括選自由硅(Si)層、鍺(Ge)層、硅鍺(SiGe)層、磷化鎵(GaP)層、砷化鎵 (GaAs)層、碳化硅(SiC)層、碳化硅鍺(SiGeC)層、砷化銦(InAs)層及其堆疊結(jié)構(gòu)構(gòu)成的組中的一層。優(yōu)選地，第二半導(dǎo)體圖案100-3A可包括Si層。第二半導(dǎo)體圖案100-3A可以是體基板(bulk substrate)或絕緣體上硅(SOI)層中形成在埋入絕緣層之上的基板。而且， 第二半導(dǎo)體圖案100-3A可以是設(shè)置在SOI基板上的外延層。在此實(shí)施例中，基板是SOI基板，其形成在SOI基板中的埋入絕緣層之上。背側(cè)鈍化層125用作減反射層。背側(cè)鈍化層125是形成在光學(xué)表面上的電介質(zhì)涂層。減反射層在預(yù)定的范圍內(nèi)減小光學(xué)表面的光反射比(light reflection power) 0通常，減小光反射比的操作原理是通過相消干涉去除從其它界面反射的光波。在最簡單情況下，為垂直入射設(shè)計(jì)的減反射層包括具有單個(gè)四分之一波長層的材料。該材料的折射率接近于兩個(gè)相鄰介質(zhì)的折射率的幾何平均值。在此情況下，兩個(gè)相同程度的反射產(chǎn)生在兩個(gè)介質(zhì)的界面上然后通過它們之間的相消干涉被去除。背側(cè)鈍化層125具有折射率不同的材料被堆疊的多層結(jié)構(gòu)。多層結(jié)構(gòu)的層數(shù)沒有限制，并且層可以在改善背側(cè)鈍化層125的反射特性的范圍內(nèi)被選擇，背側(cè)鈍化層125包括折射率低于第二半導(dǎo)體圖案100-3A的折射率的層。而且，當(dāng)背側(cè)鈍化層125具有堆疊結(jié)構(gòu)時(shí)，隨著層越來越靠近第二半導(dǎo)體圖案100-3A的背側(cè)，層開始具有低折射率。例如，背側(cè)鈍化層125包括第一絕緣層和第二絕緣層。第一絕緣層形成在第二絕緣層和第二半導(dǎo)體圖案100-3A之間。第二絕緣層包括氮化物層。優(yōu)選地，第二絕緣層包括氮化硅化合物。更優(yōu)選地，第二絕緣層包括氮化硅層或氧氮化硅層。這里，氮化物層形成至約50nm至約500nm的厚度。第一絕緣層包括折射率低于第二絕緣層的折射率且低于第二半導(dǎo)體圖案100-3A的折射率的材料。優(yōu)選地，第一絕緣層包括氧化物層。更優(yōu)選地，第一絕緣層包括氧化硅層。氧化硅層可以是選自由天然氧化硅層、生長氧化硅層以及沉積氧化硅層構(gòu)成的組中的一種。這里，氧化硅層形成至約2nm至約50nm的厚度。透明導(dǎo)電層1 包括透明導(dǎo)電氧化物(TCO)。透明導(dǎo)電層1 可以包括選自由氧化銦錫(ITO)層、氧化鋅(其包括ai0，Z0)層、氧化錫(其包括Sn0，T0)層和氧化鋅錫(ZTO) 層構(gòu)成的組中的一種。ITO層可摻雜有選自由鈷(Co)、鈦(Ti)、鎢(W)、鉬(Mo)和鉻(Cr)構(gòu)成的組中的一種。ZO層摻雜有選自由鎂(Mg)、鋯(Zr)和鋰(Li)構(gòu)成的組中的一種。TCO 層形成至約IOnm至約500nm的厚度。透明導(dǎo)電層1 可包括多晶硅層或金屬層。多晶硅層和金屬層形成至薄的厚度，以將入射光透射到第二半導(dǎo)體圖案100-3A。例如，多晶硅層形成至不大于約40nm的厚度。優(yōu)選地，多晶硅層形成至約Inm至約40nm的厚度。金屬層包括貴金屬。例如，貴金屬包括金(Au)或鉬(Pt)。貴金屬層形成至不大于約Inm的厚度。 貴金屬層可形成至約0. Inm至約Inm的厚度。
根據(jù)本發(fā)明第一實(shí)施例的背側(cè)照明的圖像傳感器包括第一基板；例如，形成在第二半導(dǎo)體圖案100-3A中的光接收元件106 ；形成在第二半導(dǎo)體圖案100-3A之上的第一層間絕緣圖案108A ；對準(zhǔn)鍵(align key) 112，與光接收元件106間隔開，并且穿過第一層間絕緣圖案108A和第一半導(dǎo)體圖案100-1A;第一至第四互連層113、116、119和122，以多層結(jié)構(gòu)形成在第一層間絕緣圖案108A之上，其中第一至第四互連層113、116、119和122之中的第一互連層113的背側(cè)連接到對準(zhǔn)鍵112 ；鈍化層124，覆蓋互連層113、116、119和122 ； 背側(cè)鈍化層125，設(shè)置在第一基板的背側(cè)上；透明導(dǎo)電層126，形成在第一基板的背側(cè)上以連接到對準(zhǔn)鍵112 ；以及彩色濾光片1 和微透鏡130，與設(shè)置在透明導(dǎo)電層1 上的光接收元件106重疊。第一基板100(參考圖2A)可以是體基板、外延基板或絕緣體上硅(SOI)基板?？紤]到裝置特性，其中第一半導(dǎo)體層、埋入絕緣層和第二半導(dǎo)體層被堆疊的SOI基板被用作第一基板100，并且相對便宜的體基板被用作第二基板200(參考圖2E)。在此發(fā)明中，第一基板100和第二基板200是SOI基板。對準(zhǔn)鍵112用作彩色濾光片1 和微透鏡130形成工藝期間的對準(zhǔn)標(biāo)記。提供多個(gè)對準(zhǔn)鍵112。多個(gè)對準(zhǔn)鍵112的背側(cè)連接到透明導(dǎo)電層126。對準(zhǔn)鍵112的頂表面連接到第一至第四互連層113、116、119和122之中的第一互連層113，并且對準(zhǔn)鍵112將從負(fù)電壓施加單元300(參考圖3)施加的負(fù)電壓傳送到透明導(dǎo)電層126。對準(zhǔn)鍵112可以由導(dǎo)電材料形成，例如，金屬或合金。此外，對準(zhǔn)鍵112可以形成為圓形、橢圓形或多邊形(例如， 三角形、矩形、五邊形等)形狀。對準(zhǔn)鍵112的數(shù)量和尺寸(即寬度)沒有限制。根據(jù)本發(fā)明第一實(shí)施例的背側(cè)照明的圖像傳感器可以包括正電壓施加單元(未示出)替代負(fù)電壓施加單元300，正電壓施加單元施加正電壓(+)到對準(zhǔn)鍵112或透明導(dǎo)電層126以使第一基板100的背側(cè)反型。而且，根據(jù)本發(fā)明第一實(shí)施例的背側(cè)照明的圖像傳感器還包括圍繞對準(zhǔn)鍵112的外壁的阻擋層(未示出)。阻擋層(未示出)可包括金屬層或絕緣層。更具體地，金屬層可以包括Ti/TiN層，且絕緣層可包括氮化物層(例如，氮化硅層)、氧化物層(例如，氧化硅層)或者其堆疊結(jié)構(gòu)(例如，氧化物/氮化物層)。此外，根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器還包括多個(gè)晶體管，用于傳送和放大光接收元件106的光學(xué)信號。例如，驅(qū)動晶體管包括第一基板圖案100A、形成在第一基板圖案100A和第一層間絕緣圖案108A之間的柵極電極104、以及形成在柵極電極104 兩側(cè)暴露的第一基板100中的源極和漏極區(qū)域107。根據(jù)本發(fā)明實(shí)施例的背側(cè)照明的圖像傳感器還包括負(fù)電壓施加單元300。負(fù)電壓施加單元300直接提供負(fù)電壓到透明導(dǎo)電層126。負(fù)電壓施加單元300也通過連接到透明導(dǎo)電層126的對準(zhǔn)鍵112提供負(fù)電壓到透明導(dǎo)電層126。負(fù)電壓施加單元300可以形成在第二基板200中。圖4示出了背側(cè)鈍化層為氮化硅層時(shí)的能帶。參考圖4，氮化硅層包括正電荷。包括正電荷的氮化硅層使暴露的半導(dǎo)體層的背側(cè)反型?；宓姆葱捅硞?cè)使表面復(fù)合和表面產(chǎn)生減小。表面復(fù)合的減少提高量子效率，且表面產(chǎn)生的減少降低暗電流泄漏。當(dāng)?shù)鑼右云胶鉅顟B(tài)連接到基板(或者氧化硅層和基板)時(shí)，由于氮化硅層中的正電荷，電荷(電子)在氮化硅層與基板之間的界面處累積。因此，價(jià)帶(Ev)在氮化硅層與基板之間的界面處變得進(jìn)一步遠(yuǎn)離費(fèi)米能級(Ef)。就是說，實(shí)現(xiàn)了反型狀態(tài)。反型狀態(tài)導(dǎo)致導(dǎo)帶(Ec)變得更加接近費(fèi)米能級(Ef)。當(dāng)在反型狀態(tài)下照射光時(shí)，產(chǎn)生電荷(電子)，即光電流。這導(dǎo)致可朝著光接收元件擴(kuò)散的反型層中的甚至更多的電子以及電荷(電子)容易地流入光接收元件。就是說，界面處產(chǎn)生的光電流容易流入光接收元件。作為選擇，正電壓可被施加到透明導(dǎo)電層126以使背表面反型。圖3示出了對透明導(dǎo)電層施加負(fù)電壓時(shí)的能帶。參考圖3，在平衡狀態(tài)下，價(jià)帶(Ev)變得接近費(fèi)米能級(Ef)。當(dāng)負(fù)電壓施加到透明導(dǎo)電層時(shí)，費(fèi)米能級(Ef)與導(dǎo)帶之間的電勢差變高。變得難以產(chǎn)生電荷(電子)(即，暗電流)，因此暗電流不能流入光接收元件。當(dāng)在此狀態(tài)下照射光時(shí)，電荷(電子)(即光電流)被產(chǎn)生并且可朝著光接收元件擴(kuò)散。就是說，界面處產(chǎn)生的光電流易于流入光接收元件。圖2A至2J是用于制造根據(jù)本發(fā)明第二實(shí)施例的背側(cè)照明的圖像傳感器的方法的截面視圖。在此實(shí)施例中，基板是SOI基板。根據(jù)本發(fā)明第二實(shí)施例的背側(cè)照明的圖像傳感器具有其中裝置晶片和操作晶片 (handle wafer) 200附著在一起的結(jié)構(gòu)。裝置晶片是諸如光敏二極管的光接收元件形成在其中以及諸如數(shù)字模塊和模擬-數(shù)字轉(zhuǎn)換器的外圍電路形成在其中的晶片。在下面的描述中，裝置晶片和操作晶片分別稱為第一基板和第二基板。參考圖2A，第一基板100是SOI基板。SOI基板包括第一半導(dǎo)體層100_1、埋入絕緣層100-2和第二半導(dǎo)體層100-3。第二半導(dǎo)體層100-3可以摻雜具有第一導(dǎo)電類型或第二導(dǎo)電類型。例如，第二半導(dǎo)體層100-3摻雜具有第一導(dǎo)電類型。另外，埋入絕緣層100-2 可以形成至約500A至約10000A的厚度，并且第二半導(dǎo)體層100-3可形成至約Ιμπι至約 IOym的厚度。隔離層101局部地形成在第一基板100中。盡管隔離層101可以通過淺溝道隔離(STI)工藝或硅的局部氧化(LOCOS)工藝形成，但是優(yōu)選隔離層101采用有利于實(shí)現(xiàn)高集成密度的STI工藝形成，如圖2Α所示。如果執(zhí)行STI工藝，則隔離層101可包括對高開口率具有良好的填充特性的高密度等離子體(HDP)層，或者HDP層和旋涂絕緣(spin on insulation, SOD)層的堆疊結(jié)構(gòu)。柵極絕緣層102和柵極導(dǎo)電層103形成在第一基板100上并隨后被蝕刻以形成驅(qū)動晶體管的柵極電極104。同時(shí)，盡管未示出，可以形成構(gòu)成CMOS圖像傳感器的單元像素的轉(zhuǎn)移晶體管、復(fù)位晶體管以及選擇晶體管的柵極電極。間隔體(spacer) 105可形成在柵極電極104的兩個(gè)側(cè)壁上。間隔體105可包括氧化物層、氮化物層或其堆疊結(jié)構(gòu)。在形成間隔體105之前，形成柵極電極104。摻雜以η型(在下文，第二導(dǎo)電類型) 的輕摻雜漏極(LDD)區(qū)域(未示出)形成在柵極電極104兩側(cè)暴露的第一基板100中。用作光接收元件106的光敏二極管通過離子注入工藝形成在第一基板100中。在此情況下，光接收元件106摻雜以第二導(dǎo)電類型。在圖2Α中，光敏二極管具有相對薄的摻雜剖面(doping profile)。然而，這是為了方便，摻雜剖面(深度、寬度)可以適當(dāng)改變。摻雜有第二導(dǎo)電類型的源極和漏極區(qū)域107形成在間隔體105兩側(cè)暴露的第一基板100中。源極和漏極區(qū)域107的摻雜濃度高于LDD區(qū)域和光接收元件106的摻雜濃度。
為了防止光接收元件106的表面噪聲，摻雜有第一導(dǎo)電類型的摻雜區(qū)域(未示出) 可以進(jìn)一步形成以覆蓋光接收元件106的頂表面。盡管上面已經(jīng)描述柵極電極104、間隔體105、光接收元件106以及源極和漏極區(qū)域107依次形成，但是它們的形成順序不限于上面的實(shí)施例，而是可以根據(jù)制造工藝適當(dāng)改變。形成第一層間絕緣層108以覆蓋包括柵極電極104、間隔體105、光敏二極管106 以及源極和漏極區(qū)域107的第一基板100。第一層間絕緣層108可包括氧化物層，例如，氧化硅層(SiO2)。更具體地，第一層間絕緣層108可包括選自由硼磷硅酸鹽玻璃(BPSG)層、 磷硅酸鹽玻璃(PSG)層、硼硅酸鹽玻璃(BSG)層、未摻雜硅酸鹽玻璃(USG)層、四乙基原硅酸鹽(Tetra Ethyle Ortho Silicate,TE0S)層、HDP層及其堆疊層構(gòu)成的組中的一層。此外，第一層間絕緣層108可包括諸如通過旋涂工藝沉積的旋涂電介質(zhì)(SOD)層的層。參考圖2B，執(zhí)行蝕刻工藝以局部蝕刻第一層間絕緣層108以形成暴露源極和漏極區(qū)域107的接觸孔109。可采用干蝕刻工藝或者濕蝕刻工藝執(zhí)行蝕刻工藝。優(yōu)選執(zhí)行干蝕刻工藝，使得可獲得垂直蝕刻的表面。第一層間絕緣層108和第一基板100被局部蝕刻。在下文，被蝕刻的第一層間絕緣層108和第一基板100分別被稱為第一層間絕緣圖案108A和第一基板圖案100A。因而， 形成從第一層間絕緣圖案108A延伸到第一半導(dǎo)體圖案100-1A的通孔110。在這一點(diǎn)上，多個(gè)通孔110可形成矩陣構(gòu)形。更具體地，通孔110具有約88度至約90度的垂直角度以及距離第一層間絕緣圖案108A的頂表面約20000 A的深度，優(yōu)選約4000 A至約20000 A的深度。更優(yōu)選地，通孔 no形成為距離第二半導(dǎo)體圖案100-3A的頂表面約1000A至約10000A的深度。此外，通孔110具有約0. 1 μ m至約2. 0 μ m的臨界尺寸(⑶)。通孔110具有小于約1. 6 μ m的底部寬度，優(yōu)選約1. 0 μ m至約1. 6 μ m的底部寬度。在形成多個(gè)通孔110時(shí)，優(yōu)選它們的角度、 深度和寬度的偏差小于4%。此外，對通孔110的數(shù)量和形狀沒有限制。具體地，通孔110 可形成為各種形狀，例如，圓形形狀或者多邊形(例如，三角形、矩形、五邊形、八邊形等)形狀。同時(shí)，接觸孔109和通孔110的形成順序沒有限制。接觸孔109可以在形成通孔 110之后形成。此外，接觸孔109和通孔110可以在相同的等離子體蝕刻設(shè)備內(nèi)原位形成。例如，通孔110采用干蝕刻工藝在兩個(gè)步驟中形成。第一步驟是蝕刻第一層間絕緣層108。蝕刻工藝在這樣的條件下執(zhí)行，第一層間絕緣層108對光致抗蝕劑圖案(未示出)的蝕刻選擇性在5 1至2 1的范圍，優(yōu)選 2.4 1。此外，蝕刻速率在約7000力111丨11至約8000力111丨11的范圍，優(yōu)選7,200力111丨11。作
為蝕刻條件，壓力在約IOOmTorr至約200mTorr的范圍，以及電源功率在約100W至約2000W 的范圍。碳氟化合物，例如，三氟甲烷(CHF3)或四氟甲烷(CF4),用作氣源，且氬氣(Ar)被進(jìn)一步加至氣源，以增加蝕刻速度和各向異性。CHF3的流速在約kccm至約200SCCm的范圍， CF4的流速在約20sccm至約200sccm的范圍，以及Ar的流速在約IOOsccm至約2000sccm 的范圍。第二步驟是蝕刻第一基板100。在第二步驟中，蝕刻速率在約1000 A/min至約 3000 A/min的范圍，優(yōu)選2000A/min。作為蝕刻條件，壓力在約15mTorr至約30mTorr的范圍。電源功率(例如，RF源)在約400W至約600W的范圍，改善離子平直度的偏壓功率在約80W至約120W的范圍。六氟化硫(SF6)和&用作氣源。SF6的流速在約5sCCm至約 200sccm的范圍，O2的流速在約Isccm至約IOOsccm的范圍。在第二步驟中，可以執(zhí)行蝕刻工藝以蝕刻埋入絕緣層100-2的一部分或者蝕刻埋入絕緣層100-2以及第一半導(dǎo)體層100-1的一部分。在前者的情況下，埋入絕緣層100-2 可以過蝕刻約100 A至約4000 A。在下文，被蝕刻的埋入絕緣層100-2和被蝕刻的第一半導(dǎo)體層100-1分別被稱為埋入絕緣圖案100-2A和第一半導(dǎo)體圖案100-1A。參考圖2C，阻擋層(未示出)可形成在接觸孔109(參考圖2B)和通孔110(參考圖2B)的內(nèi)表面上。阻擋層可以包括選自由鈦(Ti)層、氮化鈦(TiN)層、鉭(Ta)層、氮化鉭(TaN)層、鋁硅鈦氮化物(AlSiTiN)層、鎳鈦(Niti)層、鈦硼氮化物(TiBN)層、鋯硼氮化物(ZrBN)層、鈦鋁氮化物(TiAIN)層、二硼化鈦(TiB2)層及其堆疊結(jié)構(gòu)(例如，Ti/TiN層和Ta/Tan層)構(gòu)成的組中的一層。為了最小化接觸孔109尤其是通孔110的寬度的減小， 采用具有良好臺階覆蓋的原子層沉積(ALD)工藝，阻擋層形成為小于100A的厚度，優(yōu)選約 50A至約100A的厚度。此外，阻擋層可以通過金屬有機(jī)化學(xué)氣相沉積(MOCVD)工藝或物理氣相沉積(PVD)工藝形成。此外，阻擋層可包括氧化物層(諸如氧化硅層)、氮化物層(諸如氮化硅層)以及其堆疊結(jié)構(gòu)(諸如氮化物/氧化物層)。在氮化物/氧化物層的情況下，氧化物層和氮化物層形成為襯里(liner)，從而氮化物/氧化物層具有小于200A的厚度。這樣，通孔110寬度的減小被最小化。接觸孔109和通孔110填充有導(dǎo)電材料以形成第一接觸插塞111和對準(zhǔn)鍵112。 導(dǎo)電材料可以包括選自由銅(Cu)、鉬(Pt)、鎢(W)、鋁(Al)及其合金構(gòu)成的組中的一種材料。導(dǎo)電材料不限于以上列出的材料，而是包括任何具有導(dǎo)電性能的金屬或金屬合金。當(dāng)W 被用作導(dǎo)電材料時(shí)，執(zhí)行化學(xué)氣相沉積(CVD)工藝或ALD工藝。當(dāng)Al被用作導(dǎo)電材料時(shí)， 采用CVD工藝。當(dāng)銅(Cu)被用作導(dǎo)電材料時(shí)，執(zhí)行電鍍工藝或CVD工藝。同時(shí)，如上所述，第一接觸插塞111和對準(zhǔn)鍵112可以同時(shí)形成。而且，對準(zhǔn)鍵112 可以在形成第一接觸插塞111后形成，反之亦然。當(dāng)?shù)谝唤佑|插塞111和對準(zhǔn)鍵112不同時(shí)形成時(shí)，它們可以由不同的材料形成。例如，第一接觸插塞111由摻雜多晶硅形成，而對準(zhǔn)鍵112由上述材料形成。參考圖2D，形成第一至第四互連層113、116、119和122、第二至第四接觸插塞115、 118和121、第二至第五層間絕緣層114、117、120和123。例如，第一至第四互連層113、116、 119和122之中的第一互連層113的一部分電性分離且連接到第一接觸插塞111，而第一互連層113的另一部分連接到對準(zhǔn)鍵112。第一至第四互連層113、116、119和122通過沉積工藝和蝕刻工藝形成。第一至第四互連層113、116、119和122由導(dǎo)電材料形成，例如金屬或包含至少兩種金屬的合金。優(yōu)選地，第一至第四互連層113、116、119和122由鋁(Al)形成。第二至第四接觸插塞115、118 和121通過金屬鑲嵌(damascene)工藝形成在第二至第五層間絕緣層114、117、120和123 中。為了電性連接垂直堆疊的第一至第四互連層113、116、119和122，第二至第四接觸插塞115、118和121由導(dǎo)電材料形成，例如，摻雜多晶硅和金屬或包含至少兩種金屬的合金。 優(yōu)選地，第二至第四接觸插塞115、118和121由鎢(W)形成。第二至第五層間絕緣層114、117、120和123可以包括氧化物層，選自由BPSG層、PSG層、BSG層、USG層、TEOS層、HDP層及其堆疊結(jié)構(gòu)構(gòu)成的組。此外，第二至第四層間絕緣層114、117和120可采用CMP工藝平坦化。第一至第四互連層113、116、119和122以及第二至第四接觸插塞115、118和121
的層數(shù)和結(jié)構(gòu)沒有限制。互連層和接觸插塞的層數(shù)和結(jié)構(gòu)可以根據(jù)裝置設(shè)計(jì)進(jìn)行各種改變。前側(cè)鈍化層IM形成在第五層間絕緣層123之上。前側(cè)鈍化層IM可以包括選自由BPSG層、PSG層、BSG層、USG層、TEOS層和HDP層構(gòu)成的組中的一層。優(yōu)選地，前側(cè)鈍化層IM采用TEOS層或HDP層形成到約1000 A至約40000 A的厚度。此外，前側(cè)鈍化層124 可包括氮化物層或者氧化物層與氮化物層的堆疊結(jié)構(gòu)。前側(cè)鈍化層IM被平坦化。該平坦化工藝可以通過化學(xué)機(jī)械拋光(CMP)工藝執(zhí)行?？蓤?zhí)行熱處理以使前側(cè)鈍化層IM致密化。熱處理可采用爐子通過退火工藝執(zhí)行。參考圖2E，通過圖2A至2D的工藝制造的第一基板圖案100A被接合到第二基板 200。接合工藝采用一種方法執(zhí)行，該方法選自由氧化物/氧化物接合、氧化物/硅接合、氧化物/金屬接合、氧化物/粘接劑/氧化物接合以及氧化物/粘接劑/硅接合構(gòu)成的組。例如，氧化物/氧化物(形成在第二基板200之上)接合和氧化物/硅(硅基板) 接合為采用O2或隊(duì)的等離子體處理和水處理之后使兩個(gè)基板接合。除了在水處理之后將兩個(gè)基板接合的方法之外，兩個(gè)基板可以在采用胺(amine)的化學(xué)處理之后連接在一起。在氧化物/金屬(形成在第二基板200之上)接合中，金屬層可以由諸如鈦(Ti)、鋁(Al)或銅(Cu)的金屬形成。在氧化物/粘接劑/氧化物接合以及氧化物/粘接劑/硅接合中，苯并環(huán)丁烯(BCB)可用作粘接劑構(gòu)件。參考圖2F，執(zhí)行背側(cè)研磨工藝以研磨第一基板圖案100A的背側(cè)(參考圖2E)。在此情況下，如果對準(zhǔn)鍵112形成為穿過埋入絕緣圖案100-2A，則通過執(zhí)行背側(cè)研磨工藝直到埋入絕緣圖案100-2A被暴露，對準(zhǔn)鍵112被暴露。在此工藝期間，埋入絕緣圖案100-2A 可被移除預(yù)定厚度。同時(shí)，如果對準(zhǔn)鍵112形成為不穿過埋入絕緣圖案100-2A，就是說，對準(zhǔn)鍵112延伸進(jìn)入埋入絕緣圖案100-2A的預(yù)定深度，則埋入絕緣圖案100-2A可被部分地或者全部移除以暴露對準(zhǔn)鍵112。作為選擇，埋入絕緣圖案100-2A可通過分離的蝕刻工藝被蝕刻。參考圖2G，保留在第二半導(dǎo)體圖案100-3A上的埋入絕緣圖案100_2A(參考圖2F) 被局部移除。通過濕蝕刻工藝執(zhí)行移除工藝。例如，當(dāng)埋入絕緣圖案100-2A包括氮化硅層時(shí)，采用緩沖氧化物蝕刻劑(BOE)或者稀釋的HF(DHF)執(zhí)行濕蝕刻工藝。參考圖2H，背側(cè)鈍化層125形成在移除了埋入絕緣圖案100_2A(參考圖2F)的第二半導(dǎo)體圖案100-3A之上。背側(cè)鈍化層125具有折射率不同的第一絕緣層和第二絕緣層的堆疊結(jié)構(gòu)。氧化硅層可以是選自由天然氧化物層、生長氧化物層和沉積氧化物層構(gòu)成的組中的一種。生長的氧化物層通過干氧化工藝、濕氧化工藝和自由基離子(radical ion) 氧化工藝之一形成。沉積氧化物層通過化學(xué)氣相沉積(CVD)工藝形成。氧化硅層和氮化硅層分別形成至約2nm至約50nm以及約IOOnm至約500nm的厚度。同時(shí)，具有多層結(jié)構(gòu)的背側(cè)鈍化層125的沉積工藝可以在相同的腔室內(nèi)原位執(zhí)行，以獲得增強(qiáng)的穩(wěn)定性和制造工藝中減少的處理時(shí)間。如果原位工藝為不可能，則沉積工藝可以不同腔室中非原位執(zhí)行。在背側(cè)鈍化層125中，氮化硅層沉積在對準(zhǔn)鍵112的背側(cè)。然而，附加地執(zhí)行回蝕刻工藝或CMP工藝，以選擇性移除沉積在對準(zhǔn)鍵112背側(cè)的部分。因此，對準(zhǔn)鍵112的背側(cè)
被暴露。參考圖21，透明導(dǎo)電層1 形成在背側(cè)鈍化層125之上。透明層126是TCO層。 透明層126可包括選自由ITO層、ZO層、SnO和ZTO層構(gòu)成的組中的一種。ITO層摻雜有選自由Co、Ti、W、Mo和Cr構(gòu)成的組中的一種。ZO層可摻雜有選自由MgJr和Li構(gòu)成的組中的一種。TCO層形成至約IOnm至約500nm的厚度。透明導(dǎo)電層1 可以包括多晶硅層或金屬層。多晶硅層形成至約Inm至約40nm的厚度，以使光穿透。金屬層可以是金(Au)或鉬 (Pt)。金屬層形成至約0. Inm至約Inm的厚度。參考圖2J，第一平坦化層127可形成在透明導(dǎo)電層126之上。第一平坦化層127 可由有機(jī)材料形成。彩色濾光片1 和微透鏡130形成在第一平坦化層127之上。第二平坦化層1 可以形成在彩色濾光片1 和微透鏡130之間。第二平坦化層1 可由有機(jī)材料形成。然后，形成低溫氧化物(LTO)層130以覆蓋微透鏡130。第一基板圖案100A和第二基板200通過封裝工藝封裝。封裝工藝包括導(dǎo)線接合工藝和鋸切(sawing)工藝。通過導(dǎo)線將襯墊(pad)接合到外部芯片來實(shí)現(xiàn)導(dǎo)線接合。通過傳統(tǒng)技術(shù)實(shí)現(xiàn)穿過硅的通孔互連件112與接合襯墊(而不是透明導(dǎo)電氧化物)的連接。本發(fā)明的實(shí)施例可以獲得下面的效果。首先，與典型的CMOS圖像傳感器(前側(cè)照明的圖像傳感器)相比，光從基板(例如，半導(dǎo)體裝置)的背側(cè)照射的背側(cè)照明的圖像傳感器可最小化光入射到光接收元件上的損耗，從而提高光接收效率。第二，形成背側(cè)鈍化層以防止入射到基板的背側(cè)的光被反射。因此，光接收元件的光收集效率可被提高以改善光接收效率。第三，透明導(dǎo)電層形成在基板(例如，半導(dǎo)體層)的背側(cè)鈍化層上。負(fù)電壓(_)被施加到透明導(dǎo)電層。因此，能夠最小化暗電流的產(chǎn)生以及防止暗電流從基板的背側(cè)流入光接收元件。作為選擇，正電壓(+)被施加到透明導(dǎo)電層以使背表面反型，從而防止來自基板背側(cè)的暗電流。第四，在采用背研磨工藝制造背側(cè)照明的圖像傳感器的方法中，在研磨基板背側(cè)的背研磨工藝之前，具有通孔形狀的對準(zhǔn)鍵形成在基板中，并且在背研磨工藝期間控制基板的背側(cè)研磨目標(biāo)。因此，易于控制背研磨工藝。第五，對準(zhǔn)鍵的背側(cè)連接到透明導(dǎo)電層。因此，負(fù)電施加單元施加的負(fù)電壓通過對準(zhǔn)鍵傳送到透明導(dǎo)電層。負(fù)電壓施加單元可設(shè)置在第二基板上而不是第一基板上。封裝工藝的各種設(shè)計(jì)都是可能的。盡管本發(fā)明已關(guān)于具體實(shí)施例進(jìn)行了描述，但是本發(fā)明的上述實(shí)施例并非限制性的，而是說明性的。特別是，盡管在實(shí)施例中本發(fā)明應(yīng)用于CMOS圖像傳感器，但是本發(fā)明可應(yīng)用于任何其它電荷耦合裝置(CCD)、背側(cè)照明的圖像傳感器或3D結(jié)構(gòu)集成裝置。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明了，在不偏離如所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可進(jìn)行各種改變和變更。
權(quán)利要求
1.一種背側(cè)照明的圖像傳感器，包括基板；背側(cè)鈍化層，設(shè)置在所述基板的背側(cè)上；以及透明導(dǎo)電層，設(shè)置在所述背側(cè)鈍化層上。
2.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層是選自由氧化銦錫(ITO)層、氧化鋅(ZO)層、氧化錫(SnO)和氧化鋅錫(ZTO)層構(gòu)成的組中的一種。
3.如權(quán)利要求2所述的背側(cè)照明的圖像傳感器，其中所述ITO層被摻雜以選自由鈷 (Co)、鈦(Ti)、鎢(W)、鉬(Mo)和鉻(Cr)構(gòu)成的組中的一種。
4.如權(quán)利要求2所述的背側(cè)照明的圖像傳感器，其中所述ZO層被摻雜以選自由鎂 (Mg)、鋯(Zr)和鋰(Li)構(gòu)成的組中的一種。
5.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層形成至IOnm至 500nm的厚度。
6.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層包括多晶硅層或^^^J^l J^ ο
7.如權(quán)利要求6所述的背側(cè)照明的圖像傳感器，其中所述多晶硅層形成至約Inm至約 40nm的厚度。
8.如權(quán)利要求6所述的背側(cè)照明的圖像傳感器，其中所述貴金屬是金(Au)或鉬(Pt)。
9.如權(quán)利要求6所述的背側(cè)照明的圖像傳感器，其中所述貴金屬形成至約0.Inm至約 Inm的厚度。
10.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述背側(cè)鈍化層具有折射率不同的材料被堆疊的多層結(jié)構(gòu)。
11.如權(quán)利要求10所述的背側(cè)照明的圖像傳感器，其中所述背側(cè)鈍化層包括折射率低于所述基板的折射率的層。
12.如權(quán)利要求10所述的背側(cè)照明的圖像傳感器，其中在所述背側(cè)鈍化層的層當(dāng)中， 形成得越靠近所述基板背側(cè)的層具有越低的反射率。
13.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述背側(cè)鈍化層包括第一絕緣層，形成在所述基板的所述背側(cè)上；以及第二絕緣層，形成在所述第一絕緣層之上，并且所述第二絕緣層的折射率高于所述第一絕緣層的折射率。
14.如權(quán)利要求13所述的背側(cè)照明的圖像傳感器，其中所述第一絕緣層包括氧化物層，并且該第二絕緣層包括氮化物層。
15.如權(quán)利要求13所述的背側(cè)照明的圖像傳感器，其中所述第一絕緣層形成至Inm至 IOnm的厚度。
16.如權(quán)利要求15所述的背側(cè)照明的圖像傳感器，其中所述第二絕緣層形成至IOnm至 500nm的厚度。
17.如權(quán)利要求1所述的背側(cè)照明的圖像傳感器，其中所述基板包括ρ型導(dǎo)電材料。
18.一種背側(cè)照明的圖像傳感器，包括光接收元件，設(shè)置在第一基板中；層間絕緣層，設(shè)置在具有所述光接收元件的所述第一基板上；對準(zhǔn)鍵，與所述光接收元件間隔開，并且穿過所述層間絕緣層和所述第一基板； 多個(gè)互連層，以多層結(jié)構(gòu)設(shè)置在所述層間絕緣層上，其中最下面的互連層的背側(cè)連接到所述對準(zhǔn)鍵；前側(cè)鈍化層，覆蓋所述互連層；背側(cè)鈍化層，設(shè)置在所述第一基板的所述背側(cè)上；透明導(dǎo)電層，設(shè)置在所述背側(cè)鈍化層上，并且連接到所述對準(zhǔn)鍵；以及彩色濾光片和微透鏡，設(shè)置在所述透明導(dǎo)電層上以面對所述光接收元件。
19.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層是選自由ITO 層、ZO層、SnO和ZTO層構(gòu)成的組中的一種。
20.如權(quán)利要求19所述的背側(cè)照明的圖像傳感器，其中所述ITO層被摻雜以選自由 Co、Ti、W、Mo和Cr構(gòu)成的組中的一種。
21.如權(quán)利要求19所述的背側(cè)照明的圖像傳感器，其中所述ZO層被摻雜以選自由Mg、 Zr和Li構(gòu)成的組中的一種。
22.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層形成至IOnm至 500nm的厚度。
23.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述透明導(dǎo)電層包括多晶硅層或金屬層。
24.如權(quán)利要求23所述的背側(cè)照明的圖像傳感器，其中所述多晶硅層形成至Inm至 40nm的厚度。
25.如權(quán)利要求23所述的背側(cè)照明的圖像傳感器，其中所述貴金屬為Au或Pt。
26.如權(quán)利要求23所述的背側(cè)照明的圖像傳感器，其中所述貴金屬形成至0.Inm至 Inm的厚度。
27.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述背側(cè)鈍化層具有折射率不同的材料被堆疊的多層結(jié)構(gòu)。
28.如權(quán)利要求27所述的背側(cè)照明的圖像傳感器，其中所述背側(cè)鈍化層包括折射率低于所述第一基板的折射率的層。
29.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述第一基板包括ρ型導(dǎo)電材料。
30.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，其中所述對準(zhǔn)鍵由導(dǎo)電材料形成。
31.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，還包括接合到前側(cè)鈍化層的第二基板。
32.如權(quán)利要求31所述的背側(cè)照明的圖像傳感器，其中所述第一基板和所述第二基板包括體基板、外延基板或絕緣體上硅(SOI)基板。
33.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，還包括負(fù)電壓施加單元，用于將負(fù)電壓(_)施加到所述對準(zhǔn)鍵。
34.如權(quán)利要求18所述的背側(cè)照明的圖像傳感器，還包括正電壓施加單元，用于將正電壓(+)施加到所述對準(zhǔn)鍵。
全文摘要
一種背側(cè)照明的圖像傳感器，包括基板；設(shè)置在基板的背側(cè)上的背側(cè)鈍化層；以及設(shè)置在背側(cè)鈍化層上的透明導(dǎo)電層。
文檔編號H01L27/146GK102257618SQ200980151457
公開日2011年11月23日 申請日期2009年10月21日 優(yōu)先權(quán)日2008年10月21日
發(fā)明者倫納德.福布斯, 托馬斯.喬伊, 雅羅斯拉夫.海尼塞克, 霍馬尤恩.哈達(dá)德 申請人:科洛司科技有限公司