專利名稱：具有可調(diào)電阻的硅基納米級電阻器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠用于存儲器存儲和可控電路互連的具有可調(diào)電阻的兩端非易失性固態(tài)電阻器件。
背景技術(shù)：
電阻性隨機(jī)存取存儲器(RRAM)作為超高密度非易失性信息存儲裝置的潛在候選物最近已經(jīng)產(chǎn)生重要的影響。典型的RRAM器件包括夾在一對電極之間的絕緣體層并且展現(xiàn)電脈沖感應(yīng)滯后電阻變換效應(yīng)。通過由于焦耳熱和二元氧化物(例如NiO和TiO2)中的電化學(xué)過程或離子導(dǎo)體(包括氧化物、硫族化物和聚合物)的氧化還原過程而在絕緣體內(nèi)形成導(dǎo)電細(xì)絲來解釋所述電阻變換。也已經(jīng)通過TiO2和非晶硅(a-Si)膜中離子的場輔助擴(kuò)散解釋了所述電阻變換。在a-Si結(jié)構(gòu)的情形下，金屬離子到硅中的電壓感應(yīng)擴(kuò)散導(dǎo)致減小a-Si結(jié)構(gòu)的電阻的導(dǎo)電細(xì)絲的形成。這些細(xì)絲在偏置電壓被除去之后繼續(xù)存在，從而給予器件非易失性特性，并且它們可以在反極性施加的電壓的原動力下通過離子的反向擴(kuò)散回到金屬電極而被除去。由夾在兩個金屬電極之間的a-Si結(jié)構(gòu)形成的電阻器件已經(jīng)被示出展現(xiàn)了該可控電阻特性。然而，這樣的器件通常具有微米尺寸的細(xì)絲，其可以阻止它們按比例縮小到亞 100納米范圍。這樣的器件也可能需要高形成電壓，其可能導(dǎo)致器件損壞并且可能限制成品率。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供一種非易失性固態(tài)電阻器件，包括第一電極、ρ型硅第二電極、和電連接在所述電極之間的非結(jié)晶硅納米結(jié)構(gòu)。所述納米結(jié)構(gòu)具有響應(yīng)于通過電極施加到納米結(jié)構(gòu)的電壓可調(diào)的電阻。非結(jié)晶硅納米結(jié)構(gòu)可以是例如非晶硅納米結(jié)構(gòu)或非晶多晶硅納米結(jié)構(gòu)。根據(jù)本發(fā)明的另一個方面，電阻器件被用作數(shù)字非易失性存儲器件中的存儲單元。存儲器件可以包括這種電阻器件的陣列，其在一個實(shí)施例中為每個電阻器件提供一位存儲，在另一個實(shí)施例中為每個電阻器件提供多級數(shù)字存儲(multi-level number storage)使得每個存儲單元可以存儲一位以上的數(shù)據(jù)。根據(jù)本發(fā)明的另一個方面，電阻器件被用作電子電路中的電互連。所述互連可以至少在基本導(dǎo)電和基本不導(dǎo)電狀態(tài)之間變換。根據(jù)本發(fā)明的又一個方面，提供一種非易失性固態(tài)電阻器件，包括第一金屬電極、 P型多晶硅電極、至少部分地位于所述電極之間的絕緣層、嵌入在絕緣層中的非晶硅結(jié)構(gòu)、 和第二金屬電極。非晶硅結(jié)構(gòu)具有均被連接到所述電極的不同電極的相對端面。第一電極包括金屬，所述金屬在有跨越電極施加的電壓的情況下提供在硅結(jié)構(gòu)內(nèi)形成細(xì)絲的金屬離子。結(jié)果，硅結(jié)構(gòu)展現(xiàn)可以根據(jù)施加的電壓被調(diào)整的電阻。第二金屬電極在離硅結(jié)構(gòu)不超過100 nm的位置處與多晶硅電極接觸。根據(jù)本發(fā)明的另一個方面，提供一種將非易失性固態(tài)開關(guān)器件從斷開狀態(tài)調(diào)整到接通狀態(tài)的方法，所述方法包括在非結(jié)晶硅納米結(jié)構(gòu)兩端施加電壓的步驟，其中施加的電壓具有這樣的幅度和持續(xù)時間選擇所述幅度和持續(xù)時間以便獲得硅納米結(jié)構(gòu)從斷開狀態(tài)變換到接通狀態(tài)的預(yù)定概率。


以下將結(jié)合附圖描述本發(fā)明的優(yōu)選示范性實(shí)施例，其中類似的標(biāo)記表示類似的元件，并且其中
圖1 (a)是根據(jù)本發(fā)明構(gòu)造的單一單元a-Si電阻器件的一個實(shí)施例的圖示； 圖1 (b)是部分構(gòu)造的a-Si結(jié)構(gòu)(例如圖1 (a)中所示)的頂視圖的SEM圖像； 圖1 (c)是示出典型a-Si結(jié)構(gòu)(例如圖1 (a)中所示)的電阻變換特性的圖； 圖1 (d)是示出a-Si器件(例如圖1 (a)中所示)的編程響應(yīng)(programming response) 的波形；
圖1 (e)是示出a-Si器件(例如圖1 (a)中所示)的耐久性測試的結(jié)果的波形； 圖2 (a)-2 (c)描繪了典型a-Si器件對于不同偏置電壓的變換響應(yīng)的直方圖； 圖2 (d)是示出在a-Si器件(如圖1 (a)中所示)的不同導(dǎo)電狀態(tài)的金屬離子擴(kuò)散的 HrP^ 1 (three-part diagram)；
圖2 (e)是示出a-Si器件(例如圖1 (a)中所示)的變換時間和偏置電壓之間的關(guān)系的圖3 (a)示出利用不同的串聯(lián)連接的控制電阻器對典型a-Si器件編程或?qū)νㄟ^其它方式控制的電流電平編程的結(jié)果；
圖3 (b)描繪了編程的a-Si器件的最終電阻與用來編程器件所選擇的控制電阻之間的相互關(guān)系；
圖3 (c)是在沒有任何串聯(lián)連接的控制電阻器的情況下在施加給定的偏置電壓時對于典型a-Si器件隨著時間的過去單一、分立的電阻變換事件的概率圖3 (d)是在沒有任何串聯(lián)連接的控制電阻器的情況下在施加給定的偏置電壓時對于典型a-Si器件隨著時間的過去具有至少一個電阻變換事件的概率圖3 (e)是在使用串聯(lián)連接的控制電阻器時對于典型a-Si器件隨著時間的過去單一、 分立的電阻變換事件的概率圖4 (a)是在沒有偏置電壓施加到a-Si器件(例如圖1 (a)中所示)時接通到斷開的電阻轉(zhuǎn)換的等待時間的圖4 (b)是等待時間與溫度的關(guān)系圖5是示出將控制電阻器用于單個a-Si器件中的多級數(shù)字存儲的控制電路的示意
圖6是使用a-Si結(jié)構(gòu)(例如圖1 (a)中所示)的存儲器件的平面圖(部分?jǐn)嚅_)； 圖7-9是具有內(nèi)置二極管的單一單元a-Si電阻器件的不同實(shí)施例的簡圖； 圖10和11是具有內(nèi)置二極管和用作用于a-Si器件的多級編程的柵控可變電阻器的場效應(yīng)晶體管(FET)的a-Si電阻器件的不同實(shí)施例的簡圖；以及圖12和13描繪了在此公開的基本a-Si電阻器件的示范性本征二極管特性。
具體實(shí)施例方式圖1 (a)示出包括納米級a-Si結(jié)構(gòu)14的非易失性固態(tài)電阻器件10，所述納米級 a-Si結(jié)構(gòu)14展現(xiàn)可以被選擇性地設(shè)置為多個值、并且可以被復(fù)位的電阻，全部都使用合適的控制電路來進(jìn)行。一旦被設(shè)置，電阻值可以利用小電壓讀取，所述小電壓幅度足以確定該電阻而不使它改變。盡管示出的實(shí)施例使用a-Si作為電阻元件，但將要理解的是，可以使用其它非結(jié)晶硅(nc-Si)結(jié)構(gòu)，例如非晶多晶硅。因此，正如在此和在權(quán)利要求中所使用的， 非結(jié)晶硅(nc-Si)表示展現(xiàn)可控電阻的非晶硅(a-Si)或非晶多晶硅(多晶-Si)或所述兩者的組合。此外，盡管這里的許多討論也被應(yīng)用于更大規(guī)模的a-Si結(jié)構(gòu)，例如那些具有一個或多個在微米范圍內(nèi)的尺寸的a-Si結(jié)構(gòu)，但是示出的實(shí)施例是a-Si納米結(jié)構(gòu)，所述a-Si 納米結(jié)構(gòu)展現(xiàn)只有它的小尺寸才有的特定特性。正如在此所用的，術(shù)語納米結(jié)構(gòu)指的是具有至少兩個納米級范圍內(nèi)的尺寸的結(jié)構(gòu)；例如，具有在0. 1到100納米的一般范圍內(nèi)的直徑或多個截面尺寸的結(jié)構(gòu)。這包括具有全部三個納米級空間尺寸的結(jié)構(gòu)；例如，具有與它的納米級直徑在相同量級的長度的圓柱形納米桿或納米柱。納米結(jié)構(gòu)可以包括本領(lǐng)域技術(shù)人員已知的多個納米結(jié)構(gòu)；例如，納米管、納米線、納米棒、納米桿、納米柱、納米粒子、和納米纖維。一個這樣的結(jié)構(gòu)14是圖1 (a)和1 (b)中所示的實(shí)施例，所述實(shí)施例是截面(具有小于100 nm (例如在所示的特定實(shí)例中為60 nm)的直徑)可以為圓形的塞子或柱結(jié)構(gòu)。柱高度或長度(取決于方向)可以是納米級(例如所示實(shí)例中為30 nm)或更大。圖1 (a)和1 (b)的a-Si結(jié)構(gòu)14被嵌入絕緣電介質(zhì)16中，所述絕緣電介質(zhì)16 可以由多種材料制成并且以不同方式構(gòu)造，但是圖中所示的是旋涂玻璃(SOG)層16，所述旋涂玻璃(SOG)層16最初圍繞a-Si結(jié)構(gòu)14流動，然后被固化，所有這些都可以利用已知的工藝進(jìn)行。利用被熱二氧化物層M覆蓋的硅襯底層22構(gòu)建整個電阻器件10。在a-Si 柱14下面的是與a-Si柱14的下端面接觸并且從所述柱橫向延伸離開以容納疊置的金屬電極20的硼摻雜或其它ρ型多晶硅電極18，所述金屬電極20可以由任何合適的金屬(包括例如鉬系金屬，諸如鈀或鉬)制成。在a-Si柱14的上部表面(端面)上與多晶硅(p-Si)電極18相對的是充當(dāng)細(xì)絲形成離子的源的銀(Ag)金屬電極12。盡管在所示的實(shí)施例中使用銀，但是要理解的是，該電極12 (以及另一個金屬電極20)可以由多種其它合適金屬形成， 例如金(Au)、鎳(Ni)、鋁(Al)、鉻(Cr)、鐵(Fe)、錳(Mn)、鎢(W)、釩(V)、鈷(Co)。也可以使用能夠提供細(xì)絲形成離子的其它合適金屬。為制作圖1 (a)的a-Si器件10，硼摻雜p_Si底部電極層18可以通過LPCVD (低壓化學(xué)氣相沉積)沉積在具有200 nm熱二氧化物的正品(prime grade)硅襯底上。非晶硅層可以是沉積在硼摻雜的P-Si的頂部的30 nm厚的層，后面是兩個RIE (反應(yīng)離子刻蝕) 步驟以限定a-Si柱14和p-Si底部電極18結(jié)構(gòu)。然后可以在樣品上以3000 RPM的速度旋涂旋涂玻璃(S0G)，然后將其在320°C固化1小時。該絕緣SOG層16提供兩個對置電極 12、18的電隔離以及為a-Si柱14提供機(jī)械支撐。在被形成后，SOG層16可以被部分刻蝕掉以制造平坦表面并且暴露a-Si柱14的端面。然后可以利用剝離工藝通過圖案化在a-Si 柱14的暴露的端面上形成Ag電極12。然后可以施加第二金屬(鉬)電極20以提供到底部 P-Si層18的歐姆接觸。鉬電極20位于a-Si柱14附近以幫助使通過p-Si電極18的電阻最小，并且該距離優(yōu)選不大于100 nm?？梢赃x擇圖案設(shè)計以便最小化頂部和底部電極12、 18之間的交迭以便保持通過SOG 16的低的直流泄漏電流。本領(lǐng)域技術(shù)人員將會理解的是， 可以對該制造程序進(jìn)行多種修改，并且也可以使用其它制造方法以實(shí)現(xiàn)允許器件的電阻可調(diào)性的圖1 (a)的結(jié)構(gòu)或另外合適的nc-Si結(jié)構(gòu)。美國專利申請公開物No. 2009/0014707 Al提供涉及非易失性固態(tài)電阻開關(guān)器件(例如圖1 (a)和1 (b)中所示的a-Si器件)的特性、使用、和操作的附加信息。它也提供涉及a-Si器件的替換實(shí)施例的結(jié)構(gòu)的信息，其至少一些可適用于圖1 (a)和1 (b)中所示的a-Si器件的結(jié)構(gòu)。在此通過引用并入包含在美國專利申請公開物No. 2009/0014707 Al中的涉及其中公開的非易失性固態(tài)電阻開關(guān)器件的制造、結(jié)構(gòu)、和使用的信息。圖1 (a)中所示的單一 a-Si器件可以被用作獨(dú)立可重構(gòu)互連或存儲位(利用它的獨(dú)立受控的頂部和底部電極對)。使用化學(xué)氣相沉積(CVD)沉積的多晶硅作為底部接觸使器件能夠制造在多種襯底上(包括用于多層3D結(jié)構(gòu)集成的可能)。與連續(xù)a-Si膜相比，示出的a-Si塞子結(jié)構(gòu)14有助于確保對有源a-Si區(qū)和細(xì)絲面積在物理上進(jìn)行很好地限定。此外，器件的該結(jié)構(gòu)與CMOS技術(shù)完全兼容并且可以容易地并入現(xiàn)有系統(tǒng)作為邏輯電路(例如神經(jīng)形態(tài)網(wǎng)絡(luò))中的高密度非易失性存儲器或可重構(gòu)互連。圖1 (c)示出典型a-Si柱(例如圖1 (a)中所示)的電阻變換特性(例如針對具有大約60 nm的直徑和30 nm厚度的器件)。它包括示出接通過程期間的步進(jìn)式轉(zhuǎn)換的以對數(shù)標(biāo)度為單位的該變換特性的插圖。這些納米級a-Si開關(guān)不需要高壓形成，并且在形成后所述器件可以通過施加正寫入和負(fù)擦除電壓脈沖在低電阻接通和高電阻斷開狀態(tài)之間變換。 在小偏置下測量的接通/斷開電阻比可以高達(dá)107，如圖1 (c)中所示。以上述方式制造的 a-Si器件的測試表明，作為存儲器件，就成品率(例如對于具有60 nm直徑的a_Si柱的器件來說成品率>95%)、速度、耐久性和保持力而言，a-Si開關(guān)展現(xiàn)優(yōu)越的性能度量。圖1 (d) 示出具有50 ns寫入/擦除脈沖寬度的代表性寫入-讀取-擦除-讀取脈沖序列和來自典型器件的輸出響應(yīng)。所述器件的耐久性測試的結(jié)果在圖1 (e)中示出。具有< 20μΑ的接通電流的典型器件被預(yù)期經(jīng)受得住大于IO5個編程周期而不退化。超過該限制，斷開狀態(tài)電導(dǎo)開始增加，從而導(dǎo)致接通/斷開電阻比減小。a-Si結(jié)構(gòu)的變換可以通過在施加編程電壓時納米級Ag細(xì)絲的形成和恢復(fù)來解釋，在圖2 (d)中示意性地示出。在前面關(guān)于微米級金屬/a-Si/金屬結(jié)構(gòu)的實(shí)驗(yàn)和理論研究中，提出細(xì)絲呈被俘獲在a-Si層中的缺陷位置中的一連串帶正電的Ag+粒子形態(tài)。在接通狀態(tài)中的導(dǎo)電機(jī)制是通過Ag+鏈的電子隧道效應(yīng)，然后器件電阻受最后的Ag+粒子與底部電極之間的隧穿電阻支配。如圖1 (c)中所示，該行為與當(dāng)附加Ag+粒子跳遷到新的俘獲位置中Ag細(xì)絲以步進(jìn)式方式增加時在斷開-接通轉(zhuǎn)換期間以對數(shù)標(biāo)度為單位的電流的步進(jìn)式增加一致。在a-Si柱結(jié)構(gòu)中明確限定的有源變換區(qū)域連同由CMOS兼容制造工藝提供的良好控制一起使得能夠進(jìn)行詳細(xì)研究以探索由電阻開關(guān)器件提供的獨(dú)特特性。細(xì)絲形成模型的一個直接結(jié)果是變換比率可能是與偏置相關(guān)的，因?yàn)榕c電子隧穿效應(yīng)不同，Ag+粒子的跳遷是熱激發(fā)過程并且該比率由與偏置相關(guān)的激發(fā)能萬/ ω確定
Γ = l/r = m_咖^，(1)
7其中慫是玻爾茲曼常數(shù)，T是絕對溫度，τ是特征停留時間并且ν是嘗試頻率。如圖 2 (d)中所示，可以通過施加偏置電壓降低激發(fā)能，導(dǎo)致產(chǎn)生與偏置相關(guān)的等待時間和變換比率。已經(jīng)通過對作為偏置電壓的函數(shù)的第一轉(zhuǎn)換(即圖1 (C)中的第一電流步驟)的等待時間的研究驗(yàn)證了該效應(yīng)。通過施加具有給定電壓幅度的矩形脈沖到處于斷開狀態(tài)中的器件并且測量時間t的下降直到電流的第一急速增加為止來測量等待時間。然后通過負(fù)電壓脈沖擦除所述器件并且重復(fù)所述測量。圖2 (a)- (c)示出在相同器件上在2. 6 V、3.2 V和3.6 V的偏置電壓下對于第一轉(zhuǎn)換的等待時間的直方圖。因?yàn)樽儞Q過程的隨機(jī)性質(zhì)，等待時間應(yīng)當(dāng)遵循泊松分布并且在時間t處在Δ 內(nèi)出現(xiàn)變換的概率由以下給出
Ai
P(t) = —e~f/'(2)0
r圖2 (a)_ (c)中的直方圖可以與使用τ作為唯一擬合參數(shù)的等式2擬合，從而分別產(chǎn)生15. 3 msU.2 ms和0. 029 ms的τ值。這些圖表明，τ是Z的強(qiáng)函數(shù)并且在廠增加僅IV時減小大約103。圖2 (e)示出在5個不同偏置電壓下測量的τ的分布以及采用指數(shù)式衰減的擬合，將τ。和ν 看作擬合參數(shù)
權(quán)利要求
1.一種非易失性固態(tài)電阻器件，包括 第一電極；P型硅第二電極；以及非結(jié)晶硅納米結(jié)構(gòu)，所述非結(jié)晶硅納米結(jié)構(gòu)電連接在所述電極之間使得所述納米結(jié)構(gòu)具有響應(yīng)于通過所述電極施加到所述納米結(jié)構(gòu)的電壓可調(diào)的電阻。
2.如權(quán)利要求1中所述的電阻器件，其中所述非結(jié)晶硅納米結(jié)構(gòu)包括非晶硅納米結(jié)構(gòu)。
3.如權(quán)利要求1中所述的電阻器件，其中所述硅第二電極包括ρ型摻雜的多晶硅電極。
4.如權(quán)利要求1中所述的電阻器件，其中所述硅納米結(jié)構(gòu)包括具有相對端面的柱，并且每個電極與所述端面中的不同端面接觸。
5.如權(quán)利要求1中所述的電阻器件，其中所述硅納米結(jié)構(gòu)在所有三個空間尺寸上都是納米級。
6.如權(quán)利要求1中所述的電阻器件，其中所述尺寸中的每一個小于100nm。
7.如權(quán)利要求1中所述的電阻器件，進(jìn)一步包括一個或多個與所述硅納米結(jié)構(gòu)電串聯(lián)連接的電阻部件。
8.如權(quán)利要求7中所述的電阻器件，其中所述電阻部件包括控制電阻器。
9.如權(quán)利要求1中所述的電阻器件，進(jìn)一步包括控制電路，所述控制電路包括所述一個或多個電阻部件，以及用于選擇性地改變連接到所述硅納米結(jié)構(gòu)的串聯(lián)電阻的數(shù)量的電路。
10.如權(quán)利要求1中所述的電阻器件，進(jìn)一步包括用于在兩個以上的電阻值之間調(diào)整所述硅納米結(jié)構(gòu)的電阻的控制電路。
11.如權(quán)利要求10中所述的電阻器件，其中所述控制電路提供與所述硅納米結(jié)構(gòu)串聯(lián)連接的控制電阻，所述控制電路用于通過將控制電阻設(shè)置到相關(guān)電阻值來將硅納米結(jié)構(gòu)的電阻調(diào)整到所述電阻值中的任何一個。
12.如權(quán)利要求1中所述的電阻器件，進(jìn)一步包括與所述ρ型第二電極接觸的η型摻雜硅層，使得所述電阻器件包括與所述硅納米結(jié)構(gòu)串聯(lián)的二極管。
13.如權(quán)利要求1中所述的電阻器件，其中所述第一電極是金屬電極，在所述電極兩端存在施加的電壓的情況下，所述金屬電極提供在所述硅納米結(jié)構(gòu)內(nèi)形成細(xì)絲的金屬離子。
14.如權(quán)利要求13中所述的電阻器件，其中所述第一電極包括銀。
15.如權(quán)利要求13中所述的電阻器件，進(jìn)一步包括在所述硅納米結(jié)構(gòu)附近位置與所述 P型硅電極接觸的第二金屬電極。
16.如權(quán)利要求15中所述的電阻器件，其中所述第二金屬電極與所述硅納米結(jié)構(gòu)間隔不超過100 nm。
17.一種具有至少一個包括權(quán)利要求1中所述的電阻器件的存儲單元的數(shù)字非易失性存儲器件。
18.如權(quán)利要求17中所述的存儲器件，其中所述電阻器件的硅納米結(jié)構(gòu)是具有可調(diào)電阻的所述存儲單元中的唯一硅納米結(jié)構(gòu)，并且其中可調(diào)電阻能夠被設(shè)置為三個或更多個電阻中的任何一個，所述三個或更多個電阻中的每一個對應(yīng)于不同的存儲數(shù)字，由此所述存儲單元能夠進(jìn)行多級數(shù)字存儲。
19.如權(quán)利要求18中所述的存儲器件，進(jìn)一步包括用來根據(jù)將在存儲單元中存儲的數(shù)字設(shè)置可調(diào)電阻值的控制電路。
20.如權(quán)利要求19中所述的存儲器件，其中控制電路包括與所述硅納米結(jié)構(gòu)串聯(lián)的控制電阻。
21.一種具有包括權(quán)利要求1中所述的電阻器件的電互連的電子電路。
22.—種非易失性固態(tài)電阻器件，包括第一金屬電極；P型多晶硅電極；至少部分地位于所述電極之間的絕緣層；嵌入所述絕緣層中并且具有均連接到所述電極中的不同電極的相對端面的非晶硅結(jié)構(gòu)，其中所述第一電極包括金屬，所述金屬在所述電極兩端存在施加的電壓的情況下提供在所述硅結(jié)構(gòu)內(nèi)形成細(xì)絲的金屬離子，由此，所述硅結(jié)構(gòu)展現(xiàn)出能夠根據(jù)施加的電壓被調(diào)整的電阻；以及在離所述硅結(jié)構(gòu)不超過100 nm的位置處與所述多晶硅電極接觸的第二金屬電極。
23.如權(quán)利要求22中所述的電阻器件，其中所述絕緣層包括旋涂玻璃層。
24.一種將非易失性固態(tài)電阻器件的電阻從開始的電阻值調(diào)整到最后的電阻值的方法，包括以下步驟將非易失性固態(tài)電阻器件與第二電阻器件串聯(lián)電連接，第二電阻器件具有基于最后的電阻值選擇的電阻；以及在串聯(lián)連接的電阻器件兩端施加電壓。
25.根據(jù)權(quán)利要求M的方法，其中所述施加步驟進(jìn)一步包括至少部分地基于施加的電壓的幅度、施加的電壓的持續(xù)時間、或同時基于兩者來設(shè)置最后的電阻值。
26.根據(jù)權(quán)利要求M的方法，其中所述施加步驟進(jìn)一步包括通過在串聯(lián)連接的電阻器件兩端施加所選幅度和持續(xù)時間的電壓來設(shè)置最后的電阻值。
27.根據(jù)權(quán)利要求M的方法，其中最后的電阻值是多個可選電阻值中的一個，并且其中電連接電阻器件的步驟進(jìn)一步包括基于所述可選電阻值中的被選擇的電阻值通過選擇性地插入或分接一個或多個與非易失性固態(tài)電阻器件串聯(lián)的控制電阻器來電學(xué)上形成第二電阻器件。
28.根據(jù)權(quán)利要求M的方法，進(jìn)一步包括通過施加相反極性的復(fù)位電壓到非易失性固態(tài)電阻器件來將非易失性固態(tài)電阻器件復(fù)位到開始的電阻值的步驟。
29.一種將非易失性固態(tài)開關(guān)器件從斷開狀態(tài)調(diào)整到接通狀態(tài)的方法，所述方法包括在非結(jié)晶硅納米結(jié)構(gòu)兩端施加電壓的步驟，其中施加的電壓具有這樣的幅度和持續(xù)時間 選擇所述幅度和持續(xù)時間以便實(shí)現(xiàn)硅納米結(jié)構(gòu)從斷開狀態(tài)變換到接通狀態(tài)的預(yù)定概率。
30.根據(jù)權(quán)利要求四的方法，其中所述施加步驟進(jìn)一步包括響應(yīng)于施加的電壓在非結(jié)晶硅納米結(jié)構(gòu)內(nèi)形成導(dǎo)電細(xì)絲的步驟。
全文摘要
一種非易失性固態(tài)電阻器件，所述非易失性固態(tài)電阻器件包括第一電極、p型硅第二電極、和電連接在所述電極之間的非結(jié)晶硅納米結(jié)構(gòu)。所述納米結(jié)構(gòu)具有響應(yīng)于通過所述電極施加到所述納米結(jié)構(gòu)的電壓可調(diào)的電阻。所述納米結(jié)構(gòu)可以被形成為被嵌入位于所述電極之間的絕緣層中的納米柱。第一電極可以是銀或其它導(dǎo)電金屬電極。第三(金屬)電極可以在鄰近納米結(jié)構(gòu)的位置處連接到p型多晶硅第二電極以允許所述兩個金屬電極連接到其它電路。電阻器件可以被用作數(shù)字非易失性存儲器件的單位存儲單元以通過在兩個或更多個值之間改變它的電阻來存儲一位或更多位數(shù)字?jǐn)?shù)據(jù)。
文檔編號H01L27/115GK102177584SQ200980139738
公開日2011年9月7日 申請日期2009年10月8日 優(yōu)先權(quán)日2008年10月8日
發(fā)明者盧偉, 趙成現(xiàn), 金局奐 申請人:密執(zhí)安大學(xué)評議會