專利名稱：包含應(yīng)力松弛間隙以提升芯片封裝交互作用的穩(wěn)定性的半導(dǎo)體設(shè)備的制作方法
技術(shù)領(lǐng)域：
一般而言，本發(fā)明涉及集成電路的制造，且尤其涉及用以降低因芯片與封裝之間 的熱失配(thermal mismatch)引起的芯片-封裝交互作用(interaction)的技術(shù)。
背景技術(shù)：
半導(dǎo)體設(shè)備通常形成在大體呈圓盤形并由任意適當(dāng)材料制成的基板上。在目前情 況下以及可預(yù)見的未來，包含高度復(fù)雜電子電路的大多數(shù)半導(dǎo)體設(shè)備都將以硅為基礎(chǔ)進(jìn)行 制造，從而使硅基板以及含硅基板，例如絕緣體上硅(silicon on insulator ;S0I)基板， 成為形成如微處理器、SRAM、ASIC(專用集成電路；application specific IC)、片上系統(tǒng) (system on chip ；SoC)等半導(dǎo)體設(shè)備的可行基礎(chǔ)材料。各集成電路呈陣列式排列在晶片 (wafer)上，其中，除光刻(photolithography)工藝、測(cè)試(metrology)工藝以及在基板切 單(dicing)后各獨(dú)立設(shè)備的封裝外，大多數(shù)制造步驟針對(duì)基板上的全部芯片區(qū)同時(shí)執(zhí)行， 所述制造步驟可涉及復(fù)雜集成電路中的數(shù)百個(gè)以上的獨(dú)立工藝步驟。因此，經(jīng)濟(jì)制約因素 促使半導(dǎo)體生產(chǎn)商不斷增加基板尺寸，以增加用于生產(chǎn)實(shí)際半導(dǎo)體設(shè)備的可用面積并因此 提高生產(chǎn)良率(yield)。除增加基板面積外，同樣重要的是在給定的基板尺寸下優(yōu)化基板面積的使用，以 盡可能將更多的基板面積用于半導(dǎo)體設(shè)備和/或用于工藝控制的測(cè)試結(jié)構(gòu)。為了在給定 的基板尺寸下最大化可用表面積，電路元件的特征尺寸在不斷縮小。由于高度復(fù)雜半導(dǎo) 體設(shè)備的特征尺寸的持續(xù)縮小需求，結(jié)合低k介電材料的銅已成為形成所謂互連結(jié)構(gòu)中 頻繁使用的替代物，所述互連結(jié)構(gòu)包括金屬導(dǎo)線層(metal line layer)和中間通孔層 (intermediate via layer)，包含作為層內(nèi)連接的金屬導(dǎo)線以及作為層間連接的通孔，其 通常連接獨(dú)立電路元件，以提供必要的集成電路功能。多個(gè)金屬導(dǎo)線層和通孔層通常需 要彼此堆迭以實(shí)現(xiàn)在考慮中的電路設(shè)計(jì)的所有內(nèi)部電路元件和1/0(輸入/輸出；input/ output)、電源以及接地墊之間的連接。對(duì)于極端規(guī)模集成電路，信號(hào)傳輸延遲不再受例如場效應(yīng)晶體管等電路元件的限 制，但由于電路元件密度的增加需要更多數(shù)量的電性連接，因而信號(hào)傳輸延遲受金屬導(dǎo)線 接近程度的限制，因?yàn)閷?dǎo)線到導(dǎo)線的電容(line-to-line capacitance)增加以及因?qū)Ь€橫 截面積縮小而導(dǎo)致導(dǎo)線的導(dǎo)電性降低。因此，將例如二氧化硅(k > 3. 6)和氮化硅(k > 5) 等傳統(tǒng)介質(zhì)替換為具有更低介電常數(shù)的介電材料，亦即介電常數(shù)為3或以下的低k介質(zhì)。不 過，低k材料的密度和機(jī)械穩(wěn)定性或強(qiáng)度可能大大低于二氧化硅和氮化硅等良好認(rèn)可的介 質(zhì)。因此，在形成金屬化系統(tǒng)期間以及任意后續(xù)集成電路制造工藝期間，生產(chǎn)良率可能取決 于例如低k介電層等敏感介電材料的機(jī)械特性及其與其他材料的黏附性。除所述介電常數(shù)為3. 0或以下的改進(jìn)介電材料的機(jī)械穩(wěn)定性降低的問題外，因不 同材料的相應(yīng)熱膨脹的熱失配引起的芯片與封裝之間的交互作用使得在復(fù)雜半導(dǎo)體設(shè)備 運(yùn)行期間，設(shè)備可靠性可受到所述材料的設(shè)置的影響。例如，在復(fù)雜集成電路制造期間，可使用接觸技術(shù)連接封裝載體與芯片，即現(xiàn)有的倒裝芯片(flip chip)封裝技術(shù)。在成熟的 引線鍵合(wire bonding)技術(shù)中，可在芯片的最外金屬層的周邊設(shè)置適當(dāng)?shù)慕佑|墊，其可 通過通孔連接至該封裝的相應(yīng)終端，與引線鍵合技術(shù)相反，在倒裝芯片技術(shù)中，可在最外金 屬化層上形成凸塊結(jié)構(gòu)(bump structure)，該凸塊結(jié)構(gòu)由例如焊錫材料構(gòu)成，與該封裝的 各接觸墊接觸。因此，該凸塊材料經(jīng)回焊(reflow)后，可在最外金屬層與該封裝載體的接 觸墊之間建立可靠的電性和機(jī)械連接。這樣，可在該最外金屬層的全部芯片區(qū)提供大量的 具有降低的接觸電阻和寄生電容的電性連接，從而提供例如CPU、存儲(chǔ)的存儲(chǔ)器等復(fù)雜集成 電路所需的10(輸入/輸出)功能。在連接凸塊結(jié)構(gòu)與封裝載體的相應(yīng)工藝程序期間，可 向復(fù)合設(shè)備施加一定程度的壓力和/或熱量，以在芯片上的各凸塊與封裝基板上的凸塊或 墊之間建立可靠的連接。不過，熱或機(jī)械誘導(dǎo)應(yīng)力(induced stress)還可作用在下層金 屬化層，所述下層金屬化層通?？砂蚹介質(zhì)或超低k(ULK)介電材料，由于其機(jī)械穩(wěn)定 性以及與其他材料的黏附力低，因此，由所述敏感材料脫層(delamination)而造成缺陷的 概率大大增加。而且，由于在復(fù)雜集成電路的批量生產(chǎn)(volume production)中，經(jīng)濟(jì)制約 因素通常要求封裝使用專門的基板材料，例如有機(jī)材料，與硅芯片相比，其通常可具有不同 的導(dǎo)熱性和熱膨脹系數(shù)，因此，在附著至相應(yīng)封裝基板的半導(dǎo)體設(shè)備成品運(yùn)行期間，基于硅 的半導(dǎo)體芯片與封裝基板的熱膨脹行為中的嚴(yán)重失配可導(dǎo)致發(fā)生顯著的機(jī)械應(yīng)力。因此， 可使該金屬化系統(tǒng)過早失效，后面將參照?qǐng)DIa和圖Ib進(jìn)行詳細(xì)描述。圖Ia示意顯示為集成電路150的剖視圖，該集成電路150包括通過凸塊結(jié)構(gòu)160 與封裝基板170連接的半導(dǎo)體管芯或芯片100，其中，封裝基板170大體由有機(jī)材料構(gòu)成，例 如適當(dāng)?shù)木酆衔锊牧系?。半?dǎo)體芯片100通?？砂ɑ?01，例如硅基板或SOI基板，取 決于集成電路150的電路布局和性能的整體配置。另外，基于硅的半導(dǎo)體層102通?？稍O(shè)置 在基板101的“上方”，其中，半導(dǎo)體層102可包括集成電路150的期望功能行為所需的大量 電路元件，例如晶體管、電容、電阻等。如前所述，在當(dāng)前以批量生產(chǎn)技術(shù)生產(chǎn)的復(fù)雜半導(dǎo)體 設(shè)備中，電路元件的關(guān)鍵尺寸的不斷縮小可使得晶體管的關(guān)鍵尺寸達(dá)50nm甚至更小量級(jí)。 而且，半導(dǎo)體芯片100可包括金屬化系統(tǒng)110，其在改進(jìn)設(shè)備中可包括多個(gè)金屬化層，亦即， 多個(gè)設(shè)備層，其中，金屬導(dǎo)線和通孔可嵌入在適當(dāng)?shù)慕殡姴牧现?。如上所述，在各種金屬化 層中所使用的該相應(yīng)介電材料的至少其中部分可由降低機(jī)械穩(wěn)定性的材料構(gòu)成，以使相鄰 金屬導(dǎo)線的寄生電容盡可能低。如前所述，該凸塊結(jié)構(gòu)160的至少其中部分可作為金屬化 系統(tǒng)110的一部分而提供，其中，由例如焊錫材料構(gòu)成的相應(yīng)凸塊可設(shè)在系統(tǒng)110的最外金 屬化層上。另一方面，封裝基板107可包括具有適當(dāng)位置和適當(dāng)尺寸的接觸墊(未圖示)， 其可與相應(yīng)凸塊接觸，以在施加熱量和/或機(jī)械壓力后建立機(jī)械和電性連接。另外，封裝基 板170可包括任意適當(dāng)?shù)膶?dǎo)線，以連接凸塊結(jié)構(gòu)160的凸塊和相應(yīng)終端，從而可建立與例如 印刷電路板等其他周邊部件的電性接口。出于方便，在封裝基板170中的任何這樣的導(dǎo)線 未圖示。在集成電路150運(yùn)行期間，形成在半導(dǎo)體層102中或形成在半導(dǎo)體層102上方的 電路元件可在半導(dǎo)體芯片100內(nèi)部產(chǎn)生熱量，該熱量可例如通過金屬化系統(tǒng)110和凸塊結(jié) 構(gòu)160和/或基板101散發(fā)，這取決于基板101的總體導(dǎo)熱性。例如，SOI基板的散熱能力 可遠(yuǎn)低于純硅基板，因?yàn)楦綦x半導(dǎo)體層102與剩余基板材料的絕緣氧化埋層的降低的導(dǎo)熱 性。這樣，主要的散熱路徑可表示為凸塊結(jié)構(gòu)160和封裝基板107。因此，在半導(dǎo)體芯片100以及封裝基板170中可產(chǎn)生稍高的平均溫度，其中，如前所述，該兩部件之間的熱膨脹系數(shù) 失配可引起顯著機(jī)械應(yīng)力。如箭頭103和173所示，封裝基板170的熱膨脹大于半導(dǎo)體芯片 100，其中，相應(yīng)的失配可因此導(dǎo)致顯著的熱應(yīng)力，尤其是在半導(dǎo)體芯片100與封裝基板170 之間的“接口”處，亦即，在集成電路150運(yùn)行期間，尤其凸塊結(jié)構(gòu)160和金屬化系統(tǒng)110可 遭受因熱失配而引起的顯著剪切力(sheer force) 0復(fù)雜介電材料的降低機(jī)械穩(wěn)定性和降 低黏附性可導(dǎo)致產(chǎn)生相應(yīng)缺陷，從而可影響集成電路150的總體可靠性。圖Ib示意顯示為在集成電路150運(yùn)行時(shí)，通常情況下，金屬化系統(tǒng)110的部分放 大視圖。如圖所示，金屬化系統(tǒng)110可包括多個(gè)金屬化層，其中，出于方便，圖中顯示兩個(gè) 金屬化層120和130。例如，金屬化層120可包括介電材料121，其中可嵌入有相應(yīng)的金屬 導(dǎo)線122和通孔123。類似地，金屬化層130可包括介電材料131以及金屬導(dǎo)線132和通 孔133。另外，金屬化層120、130通?？煞謩e包括蝕刻阻擋/覆蓋層(etch stop/capping layer) 124、134，其可方便地由具有蝕刻阻擋能力、封閉銅等期望特性的適當(dāng)材料的形式構(gòu) 成。而且，如前所述，在金屬化系統(tǒng)110的所述金屬化層的至少其中一些中可包括低k介電 材料或ULK材料形式的敏感介電材料，其與例如氮化硅、碳化硅、含氮碳化硅等經(jīng)常作為蝕 刻阻擋/覆蓋層124、134的其他介質(zhì)相比，具有顯著降低機(jī)械穩(wěn)定性。因此，在集成電路運(yùn) 行期間，如箭頭103、173(參照?qǐng)Dla)所示的熱膨脹的不同行為引起的顯著機(jī)械應(yīng)力可被傳 遞至金屬化層120、130中，如103a所示。因此，機(jī)械應(yīng)力103a還可作用在介電材料131和 121中，導(dǎo)致誘導(dǎo)有些明顯的應(yīng)變狀態(tài)，從而可導(dǎo)致生成缺陷121a、131a，最終由于與例如 二氧化硅等傳統(tǒng)介電材料相比，ULK介電材料的黏附性降低，例如由于材料121、131與蝕刻 阻擋/覆蓋層124、134的黏附性降低而與下層材料124、134分別形成一定程度的脫層。因 此，該脫層可最終導(dǎo)致金屬化系統(tǒng)110過早失效，從而降低集成電路150的總體可靠性(參 照?qǐng)Dla)。在進(jìn)一步降低相應(yīng)金屬間介質(zhì)的介電常數(shù)的同時(shí)增加相應(yīng)芯片區(qū)域的尺寸以進(jìn) 一步提升集成電路的總體功能的改進(jìn)工藝技術(shù)中，復(fù)雜金屬化系統(tǒng)的降低的可靠性問題被 進(jìn)一步惡化。另一方面，總體電路布局的復(fù)雜性的增加還可要求增加堆迭金屬化層的數(shù)量， 如前所述，其可能額外導(dǎo)致機(jī)械穩(wěn)定性降低，從而進(jìn)一步降低復(fù)雜集成電路的可靠性。而 且，提供凸塊結(jié)構(gòu)160(參照?qǐng)Dla)可使封裝基板與半導(dǎo)體芯片之間產(chǎn)生稍緊的機(jī)械耦接 (mechanical coupling)，從而可“有效”地將最終的機(jī)械應(yīng)力傳遞至位在凸塊結(jié)構(gòu)160下 方的金屬化層，從而使得弱部件，例如低k介電材料，不得不適應(yīng)顯著機(jī)械應(yīng)力，該顯著機(jī) 械應(yīng)力可能周期性發(fā)生，尤其是當(dāng)集成電路150運(yùn)行期間使用循環(huán)運(yùn)行模式時(shí)。因此，在涉及包含復(fù)雜介電材料的性能驅(qū)動(dòng)的金屬化系統(tǒng)的傳統(tǒng)方法中，必須將 半導(dǎo)體芯片的總體尺寸限制在適當(dāng)?shù)某叽?，以將總體機(jī)械應(yīng)力分量保持在可接受的程度。 在其他情況下，可限制金屬化層的數(shù)目，從而還限制封裝密度和/或電路布局的復(fù)雜性。在 其他傳統(tǒng)方法中，可使用不太復(fù)雜的介電材料以提升總體機(jī)械穩(wěn)定性，由此犧牲了集成電 路的性能。針對(duì)上述情況，本發(fā)明涉及技術(shù)及半導(dǎo)體設(shè)備，可提升復(fù)雜半導(dǎo)體設(shè)備的金屬化 系統(tǒng)的可靠性，并避免或至少降低上述一個(gè)或多個(gè)問題所造成的影響。

發(fā)明內(nèi)容
一般而言，本發(fā)明涉及技術(shù)和半導(dǎo)體設(shè)備，以可提升復(fù)雜金屬化系統(tǒng)的可靠性，并 提供包含復(fù)雜介電材料的期望數(shù)量的金屬化層。為此目的，可將單個(gè)芯片區(qū)域“分為”兩 個(gè)部分或更多個(gè)部分，將所述部分在一定程度上機(jī)械去耦，以使任意應(yīng)力分量可作用在所 述具有適當(dāng)尺寸的兩個(gè)部分或更多個(gè)部分，從而適應(yīng)當(dāng)前的機(jī)械應(yīng)力條件，同時(shí)提供必要 的可靠性。在這里揭露的某些實(shí)施方式中，可通過提供應(yīng)力松弛區(qū)(stress relaxation region)或“膨脹”間隙將單個(gè)芯片區(qū)域劃分為機(jī)械交互作用降低的兩個(gè)或更多個(gè)部分，并 仍保持各部分之間的電性連接。該應(yīng)力松弛區(qū)或“膨脹”間隙可延伸穿過一個(gè)或多個(gè)金屬 化層，甚至在某些實(shí)施例中，延伸進(jìn)入或穿過該半導(dǎo)體芯片的基板。與該半導(dǎo)體設(shè)備相比， 該應(yīng)力松馳區(qū)可例如在熱膨脹、彈性等方面具有不同的特性，從而在例如以相對(duì)該半導(dǎo)體 芯片具有熱失配的封裝基板為基礎(chǔ)的該半導(dǎo)體設(shè)備運(yùn)行期間和/或例如封裝以及連接凸 塊結(jié)構(gòu)與封裝基板等特定制造階段中可實(shí)現(xiàn)相應(yīng)的“去耦(decoupling) ”，從而降低可在傳 統(tǒng)方法中導(dǎo)致可靠性顯著降低的缺陷生成的概率。因此，本發(fā)明可保持在考慮中的期望程 度的電性性能和/或電路布局復(fù)雜性，并以單個(gè)半導(dǎo)體芯片的至少兩個(gè)部分的機(jī)械去耦為 基礎(chǔ)提升可靠性。這里所揭露的一種半導(dǎo)體設(shè)備包括基板以及形成在該基板上方的半導(dǎo)體材料。而 且，該半導(dǎo)體設(shè)備包括形成在該半導(dǎo)體材料中和該半導(dǎo)體材料上方的多個(gè)電路元件以及形 成在該多個(gè)電路元件上方的金屬化系統(tǒng)，其中，該金屬化系統(tǒng)包括一個(gè)或多個(gè)金屬化層以 及經(jīng)配置以連接封裝基板的最外接觸層(final contact layer)。另外，該半導(dǎo)體設(shè)備包括 至少設(shè)在該金屬化系統(tǒng)中的應(yīng)力松馳區(qū)，其中，該應(yīng)力松馳區(qū)將該金屬化系統(tǒng)至少分為第 一部分和第二部分，該應(yīng)力松馳區(qū)包括位在該一個(gè)或多個(gè)金屬化層的至少其中一個(gè)中的金 屬導(dǎo)線部分，以電性連接該第一部分和該第二部分。本發(fā)明所揭露的一種進(jìn)一步的半導(dǎo)體設(shè)備包括基板以及形成在該基板上方的半導(dǎo) 體材料中或上方的多個(gè)晶體管元件。另外，提供多個(gè)堆迭金屬化層，其中，該金屬化層的至少 其中一層包括形成在低k介電材料中的金屬導(dǎo)線。最后，該半導(dǎo)體設(shè)備包括延伸穿過該多個(gè) 堆迭金屬化層的各層的膨脹間隙(expansion gap)，其中，該膨脹間隙延伸至該基板內(nèi)。這里所揭露的一種說明的方法涉及半導(dǎo)體設(shè)備的形成。該方法包括在包括多個(gè) 晶體管元件的半導(dǎo)體層上方形成一個(gè)或多個(gè)金屬化層。此外，該方法包括形成至少一溝道 (trench)延伸穿過該一個(gè)或多個(gè)金屬化層的至少其中一個(gè)，其中，該溝道將該至少一個(gè)或 多個(gè)金屬化層的該至少其中一個(gè)分為第一部分和第二部分。


權(quán)利要求書進(jìn)一步定義本發(fā)明的實(shí)施例，并且下面參照附圖所作的詳細(xì)說明將使 本發(fā)明實(shí)施例變得更加清楚，其中圖Ia示意顯示為依據(jù)傳統(tǒng)設(shè)計(jì)包含通過凸塊結(jié)構(gòu)連接的半導(dǎo)體芯片和封裝基板 的集成電路的剖視圖；圖Ib示意顯示為依據(jù)傳統(tǒng)工藝技術(shù)包含敏感介電材料的半導(dǎo)體芯片的金屬化系 統(tǒng)的部分放大視圖；圖加和圖2b示意顯示為依據(jù)本發(fā)明實(shí)施例包含各應(yīng)力松弛區(qū)的半導(dǎo)體芯片的頂視圖，其中，該應(yīng)力松弛區(qū)亦稱為膨脹間隙，其可定義尺寸縮小且彼此之間機(jī)械交互作用降 低的各子區(qū)域；圖2c示意顯示為依據(jù)本發(fā)明實(shí)施例的半導(dǎo)體芯片的剖視圖，該半導(dǎo)體芯片包括 應(yīng)力松弛區(qū)或去耦區(qū)，以將該半導(dǎo)體芯片分成尺寸縮小的兩個(gè)部分或更多個(gè)部分，從而降 低在該金屬化系統(tǒng)中形成缺陷的概率；圖2d示意顯示為依據(jù)本發(fā)明另一些實(shí)施例的該應(yīng)力松弛區(qū)的部分頂視圖，其中， 顯示基于非線性配置金屬導(dǎo)線電性連接子部分的各種變化；圖2e示意顯示為依據(jù)本發(fā)明實(shí)施例包括復(fù)雜金屬化系統(tǒng)的半導(dǎo)體芯片在形成延 伸穿過該金屬化系統(tǒng)的溝道的制造階段期間中的部分剖視圖；圖2f和圖2g示意顯示為依據(jù)本發(fā)明另一些實(shí)施例以多個(gè)步驟形成應(yīng)力松弛區(qū)以 降低相應(yīng)蝕刻工藝的復(fù)雜性的不同制造階段期間中的半導(dǎo)體設(shè)備的剖視圖；以及圖池示意顯示為依據(jù)本發(fā)明另一些實(shí)施例的半導(dǎo)體設(shè)備的剖視圖，該半導(dǎo)體設(shè) 備的膨脹間隙或應(yīng)力松弛區(qū)延伸至該半導(dǎo)體基板內(nèi)，其中，在最終制造階段通過移除該基 板的背面的材料可增強(qiáng)機(jī)械去耦。
具體實(shí)施例方式盡管下述詳細(xì)說明以及附圖所示的實(shí)施例對(duì)本發(fā)明作了描述，應(yīng)當(dāng)理解，下述詳 細(xì)說明以及附圖并非意圖將本發(fā)明限制在特定揭露的實(shí)施例，所述實(shí)施例僅示例本發(fā)明的 各種實(shí)施方式，其范圍由所附權(quán)利要求書定義。一般而言，本發(fā)明解決改進(jìn)半導(dǎo)體設(shè)備中金屬化系統(tǒng)的降低的可靠性問題，該問 題起因在特定制造階段期間中尤其在連接至熱膨脹系數(shù)與半導(dǎo)體芯片不同的封裝基板的 集成電路運(yùn)行期間施加在該金屬化系統(tǒng)的機(jī)械應(yīng)力。為此目的，這里所揭露的原理意圖針 對(duì)機(jī)械應(yīng)力“縮小”該半導(dǎo)體芯片的有效尺寸，并針對(duì)電性行為保持期望的芯片尺寸增加。 亦即，可依據(jù)期望的復(fù)雜的總體電路布局要求選擇該芯片尺寸，其中，可保留一定量的芯片 面積進(jìn)行區(qū)域設(shè)置，可以“機(jī)械”地將該芯片區(qū)域劃分為兩個(gè)或更多個(gè)子區(qū)域，并且仍然保 持該整個(gè)芯片區(qū)域的電性完整性。因此，所述區(qū)域，亦稱作膨脹間隙、應(yīng)力松弛區(qū)、機(jī)械去耦 區(qū)等，可使各該子區(qū)域響應(yīng)機(jī)械應(yīng)力，該機(jī)械應(yīng)力例如可由熱膨脹系數(shù)失配引起，其對(duì)于通 過該應(yīng)力松弛區(qū)隔離的相鄰子區(qū)域的影響顯著降低。因此，可將各子區(qū)域的尺寸維持在關(guān) 鍵尺寸以下，若在該尺寸以上，則在有關(guān)金屬化層的數(shù)量及其中所使用的介電材料等其他 給定條件下可發(fā)生無法接受的可靠性損失。另一方面，可通過在各該子區(qū)域之間適當(dāng)提供 金屬導(dǎo)線而保留整體芯片區(qū)域的電性“一致性(unity) ”，不過，該金屬導(dǎo)線經(jīng)配置以承受在 制造程序和/或設(shè)備運(yùn)行期間因機(jī)械應(yīng)力和/或熱條件引起的一定程度的體積縮小或膨 脹。在某些實(shí)施例中，可至少在關(guān)鍵金屬化層內(nèi)提供相應(yīng)的應(yīng)力松弛區(qū)，以限制例如由半導(dǎo) 體芯片與附著封裝基板之間的熱失配引發(fā)的任意機(jī)械應(yīng)力的量級(jí)，而在其他情況下，該應(yīng) 力松弛區(qū)可延伸穿過該整個(gè)金屬化系統(tǒng)，并延伸進(jìn)入或穿過該半導(dǎo)體芯片的基板材料。在 某些實(shí)施例中，可使用適當(dāng)材料填充該應(yīng)力松弛區(qū)，以獲得各該子區(qū)域?qū)τ跓釕?yīng)力和機(jī)械 應(yīng)力的期望響應(yīng)。亦即，與該半導(dǎo)體芯片的初始材料相比，相應(yīng)填充材料在例如彈性、熱膨 脹系數(shù)、導(dǎo)熱性等方面具有不同的特性。這樣，可依據(jù)設(shè)備和工藝要求修改該應(yīng)力松弛區(qū)的 特性，其中，如必要的話，可在不同的區(qū)域提供不同的特性，甚至可在單個(gè)松弛區(qū)內(nèi)提供不同特性的填充材料。例如，可使用與封裝基板具有類似熱膨脹特性的填充材料，例如有機(jī)填 充材料的形式，從而提供橫向應(yīng)力分量，其可在一定程度上抵消該金屬化系統(tǒng)中引入的相 應(yīng)機(jī)械應(yīng)力分量。亦即，在該封裝基板的熱膨脹增加期間，在該金屬化層中引入的相應(yīng)拉伸 應(yīng)力可至少在一定程度上由該應(yīng)力松弛區(qū)，亦即包含其中的相應(yīng)填充材料的相應(yīng)壓縮應(yīng)力 補(bǔ)償。如前所述，可例如沿深度方向變更該填充材料的特性，以針對(duì)特定的設(shè)備層專門設(shè)計(jì) 相應(yīng)的松弛區(qū)“響應(yīng)”。例如，盡管在該金屬化系統(tǒng)的其他部分中，可在下層設(shè)備層或該基板 內(nèi)提供該填充材料的壓縮行為，但該填充材料的增強(qiáng)導(dǎo)熱性和/或?qū)щ娦杂欣诶缣嵘?SOI基板的總體熱特性，此時(shí)具有增強(qiáng)導(dǎo)熱性的該填充材料可延伸穿過絕緣埋層。在其他情 況下，可將該填充材料的其中至少一部分用作連接不同設(shè)備層的電性接觸或通過將導(dǎo)電填 充材料用作有效防護(hù)而提升不同子區(qū)域的電性抗干擾力。例如，對(duì)于半導(dǎo)體芯片的高性能 子區(qū)域，例如包括具有高開關(guān)速度的電路的邏輯部分，可在應(yīng)力松弛區(qū)提供幾乎完全橫向 封閉該關(guān)鍵子區(qū)域的導(dǎo)電填充材料而將其有效屏蔽。在其他情況下，可在該應(yīng)力松弛區(qū)的 其中至少某些部分中實(shí)施電性主動(dòng)結(jié)構(gòu)，例如電容結(jié)構(gòu)，其可響應(yīng)機(jī)械應(yīng)力和熱應(yīng)力，從而 有效監(jiān)控各子區(qū)域的狀態(tài)。在其他情況下，可在該應(yīng)力松弛區(qū)的填充材料以及相應(yīng)配置的 基礎(chǔ)上建立適當(dāng)?shù)娜ヱ铍娙荨Ｒ虼?，除某些?shí)施例中的機(jī)械特性外，還可通過應(yīng)力松弛區(qū)或 至少其中某些部分實(shí)現(xiàn)散熱增強(qiáng)、開關(guān)噪聲屏蔽、熱感應(yīng)應(yīng)用等額外功能。因此，除針對(duì)在 考慮中的給定的金屬化系統(tǒng)組態(tài)以及電路布局復(fù)雜性提升可靠性外，本發(fā)明還可實(shí)現(xiàn)總體 性能的提升。圖加至圖池進(jìn)一步詳細(xì)描述本發(fā)明的實(shí)施例。圖加示意顯示為半導(dǎo)體芯片200的頂視圖，該半導(dǎo)體芯片200具有特定橫向尺 寸，以依據(jù)給定電路布局容納一個(gè)或多個(gè)功能電路單元。亦即，可將半導(dǎo)體芯片200形成需 要的尺寸以使大量電路元件形成在其中，從而獲得給定電路配置所要求的電性性能。另外， 例如，如前所述，可向一個(gè)或多個(gè)相應(yīng)的金屬化層(未圖示)提供復(fù)雜介電材料，例如低k 介質(zhì)、ULK材料等，以針對(duì)金屬化系統(tǒng)(圖加未圖示)的架構(gòu)等選擇半導(dǎo)體芯片200的總體 配置，從而獲得期望的性能級(jí)別。應(yīng)當(dāng)了解，半導(dǎo)體芯片200可包括大量的電路元件，以與 傳統(tǒng)半導(dǎo)體設(shè)備相比，在給定電性性能標(biāo)準(zhǔn)下提供具有高復(fù)雜度的相應(yīng)功能單元，因?yàn)榕c 傳統(tǒng)技術(shù)不同，芯片200的橫向尺寸不會(huì)受熱性能以及相應(yīng)封裝基板的限制，而在傳統(tǒng)技 術(shù)中，對(duì)于金屬化系統(tǒng)的給定技術(shù)標(biāo)準(zhǔn)，亦即，金屬化層的數(shù)量以及其關(guān)于其中使用的介電 材料的配置會(huì)由于該金屬化系統(tǒng)所需的可靠性程度而受限制。為此目的，在某些實(shí)施例中， 可以一個(gè)或多個(gè)應(yīng)力松弛區(qū)280aJ80b為基礎(chǔ)將半導(dǎo)體芯片200 “分割”為兩個(gè)或更多個(gè) 子區(qū)域200a、200b、200c。亦即，如前所述，區(qū)域^0a、280b為相鄰子區(qū)域提供一定程度的機(jī) 械去耦效果，從而加強(qiáng)對(duì)熱應(yīng)力分量的響應(yīng)，其可直接體現(xiàn)為半導(dǎo)體芯片200的相應(yīng)金屬 化系統(tǒng)的可靠性提升。例如，區(qū)域^0a、280b可為溝道，其中可至少部分由適當(dāng)材料填充， 從而使各區(qū)域200a、…、200c能夠響應(yīng)機(jī)械應(yīng)力而不會(huì)顯著影響相鄰子區(qū)域。例如，相應(yīng) 填充材料可黏附至相鄰子區(qū)域，并提供一定程度的彈性，從而由于區(qū)域觀如、28(^的緩沖 效果(buffering effect)而使該相應(yīng)子區(qū)域在不顯著影響相鄰子區(qū)域的情況下收縮或膨 脹。在示例中，應(yīng)力松弛區(qū)^Ob可使子區(qū)域200c通過膨脹或收縮而響應(yīng)熱應(yīng)力或機(jī)械應(yīng) 力，而基本不會(huì)顯著影響相鄰子區(qū)域200b，該子區(qū)域200b同樣可單獨(dú)膨脹或收縮而不對(duì)相 鄰子區(qū)域200a、200C產(chǎn)生顯著機(jī)械應(yīng)力。因此，半導(dǎo)體芯片200貼附至封裝基板時(shí)，子區(qū)域200a、200b、200c可各自遵循該封裝基板的熱致收縮或膨脹，并且同時(shí)保持最終應(yīng)力分量與 芯片200的金屬化系統(tǒng)的機(jī)械性能一致。另一方面，可保持不同子區(qū)域200a、200b、200c之間的電性連接，從而保持芯片 200整體的電性完整性，后面將參照?qǐng)D2c和圖2d進(jìn)行詳細(xì)解釋。在某些實(shí)施例中，針對(duì)電 性連接，可選擇子區(qū)域200a、…、200c，以使所述區(qū)域代表芯片200的整體電路的功能單元， 其中，僅須在區(qū)域200a、"*、200C所代表的不同功能單元之間建立適度少量的電性連接。例 如，可考慮將復(fù)雜集成電路例如CPU的存儲(chǔ)器區(qū)作為功能單元，其可通過區(qū)域^0a、280b的 其中一區(qū)域與例如CPU內(nèi)核、電源電子等其他子區(qū)域隔離。在其他情況下，可針對(duì)例如該金 屬化系統(tǒng)中金屬導(dǎo)線的“密度”(其中，低密度金屬導(dǎo)線有利于在其中定位區(qū)域^0a、280b 的其中一區(qū)域)，運(yùn)行期間芯片200內(nèi)部的溫度分布，在芯片200的特定區(qū)域提供額外的熱 功能和/或電性功能等標(biāo)準(zhǔn)選擇區(qū)域^0a、280b以及子區(qū)域200a、···、200c的配置。例如， 如前所述，還可利用區(qū)域^0a、280b的至少其中一部分提升總體導(dǎo)熱性，尤其在SOI設(shè)備中 的總體導(dǎo)熱性，以使區(qū)域200a、…、200c的其中一個(gè)或多個(gè)可代表運(yùn)行期間熱量產(chǎn)生增加 的區(qū)域。圖2b示意顯示為由網(wǎng)絡(luò)式應(yīng)力松弛區(qū)^0a、…、280g定義的數(shù)量較多的子區(qū)域 200a、…、200η。如圖所示，可依據(jù)總體設(shè)備要求通過區(qū)域^0a、…、^Og獨(dú)立調(diào)整各子區(qū) 域200a、…、200η的尺寸和形狀。圖2c示意顯示為依據(jù)圖加的IIc剖面的半導(dǎo)體芯片200的部分剖視圖。如圖所 示，芯片200可包括基板201，其可為任意適當(dāng)?shù)妮d體材料，以在其上方形成半導(dǎo)體層202， 在該半導(dǎo)體層202中或該半導(dǎo)體層202上方可形成晶體管、電容等電路元件。例如，基板 201可為硅基板，當(dāng)考慮SOI配置時(shí)，該基板可至少在芯片200的某些區(qū)域中包括絕緣埋層 (buried insulating layer) 201a。不過，應(yīng)當(dāng)了解，這里所揭露的原理還可應(yīng)用在任意其 他合適的芯片配置，其中，可在適當(dāng)?shù)妮d體材料上方形成半導(dǎo)體層。而且，半導(dǎo)體芯片200 可包括金屬化系統(tǒng)210，其可在例如金屬化層的數(shù)目、其中包含的介電材料類型等方面具有 期望的配置。例如，金屬化系統(tǒng)210可包括多個(gè)金屬化層220、230、對(duì)0，各層可包含多個(gè)金 屬導(dǎo)線和通孔，以提供位在子區(qū)域200c、200b內(nèi)的電路元件的電性連接。出于方便，圖2c未 圖示任意此類金屬導(dǎo)線和通孔。如前所述，金屬化層220、230、M0的至少其中一些可包括 復(fù)雜介電材料。例如，該金屬化層220、230、240的各層可分別包括介電材料221、231、對(duì)1， 其可包含低k介電材料或ULK材料。而且，金屬化層220、230、240的至少其中一些可分別包 括金屬導(dǎo)線222、232、對(duì)2，以穿過該應(yīng)力松弛區(qū)^Ob電性連接子區(qū)域200c和子區(qū)域200b。 應(yīng)當(dāng)了解，圖2c未圖示連接金屬導(dǎo)線222、232、242與區(qū)域200c、200b中的設(shè)備層202的電 路元件的相應(yīng)互連結(jié)構(gòu)。另外，芯片200可包括區(qū)域^Ob,其可延伸穿過整個(gè)金屬化系統(tǒng)210、半導(dǎo)體層202 和基板201。該基板201可包括絕緣埋層201a。在其他實(shí)施例中，如后所述，如認(rèn)為機(jī)械去 耦或橫向應(yīng)力傳遞的不連續(xù)僅在特定設(shè)備層中合適，則區(qū)域^Ob可延伸至特定深度。區(qū)域 280b可為溝道，其由適當(dāng)?shù)奶畛洳牧?81填充，以提供期望的機(jī)械去耦特性。例如，可使用 現(xiàn)有技術(shù)的多個(gè)聚合物材料，其為區(qū)域200c、200b提供充足的黏附性，以在后續(xù)工藝期間 中使芯片200保持一定程度的機(jī)械穩(wěn)定性，并仍使區(qū)域200c、200b能夠各自進(jìn)行一定程度 的膨脹和收縮，如前所述。在某些實(shí)施例中，填充材料281的熱膨脹系數(shù)可與在后續(xù)制造階段與半導(dǎo)體電路200連接的封裝基板的材料的熱膨脹系數(shù)接近。在其他情況下，可使用增 強(qiáng)彈性材料，而在其他情況下，可提供額外的或替代性的具有增強(qiáng)導(dǎo)熱性的填充材料，其在 區(qū)域^Ob中至少達(dá)到一定高度。例如，在SOI配置中，可在區(qū)域^Ob中提供具有增強(qiáng)導(dǎo)熱 性的材料以顯著增強(qiáng)基板201的散熱能力，至少增強(qiáng)自半導(dǎo)體層202穿過絕緣埋層210a延 伸至基板201的部分的散熱能力。因此，在區(qū)域^Ob中填充具有增強(qiáng)導(dǎo)熱性的適當(dāng)填充材 料281可顯著改善SOI設(shè)備中較差的熱行為。圖2d示意顯示為經(jīng)設(shè)計(jì)以連接子區(qū)域200c和200b的金屬導(dǎo)線222、232、242的 各種變化視圖。亦即，金屬導(dǎo)線222、232、242可包括延伸穿過區(qū)域^Ob的非線性導(dǎo)線部 分，其可允許區(qū)域200c、200d之間的后續(xù)機(jī)械位移而不會(huì)對(duì)電性連接帶來負(fù)面影響。如圖 所示，在區(qū)域^Ob內(nèi)的非線性導(dǎo)線部分Mh可使用任意類型的“彎折”配置，以使金屬導(dǎo) 線M2以及圖2d未圖示的金屬導(dǎo)線232、222獲得期望的“彈性”。圖2e示意顯示為沿圖加的剖面IIe的又一剖視圖。如圖所示，半導(dǎo)體設(shè)備200 可包括基板201，其上方形成設(shè)備層202和金屬化系統(tǒng)210。金屬化系統(tǒng)210可具有作為最 外金屬化層的凸塊結(jié)構(gòu)260，其經(jīng)設(shè)計(jì)以連接封裝基板，如參照集成電路150 (參照?qǐng)Dla)所 述。例如，凸塊結(jié)構(gòu)260可包括適當(dāng)?shù)慕殡姴牧?61和相應(yīng)的凸塊沈2，其可形成在適當(dāng)?shù)?“凸塊下(imderbump) ”金屬262上，該“凸塊下”金屬262可依次連接金屬化層MO的金屬 區(qū)M3。如前所述，金屬化系統(tǒng)210可包括任意數(shù)目的金屬化層，其中，出于方便，圖中顯示 三層金屬化層220、230、對(duì)0。金屬化系統(tǒng)210可提供位在子區(qū)域200c中的電路元件2(Mc 與位在子區(qū)域200b中的電路元件204b的電性連接。而且，金屬化系統(tǒng)210可包括適當(dāng)?shù)?金屬導(dǎo)線和互連結(jié)構(gòu)，以電性連接子區(qū)域200c、200b，如前所述。出于方便，圖中顯示單條金 屬導(dǎo)線222，其提供穿過即將形成區(qū)域^Ob的區(qū)域的電性連接，其中該區(qū)域^Ob將以相應(yīng) 蝕刻掩膜205為基礎(chǔ)形成。圖加至圖加所示的半導(dǎo)體設(shè)備200可以下列工藝為基礎(chǔ)形成。如前所述，針對(duì)
半導(dǎo)體設(shè)備200分組為子區(qū)域200a.....200b (參照?qǐng)D加和圖沘)，電路元件2(Mc、204b
以及其他區(qū)域中的任意其他電路元件可通過適當(dāng)定義其位置而形成。形成電路元件2(Mc、 204d的制造程序可包含任意合適的技術(shù)，以形成具有期望電性行為以及設(shè)計(jì)規(guī)則所需的關(guān) 鍵尺寸的電路元件。例如，在復(fù)雜應(yīng)用中，電路元件2(Mc、204d的關(guān)鍵尺寸，例如場效應(yīng)晶 體管的柵長等，可約為50納米(nm)及以下。隨后，可形成適當(dāng)?shù)慕佑|結(jié)構(gòu)206作為電路元 件2(Mc、204b與金屬化系統(tǒng)210之間的接口。接著，可形成各金屬化層220、230、M0，其中， 可使用結(jié)合例如低k介電材料等期望材料的適當(dāng)工藝技術(shù)。而且，連接金屬導(dǎo)線(例如導(dǎo) 線22 可具有與區(qū)域^Ob對(duì)應(yīng)的非線性部分，以使區(qū)域200c、200b之間的電性連接具有 期望的機(jī)械“彈性”。最后，凸塊結(jié)構(gòu)206可形成作為系統(tǒng)210的最外金屬化層，其中，可采 用適當(dāng)?shù)墓に嚰夹g(shù)以適當(dāng)選擇凸塊沈2的位置而不干涉區(qū)域^0b。接著，蝕刻掩膜205可 為一種抗蝕劑掩膜，其可與例如氮化硅、二氧化硅等硬掩膜材料結(jié)合。掩膜205可具有開口 20 ，用以定義區(qū)域觀此的橫向尺寸。例如，寬度205w可在數(shù)微米(μπι)至數(shù)十微米范圍 內(nèi)，取決于區(qū)域200c、200b期望的熱膨脹或收縮，還取決于各該子區(qū)域的尺寸。在其他實(shí)施例中，若蝕刻掩膜205與凸塊262的設(shè)置不符，則可在形成凸塊262和 蝕刻工藝程序207之前提供掩膜205，以蝕刻穿過金屬化系統(tǒng)210并可穿過設(shè)備層202并進(jìn) 入基板201內(nèi)，并且可在形成凸塊262之前執(zhí)行隨后相應(yīng)溝道的重新填充工藝。在工藝程序207期間，可使用各向異性蝕刻配方(anisotropic etch recipe)，其可基于氟或含蝕刻 化學(xué)劑的氟，以針對(duì)任意金屬導(dǎo)線(例如導(dǎo)線222)選擇性蝕刻穿過介電材料，導(dǎo)線222可 由適當(dāng)?shù)膶?dǎo)電或介電蝕刻阻擋材料覆蓋，因此可保證相應(yīng)蝕刻工藝期間金屬導(dǎo)線222的完 整性。例如，對(duì)于多個(gè)成熟的等離子輔助蝕刻配方，多個(gè)導(dǎo)電覆蓋材料具有高的抗蝕刻性， 其中，銅本質(zhì)上難以由等離子輔助蝕刻技術(shù)蝕刻，從而獲得期望的蝕刻選擇性。在其他情況 下，用以蝕刻并重新填充相應(yīng)區(qū)域^Ob的程序207可以多個(gè)工藝步驟的一個(gè)程序執(zhí)行，以 放寬對(duì)相應(yīng)圖案化程序的限制，后面會(huì)作詳細(xì)描述。因此，將相應(yīng)溝道蝕刻至特定深度后， 或可利用例如CVD技術(shù)、自旋式技術(shù)等沉積適當(dāng)?shù)奶畛洳牧希Q于要填充的材料的特性 和類型。圖2f示意顯示為依據(jù)本發(fā)明另一些實(shí)施例的半導(dǎo)體設(shè)備200，其中，可以數(shù)個(gè)步 驟形成區(qū)域208b。如圖所示，在形成一個(gè)或多個(gè)金屬化層例如金屬化層200后，可提供掩膜 205b以至少蝕刻穿過金屬化層220并可穿過設(shè)備層202。因此與需要蝕刻較大量設(shè)備層的 工藝技術(shù)相比，該技術(shù)增強(qiáng)了對(duì)蝕刻工藝的控制。圖2g示意顯示為蝕刻形成延伸至金屬化層220內(nèi)的溝道之后的半導(dǎo)體設(shè)備 200。如區(qū)域^Ob的總體配置需要，溝道觀沘可延伸至基板201或延伸至基板201內(nèi)或延 伸穿過基板201。隨后，可執(zhí)行相應(yīng)的沉積工藝207a，從而以如前所述的適當(dāng)填充材料重新 填充溝道觀213。應(yīng)當(dāng)了解，工藝207a可包含多個(gè)沉積工藝，其可與蝕刻工藝結(jié)合，取決于 該填充材料的特性。例如，可在溝道 2b的下部填充具有增強(qiáng)導(dǎo)熱性的材料，尤其是如前 所述當(dāng)溝道延伸穿過絕緣埋層時(shí)。如果必須在溝道中填充另一類型的材料，可 例如通過蝕刻工藝移除任意多余材料，并隨后可沉積不同的填充材料。在其他情況下，可執(zhí) 行共形沉積工藝(conformal deposition process)以在溝道的側(cè)壁部分沉積導(dǎo)電材 料，隨后沉積介電材料，其中，如需要，可部分移除先前沉積的導(dǎo)電材料，從而避免干涉金屬 化層220的電性行為。在這種情況下，區(qū)域^Ob還可在電磁抗干擾力方面提供增強(qiáng)屏蔽效 果。在其他情況下，可自溝道的底部移除相應(yīng)的導(dǎo)電材料，以獲得電容結(jié)構(gòu)。該電容 結(jié)構(gòu)可用在電性監(jiān)控任務(wù)、電荷存儲(chǔ)等。重填溝道后，通過形成額外的金屬化層并重復(fù)上述相應(yīng)的制造程序可持續(xù) 進(jìn)一步的工藝，以在松弛的工藝條件下提供區(qū)域^Ob的進(jìn)一步的部分。圖池示意顯示為依據(jù)另一些實(shí)施例在改進(jìn)制造步驟中的半導(dǎo)體設(shè)備200的剖視 圖。如圖所示，區(qū)域^Ob可延伸穿過金屬化系統(tǒng)210并延伸至基板201內(nèi)，但可保持基板 201的剩余厚度210r以在加工與處理基板201期間為半導(dǎo)體設(shè)備20提供增強(qiáng)的機(jī)械完整 性。亦即，在區(qū)域^Ob蝕刻溝道、重新填充該溝道等相應(yīng)處理過程期間中，即使為使貼附至 封裝基板的設(shè)備200運(yùn)行期間區(qū)域200c、200b實(shí)現(xiàn)機(jī)械去耦而在區(qū)域^Ob中填充具有增 強(qiáng)彈性的填充材料，剩余厚度210r仍可提供增強(qiáng)完整性。因此，在切單基板201之前的總 體制造程序的最終階段中，可減少剩余厚度210r，從而自基板201的背面201b “暴露”區(qū)域 210b。為此目的，可執(zhí)行適當(dāng)?shù)难心スに嚭?或可使用蝕刻工藝，為此可使用成熟的蝕刻配 方或拋光配方。這樣，區(qū)域^Ob可完全延伸穿過剩余基板201，并且厚度減少可增強(qiáng)電性能 和熱性能。另外，減少基板201的厚度可增強(qiáng)區(qū)域^Ob的機(jī)械去耦效果。隨后，可通過對(duì) 基板201切單而持續(xù)進(jìn)一步的工藝以分離各半導(dǎo)體芯片并將所述芯片貼附至適當(dāng)?shù)姆庋b 基板，例如參照?qǐng)DIa所述。
因此，本發(fā)明提供半導(dǎo)體設(shè)備、集成電路及其制造技術(shù)，其中，通過適當(dāng)?shù)呐蛎涢g 隙或應(yīng)力松弛區(qū)將單個(gè)半導(dǎo)體芯片分為兩個(gè)或更多個(gè)子區(qū)域，從而提升金屬化系統(tǒng)的可靠 性。其中，該膨脹間隙或應(yīng)力松弛區(qū)可限制包括該半導(dǎo)體芯片及相應(yīng)封裝基板的集成電路 運(yùn)行期間發(fā)生的機(jī)械應(yīng)力量。這樣，相較傳統(tǒng)技術(shù)，本發(fā)明可使用以低k介電材料為基礎(chǔ)并 具有必要的大量金屬化層的復(fù)雜金屬化系統(tǒng)，而基本不受半導(dǎo)體芯片的較小的總體橫向尺 寸的限制。因此，與傳統(tǒng)設(shè)備相比，對(duì)于給定的電性性能，本發(fā)明可在單個(gè)半導(dǎo)體設(shè)備中納 入更多的功能，而不會(huì)犧牲金屬化系統(tǒng)的可靠性。在閱讀說明書后，本領(lǐng)域的技術(shù)人員可容易地對(duì)本發(fā)明作進(jìn)一步的修改和變更。 因此，說明書僅為說明性質(zhì)，目的在于教導(dǎo)本領(lǐng)域的技術(shù)人員實(shí)現(xiàn)本發(fā)明所揭露的原理的 一般方式。應(yīng)當(dāng)理解，所示方式應(yīng)當(dāng)被視作當(dāng)前的優(yōu)選實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體設(shè)備，包括多個(gè)電路元件，形成在半導(dǎo)體材料中或半導(dǎo)體材料上方；金屬化系統(tǒng)，形成在該多個(gè)電路元件上方，該金屬化系統(tǒng)包括一個(gè)或多個(gè)金屬化層以 及用以連接封裝基板的最外接觸層；以及應(yīng)力松弛區(qū)，至少設(shè)在該金屬化系統(tǒng)中，該應(yīng)力松弛區(qū)將該金屬化系統(tǒng)至少分為第一 部分和第二部分，該應(yīng)力松弛區(qū)包括金屬導(dǎo)線部分，其位在該一個(gè)或多個(gè)金屬化層的至少 其中一個(gè)中，用以電性連接該第一部分和該第二部分。
2.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該應(yīng)力松弛區(qū)延伸至該基板內(nèi)。
3.如權(quán)利要求2所述的半導(dǎo)體，其中，該應(yīng)力松弛區(qū)延伸穿過該基板。
4.如權(quán)利要求1所述的半導(dǎo)體，其中，該應(yīng)力松弛區(qū)包括填充材料，其熱膨脹系數(shù)不同 于該半導(dǎo)體材料的熱膨脹系數(shù)。
5.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該填充材料的熱膨脹系數(shù)大體等于該封裝 基板的熱膨脹系數(shù)。
6.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該應(yīng)力松弛區(qū)至少將該金屬化系統(tǒng)劃分為 三個(gè)部分或更多個(gè)部分，其中，該三個(gè)部分或更多個(gè)部分的至少其中一些部分通過該一個(gè) 或多個(gè)金屬化層的一條或多條金屬導(dǎo)線電性連接。
7.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，還包括通過凸塊結(jié)構(gòu)連接該最外接觸層的該封裝基板。
8.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該一個(gè)或多個(gè)金屬化層的至少其中一個(gè)包 括介電材料，其介電常數(shù)約為3. 0或以下。
9.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該應(yīng)力松弛區(qū)的寬度在約1μ m至50 μ m的 范圍內(nèi)。
10.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該金屬導(dǎo)線部分代表非線性導(dǎo)線部分。
11.如權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，所述電路元件的至少其中一些的關(guān)鍵尺寸 約為50納米或以下。
12.—種半導(dǎo)體設(shè)備，包括多個(gè)晶體管元件，形成在半導(dǎo)體材料中或半導(dǎo)體材料上方；多個(gè)堆迭金屬化層，所述金屬化層的至少其中一層包括金屬導(dǎo)線，其形成在低k介電 材料中；以及膨脹間隙，延伸穿過該多個(gè)堆迭金屬化層的各層，該膨脹間隙延伸至該半導(dǎo)體材料中。
13.如權(quán)利要求12所述的半導(dǎo)體設(shè)備，還包括金屬導(dǎo)線部分，其延伸穿過位在所述金 屬化層的至少其中一些中的該膨脹間隙。
14.如權(quán)利要求13所述的半導(dǎo)體設(shè)備，其中，該金屬導(dǎo)線部分為非線性，以適應(yīng)該膨脹 間隙的寬度變化。
15.如權(quán)利要求12所述的半導(dǎo)體設(shè)備，其中，該膨脹間隙包括填充材料，其熱膨脹系數(shù) 不同于該基板的熱膨脹系數(shù)。
16.如權(quán)利要求15所述的半導(dǎo)體設(shè)備，其中，該填充材料為有機(jī)材料。
17.如權(quán)利要求12所述的半導(dǎo)體設(shè)備，其中，該膨脹間隙延伸穿過該基板。
18.如權(quán)利要求12所述的半導(dǎo)體設(shè)備，其中，該多個(gè)晶體管元件的至少其中一些的最小關(guān)鍵設(shè)計(jì)尺寸約為50納米或以下。
19.一種半導(dǎo)體設(shè)備的形成方法，該方法包括在包括多個(gè)晶體管元件的半導(dǎo)體層上方形成一個(gè)或多個(gè)金屬化層；以及形成至少一溝道延伸穿過該一個(gè)或多個(gè)金屬化層的至少其中一個(gè)，該溝道將該一個(gè)或 多個(gè)金屬化層的該至少其中一個(gè)分為第一部分和第二部分。
20.如權(quán)利要求19所述的方法，其中，形成該一個(gè)或多個(gè)金屬化層包括提供非線性金 屬導(dǎo)線部分，其位在該一個(gè)或多個(gè)金屬化層的該至少其中一個(gè)中，且其中，該非線性金屬導(dǎo) 線部分延伸穿過該溝道。
21.如權(quán)利要求20所述的方法，還包括使用填充材料填充該溝道，該填充材料的熱膨 脹系數(shù)不同于該基板的熱膨脹系數(shù)。
22.如權(quán)利要求20所述的方法，其中，所形成的該溝道延伸穿過該一個(gè)或多個(gè)金屬化 層的各層。
23.如權(quán)利要求22所述的方法，其中，在形成該一個(gè)或多個(gè)金屬化層的最后一層之后 形成該溝道。
24.如權(quán)利要求22所述的方法，其中，所形成的該溝道延伸至基板中，該半導(dǎo)體層形成 在該基板上。
25.如權(quán)利要求22所述的半導(dǎo)體設(shè)備，還包括在該多個(gè)晶體管元件中識(shí)別第一功能組 和第二功能組，其中，該第一功能組通過該第一部分電性連接，而該第二功能組通過該第二 部分電性連接。
全文摘要
通過將單個(gè)芯片區(qū)域分為多個(gè)獨(dú)立子區(qū)域(以一個(gè)或多個(gè)應(yīng)力松弛區(qū)280a、280b為基礎(chǔ)分為200a、200b、200c)可降低在復(fù)雜集成電路運(yùn)行期間該子區(qū)域的各區(qū)域中的熱誘導(dǎo)應(yīng)力，從而提升包括低k介電材料或超低介電常數(shù)(ULK)材料的復(fù)雜金屬化系統(tǒng)的總體可靠性。因此，與現(xiàn)有技術(shù)相比，本發(fā)明可結(jié)合半導(dǎo)體芯片(200)橫向尺寸的增加使用大量堆迭金屬化層。
文檔編號(hào)H01L23/58GK102132406SQ200980133562
公開日2011年7月20日 申請(qǐng)日期2009年8月28日 優(yōu)先權(quán)日2008年8月29日
發(fā)明者M·U·萊爾, M·格里伯格 申請(qǐng)人:先進(jìn)微裝置公司