專利名稱：：制造和測試集成電路的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種制造和測試集成電路的方法，更具體地，涉及一種直接在半導(dǎo)體晶片上測試集成電路并且為封裝這些集成電路作準(zhǔn)備的方法。
背景技術(shù)：
：通常，形成在半導(dǎo)體晶片上的集成電路直接在晶片上進(jìn)行第一次測試。此測試通過放置在集成電路的接觸墊上并且可以電性測試該電路的測試頭來進(jìn)行。然后，連接元件(例如，其上形成有導(dǎo)電凸塊的導(dǎo)電結(jié)合層)被形成在接觸墊上。在此之后，集成電路被切割成芯片并且有缺陷的芯片被淘汰。最后，集成電路被放置在支承體上并且封裝好。在此封裝步驟之后通常進(jìn)行第二次測試。在這里考慮屬于表面貼裝元件(SMC)類的，更具體地，屬于倒裝集成電路芯片組件類的集成電路。在對尚未切割的晶片進(jìn)行測試時(shí)，測試頭被按壓在形成于集成電路一個(gè)表面上的接觸墊上。這樣的按壓有缺點(diǎn)，即在接觸墊上形成刮痕，而刮痕可能導(dǎo)致形成在接觸墊上的連接元件產(chǎn)生可靠性問題。當(dāng)集成電路的尺寸減小從而分配給接觸墊的尺寸也減小的情況下，此問題會格外嚴(yán)重。為了克服這個(gè)問題，已經(jīng)提出了應(yīng)用由兩部分構(gòu)成的接觸墊。第一部分，這里稱為測試墊，用作為測試頭按壓區(qū)域，另一部分，這里稱為連接墊，提供給將要與支承體上的集成電路芯片連接的連接元件組件。這樣，由測試頭按壓形成的刮痕位于測試墊位置，這些測試墊此后不再用。因此，在連接墊位置，芯片和連接元件之間的接觸得到了保證。然而，由兩個(gè)單體墊(elementarypads)構(gòu)成的接觸墊具有相對較大的表面積，應(yīng)用這樣的接觸墊在考慮到射頻電路(即工作于800MHz以上頻率的電路或具有高切換頻率的電路時(shí))是個(gè)問題。確實(shí)，與連接墊被偏置于同一電壓的測試墊，形成了天線，或者至少與集成電路中緊鄰接觸墊或在所述墊下層的元件形成了寄生電容和電感。為了避免在電路中形成寄生元件的問題，有一個(gè)解決辦法即當(dāng)探測結(jié)束后使測試墊和連接墊分離。日本專利申請JP02241046提出了這一解決辦法，測試墊和連接墊在探測后被“割開”，然而，這樣的切割需要額外的制作步驟，例如激光切割。較為理想的是不增加制作步驟的數(shù)目即能實(shí)現(xiàn)這樣的分離。
發(fā)明內(nèi)容因此需要一種能避免上述問題的集成電路制造和測試方法。為達(dá)此目的，本發(fā)明的一個(gè)實(shí)施例提供了一旦在集成電路晶片上實(shí)施了測試即使測試墊從連接墊分離。更具體地，本發(fā)明的一個(gè)實(shí)施例提供了一種將測試墊和連接墊分離的具體方法，此方法相對于已知方法來說不需要增加所實(shí)施步驟的數(shù)目，此方法特別適用于集成電路芯片通過導(dǎo)電凸塊連接于支承體的情況。因此，本發(fā)明的一個(gè)實(shí)施例提供了一種制造和測試集成電路的方法，包括步驟在集成電路的上部上面形成鈍化層，該鈍化層在集成電路的最終互連疊層的金屬路徑的位置包含開口；在開口中形成第一墊，第一墊通過導(dǎo)電路徑部分連接到形成在鈍化層上的第二墊，第一墊是為了集成電路的連接而設(shè)置的；通過使測試頭接觸第二墊測試集成電路；去除至少一個(gè)導(dǎo)電路徑部分的至少一部分。根據(jù)一個(gè)實(shí)施例，去除至少一個(gè)導(dǎo)電路徑部分的至少一部分包括步驟在結(jié)構(gòu)上沉積多層導(dǎo)電疊層；并且蝕刻該多層疊層，但不蝕刻第一墊的上方，所述蝕刻也移除了導(dǎo)電路徑部分的材料，由此第一墊和第二墊被分離。根據(jù)一實(shí)施例，在蝕刻多層導(dǎo)電疊層的步驟之后，該方法進(jìn)一步還包括，在多層疊層的余留部分上形成導(dǎo)電凸塊的步驟，其后還有將集成電路切割成芯片的步驟。根據(jù)一實(shí)施例，第一墊和第二墊由多層形成，第二墊的所述層中至少一層與導(dǎo)電路徑部分的材料在不同時(shí)間移除。根據(jù)一實(shí)施例，導(dǎo)電路徑部分以及與連接墊接觸的多層疊層的第一層由鋁形成。根據(jù)一實(shí)施例，多層疊層由三層構(gòu)成。根據(jù)一實(shí)施例，與第一墊接觸的多層疊層的第一層由選自鋁、鈦、鈦鎢合金、鉻、鉭、銀和金構(gòu)成的組的材料形成，多層疊層的第二層由選自釩/鎳、氮化鈦、氮化鉭、鎳、釩、鉻和銅構(gòu)成的組的材料形成，并且多層疊層的第三層由選自銅、鈀、金和銀構(gòu)成的組的材料形成。根據(jù)一實(shí)施例，第一墊的形狀是六邊形。根據(jù)一實(shí)施例，鈍化層的材料選自BCB(苯并環(huán)丁烯)、氮化硅和PI(聚酰亞胺)構(gòu)成的組。本發(fā)明的一個(gè)實(shí)施例進(jìn)一步提供了一種集成電路，該集成電路包括上部，在該上部中形成有金屬路徑、并且在上部上形成有在金屬路徑上方包含有開口的鈍化層，該集成電路還包括形成在開口中、金屬路徑上的第一墊，以及形成在鈍化層上的第二墊，第一墊和第二墊通過導(dǎo)電路徑部分連接，其中至少一個(gè)導(dǎo)電路徑部分的至少一部分不存在。另一實(shí)施例提供了一種系統(tǒng)，其包括至少一個(gè)如上所述的集成電路以及至少一個(gè)其它電子元件。根據(jù)一實(shí)施例，該系統(tǒng)集成在手機(jī)里。本發(fā)明的前述目的、特性和優(yōu)點(diǎn)將結(jié)合附圖在以下對具體實(shí)施例的非限制性描述中詳細(xì)論述。附圖1是集成電路芯片和支承體之間的連接的一個(gè)例子的截面圖；附圖2是例如像附圖1中的集成電路芯片倒裝之前的頂視圖；附圖3是由兩部分形成的接觸墊的頂視圖；附圖4是示出了附圖3的接觸墊上形成連接元件之后得到的結(jié)構(gòu)的截面圖；附圖5A到5G是示出了根據(jù)本發(fā)明的實(shí)施例測試集成電路的步驟的截面圖，附圖5B是附圖5A的一部分的放大圖；并且附圖6示出了根據(jù)本發(fā)明實(shí)施例的系統(tǒng)。具體實(shí)施例方式為了清楚起見，不同附圖中的同樣的部件用同樣的附圖標(biāo)記標(biāo)注，并且，按照對集成電路的慣常表示法，各附圖并非按規(guī)定比例繪制。附圖1是集成電路芯片和封裝支承體之間的連接的一個(gè)例子的截面圖。在倒裝型集成電路芯片1的接觸墊上形成有很多連接元件3，即，示例中的球。芯片1通過設(shè)在支承體5的接觸墊上的連接元件3連接于支承體5。包圍不同的連接元件3的密封層7形成在集成電路芯片1和支承體5之間，密封層7使得這些元件彼此絕緣，同時(shí)還避免了濕氣到達(dá)連接元件3。附圖2是例如像附圖1中這種集成電路芯片倒裝在基板5上之前的頂視圖。在附圖2中，示出了芯片表面的連接元件的一種可能的排列。在芯片1上形成有很多接觸墊，這些接觸墊將要承接使芯片和支承體接觸的連接元件3。在附圖2的例子中，兩排接觸墊形成在芯片外圍。接觸墊的排列方式可能有多種。例如，可以在集成電路芯片1的整個(gè)表面都形成接觸墊，或者在芯片表面的外圍形成單排接觸墊。附圖3是由兩部分形成的接觸墊的例子的頂視圖。形成在集成電路1上的接觸墊包括兩部分，其上將要形成連接元件的連接墊11，以及在電測試中測試頭將要按壓在其上的測試墊13。連接墊和測試墊通過導(dǎo)電路徑15相連。在附圖3所示的例子中，連接墊11是六邊形的，測試墊13是矩形的。應(yīng)該了解，連接墊和測試墊可以具有任何合適的形狀，這里示出的例子只是作為例證說明。還應(yīng)該了解，連接墊11以合適的方式連接到形成在下層互連層中的金屬路徑。附圖4是示出了附圖3的接觸墊上形成連接元件之后得到的結(jié)構(gòu)的截面圖。其上要形成接觸的金屬路徑17被形成在集成電路1的上部。絕緣鈍化層19被形成在電路和金屬路徑17上。鈍化層19在連接元件將要形成的位置包括開口21，其位于金屬路徑17之上。接觸墊形成在鈍化層19上以及開口21中，該接觸墊包括連接墊11、測試墊13以及連接墊11和13的導(dǎo)電路徑部分15。連接墊11在開口21中的路徑17上延伸，測試墊13和路徑部分15在鈍化層19上延伸。測試墊13、連接墊11和導(dǎo)電路徑部分15結(jié)構(gòu)相同。在開口21中，其上形成有導(dǎo)電凸塊31的多層導(dǎo)電疊層23形成在連接墊11的底部和側(cè)壁。多層疊層23使得連接墊11和導(dǎo)電凸塊31之間形成良好的結(jié)合和電接觸。舉例來說，多層疊層23可以包括三層25、27和29。本發(fā)明的一個(gè)實(shí)施例提供了一種在集成電路的接觸墊上形成連接元件的方法，其中包括一旦晶片上的測試完成就使得連接墊和測試墊分離開的步驟。這樣就避免了測試墊與形成在集成電路里的元件之間的干擾，特別是當(dāng)集成電路工作于射頻狀態(tài)時(shí)。附圖5A到5G是根據(jù)本發(fā)明的一個(gè)實(shí)施例的截面圖，其描述了測試集成電路以及在集成電路的連接墊上制造連接元件的步驟，附圖5B是附圖5A的一部分的放大圖。在附圖5A中，示出了其中形成有大量電子元件的集成電路晶片的上部1。金屬路徑17形成在上部1中，在電路的最后一層互連層中。鈍化層19在上部1上延伸。舉例來說，鈍化層19可以由氮化硅、BCB(苯并環(huán)丁烯)或PI(聚酰亞胺)形成。通過合適的掩模，開口21被形成在鈍化層19中，在將要在金屬路徑17上實(shí)施接觸的位置。頂視圖形狀與附圖3中的接觸墊相同的接觸墊在鈍化層19上和開口21中延伸。該接觸墊由以下幾部分形成形成在開口21位置的、將要承接連接元件的連接墊11，其上將放置測試頭的、在鈍化層19上延伸的測試墊13，以及連接墊11和墊13的導(dǎo)電路徑部分33。附圖5B是附圖5A中在導(dǎo)電路徑部分33位置的局部放大圖。根據(jù)本發(fā)明的一個(gè)實(shí)施例，導(dǎo)電路徑部分33具有與連接墊11和測試墊13不同的結(jié)構(gòu)。連接墊11和測試墊13由多個(gè)導(dǎo)電層的疊層構(gòu)成，而導(dǎo)電路徑部分由這些導(dǎo)電路徑中的一個(gè)或僅幾個(gè)構(gòu)成。舉例來說，并且如附圖5B所示，連接墊11和測試墊13可以由四層導(dǎo)電層的疊層構(gòu)成，導(dǎo)電路徑部分33可由這些導(dǎo)電路徑中的一個(gè)構(gòu)成。例如，形成測試墊和連接墊的層可以是用于保護(hù)鈍化層19的層以及能與測試頭和連接元件都具有良好電接觸的層。導(dǎo)電路徑部分33由形成連接墊和測試墊的疊層中的一層或多層形成。在示例中，形成導(dǎo)電路徑部分33的層是形成測試墊和連接墊的疊層中的最后一層導(dǎo)電層。請注意，附圖5B中的例子只是導(dǎo)電路徑部分33的眾多可能變形中的一種。導(dǎo)電路徑部分33可由形成連接墊和測試墊的疊層中的任一適合的層構(gòu)成。為了得到這樣的結(jié)構(gòu)，應(yīng)用第一掩模來形成連接墊和測試墊的層，該層不在導(dǎo)電路徑部分中，應(yīng)用第二掩模來形成導(dǎo)電路徑部分以及連接墊和測試墊剩下的層。作為一個(gè)非限制性的舉例，導(dǎo)電路徑部分可由鋁、銅或鈦形成。在附圖5C所示的步驟，形成在晶片中的集成電路被測試。為達(dá)此目的，測試頭35被放置與測試墊13相接觸。在附圖5D所示的步驟，多層導(dǎo)電疊層37(稱為凸塊下金屬或UBM疊層)被形成在附圖5C中的結(jié)構(gòu)上。舉例來說，這一疊層可以包括三個(gè)導(dǎo)電路徑39、41和43。層39被稱為結(jié)合層，層41為阻擋層，層43為可濕層(wettablelayer)。舉例來說，結(jié)合層39可由鋁、鈦、鈦鎢合金、鉻、鉭、銀或金形成，阻擋層41可由釩/鎳、氮化鈦、氮化鉭、鎳、釩、鉻或銅形成，可濕層43可由銅、鈀、金或銀形成。應(yīng)該理解，可以應(yīng)用不同結(jié)構(gòu)的導(dǎo)電疊層37。例如，導(dǎo)電疊層37可以包含少于或多于三層，進(jìn)一步地，如果導(dǎo)電路徑部分33的材料是鋁，則結(jié)合層39的材料優(yōu)選為鋁。在附圖5E所示的步驟，掩模45被形成在導(dǎo)電路徑37上，在連接墊11上方。在附圖5F所示的步驟，導(dǎo)電疊層37的沒有被掩模45所保護(hù)的部分被一次或多次蝕刻。蝕刻操作被實(shí)施以移除測試墊和路徑部分33上方的層39、41和43，這些蝕刻操作還要移除導(dǎo)電路徑部分33。在導(dǎo)電路徑部分33和結(jié)合層39都是由鋁形成的情況下，或者在導(dǎo)電路徑部分33和導(dǎo)電疊層37的其中一層是由兩種可同時(shí)被蝕刻的材料形成的情況下，同一蝕刻過程即可蝕刻路徑部分和導(dǎo)電疊層的相應(yīng)層。在導(dǎo)電路徑部分33和互連疊層37的層是由不能同時(shí)被蝕刻的材料形成的情況下，將提供額外的蝕刻以移除導(dǎo)電路徑部分33的金屬。在導(dǎo)電路徑部分33是由形成測試墊和連接墊的疊層的上層形成的情況下，請注意，不同的蝕刻操作也將除去測試墊13的上部。然后，移除掩模45。這樣就得到了連接墊11和測試墊13分離的結(jié)構(gòu)，導(dǎo)電路徑部分33被去除。這樣，測試墊13沒有被偏置在連接墊11的電壓。當(dāng)工作在射頻狀態(tài)時(shí)，這樣就能避免由于測試墊13的偏置而產(chǎn)生的寄生電容或電感。在附圖5G所示的步驟，導(dǎo)電凸塊47被形成在疊層37的余留部分上，在連接墊11上方。導(dǎo)電凸塊47由本領(lǐng)域技術(shù)人員公知的任何方法形成。舉例來說，導(dǎo)電凸塊47可由錫/銅、錫/銀或錫/鉛合金形成。這樣，所述方法使得一旦晶片上的測試完成就使測試墊13從連接墊11分離。此方法相對于已知方法來說，具有不增加步驟數(shù)目就能實(shí)施的優(yōu)點(diǎn)。實(shí)際上，最好是導(dǎo)電路徑部分33由一種或多種與導(dǎo)電疊層37的其中一層同時(shí)被蝕刻的材料形成。進(jìn)一步地，因?yàn)閷?dǎo)電路徑部分37是由能在連接墊11和測試墊13中找到的一層或多層構(gòu)成，因此相對于已知方法來說，形成路徑部分不需要額外的沉積步驟。應(yīng)該理解，附圖5A到5G所揭示的步驟是在將晶片切割為芯片之前，同時(shí)實(shí)施在集成電路晶片的多個(gè)接觸墊上、或者在所有的接觸墊上。附圖6說明了系統(tǒng)的一個(gè)實(shí)施例，該系統(tǒng)包含電路，其中至少一個(gè)接觸墊的導(dǎo)電路徑部分不存在。此系統(tǒng)包含集成電路ICa(51)，其接觸墊按照上述方法形成，S卩，所述接觸墊由連接墊、測試墊以及至少一部分已被去除的導(dǎo)電路徑部分所構(gòu)成。該系統(tǒng)還包括另一電子元件ICb(53)，其可以是任何已知的電子元件并且通過連接55與集成電路互相。元件ICb本身也可以是電路，其中至少一個(gè)接觸墊的導(dǎo)電路徑部分不存在。這樣的一個(gè)系統(tǒng)，例如，可包含在手機(jī)中。上面已經(jīng)描述了本發(fā)明的詳細(xì)實(shí)施例。本領(lǐng)域的技術(shù)人員可以做各種變動和修改。要特別注意的是，測試墊13可以具有和路徑部分33同樣的結(jié)構(gòu)。這樣，在附圖5F的蝕刻步驟中，測試墊13的金屬可以完全被去除。進(jìn)一步地，所述方法也可用于下述情況，即集成電路將通過與此處揭示的不同的連接元件連接到支承體上。例如，此處所述方法也可適用于這種情況，即集成電路芯片的接觸墊和芯片支承體的墊之間的連接是通過引線來保證(引線鍵合)。在這種情況下，下述步驟將被實(shí)施_在集成電路上形成鈍化層，該鈍化層在將要進(jìn)行連接的位置包含開口；-形成接觸墊，接觸墊由開口中的連接墊以及鈍化層上的測試墊構(gòu)成，連接墊和測試墊通過導(dǎo)電路徑部分連接；-通過按壓測試頭于測試墊上對電路進(jìn)行電測試；-至少在連接墊上方形成掩模；_去除導(dǎo)電路徑部分；-移除掩模；-切割集成電路芯片；并且-在連接墊上以及在芯片支承體表面提供的墊上連接鍵合弓I線。權(quán)利要求1.一種制造和測試集成電路的方法，其包括以下步驟在集成電路(1)的上部上面形成鈍化層(19)，該鈍化層在集成電路的最終互連疊層的金屬路徑(17)的位置包含開口(21)；在開口中形成第一墊(11)，該第一墊通過導(dǎo)電路徑部分(33)連接到形成在鈍化層上的第二墊(13)，第一墊是為了集成電路的連接而設(shè)置的；通過使測試頭(35)接觸第二墊測試集成電路；在結(jié)構(gòu)上沉積用來與導(dǎo)電凸塊連接的多層導(dǎo)電疊層(37)；并且蝕刻該多層疊層，但不蝕刻該第一墊的上方，所述路徑部分選擇的材料能使所述蝕刻也移除了所述路徑部分，由此第一墊和第二墊被分離。2.如權(quán)利要求1所述的方法，在蝕刻多層導(dǎo)電疊層的步驟之后，還包括，在多層疊層的余留部分上形成導(dǎo)電凸塊(47)的步驟，其后還有將集成電路切割成芯片的步驟。3.如權(quán)利要求1或2所述的方法，其中，第一墊和第二墊由多層形成，第一墊(11)的所述層中的至少一層與導(dǎo)電路徑部分(33)的材料不同時(shí)移除。4.如權(quán)利要求1到3中任一項(xiàng)所述的方法，其中，導(dǎo)電路徑部分(33)以及與連接墊(11)接觸的多層疊層(37)的第一層(39)由鋁形成。5.如權(quán)利要求1到4中任一項(xiàng)所述的方法，其中，多層疊層(37)包括三層。6.如權(quán)利要求1到5中任一項(xiàng)所述的方法，其中，與第一墊(11)接觸的多層疊層(37)的第一層(39)由選自鋁、鈦、鈦鎢合金、鉻、鉭、銀和金構(gòu)成的組的材料形成，多層疊層的第二層(41)由選自釩/鎳、氮化鈦、氮化鉭、鎳、釩、鉻和銅構(gòu)成的組的材料形成，并且多層疊層的第三層(43)由選自銅、鈀、金和銀構(gòu)成的組的材料形成。7.如權(quán)利要求1到6中任一項(xiàng)所述的方法，其中，第一墊(11)的形狀是六邊形。8.如權(quán)利要求1到7中任一項(xiàng)所述的方法，其中，鈍化層(19)的材料選自BCB(苯并環(huán)丁烯)、氮化硅和PI(聚酰亞胺)構(gòu)成的組。全文摘要一種制造和測試集成電路的方法，包括步驟在集成電路(1)的上部上面形成鈍化層(19)，該鈍化層在集成電路的最終互連疊層的金屬路徑(17)的位置包含有開口；在開口中形成第一墊(11)，第一墊通過導(dǎo)電路徑部分連接到形成在鈍化層上的第二墊(13)，第一墊是為了集成電路的連接而設(shè)置的；通過使測試頭接觸第二墊測試集成電路；并且去除至少一個(gè)導(dǎo)電路徑部分的至少一部分。文檔編號H01L23/485GK102037370SQ200980118349公開日2011年4月27日申請日期2009年5月20日優(yōu)先權(quán)日2008年5月22日發(fā)明者羅曼·科菲申請人:意法半導(dǎo)體(格勒諾布爾)公司