專利名稱：具有肖特基勢壘二極管的集成電路結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)要求了美國臨時(shí)專利申請(qǐng)(序列號(hào)61/062,75，2008年1月30日)的優(yōu)先 權(quán)，并在此處被引用。本發(fā)明涉及集成電路，尤其是一種具有肖特基勢壘二極管的半導(dǎo)體裝置。
背景技術(shù)：
肖特基二極管具有開關(guān)速度快和正向壓降低的優(yōu)點(diǎn)，廣泛應(yīng)用于高頻范圍的低 功率整流器或探測器電路。將基于硅的肖特基二極管集成到CMOS射頻集成電路(RFIC) 中能夠提高高頻性能，降低生產(chǎn)成本和芯片尺寸，尤其是在無源RFID芯片中裝配直流電 壓發(fā)生器時(shí)。典型地，肖特基二極管包括一個(gè)連接到摻雜半導(dǎo)體層的金屬層，肖特基勢 壘形成于金屬層和半導(dǎo)體層的交界處。通過在半導(dǎo)體襯底中的肖特基勢壘周圍設(shè)置一個(gè)ρ 型保護(hù)環(huán)改善了擊穿電壓。傳統(tǒng)的ρ型保護(hù)環(huán)與肖特基勢壘分開一段選擇的距離，或者 與肖特基勢壘的一部分接觸。然而，傳統(tǒng)的肖特基勢壘二極管顯出在反向偏壓下的泄露 電流比理想的要高，導(dǎo)致更高的功耗，限制了在RFID、電荷泵等中的電路應(yīng)用。

發(fā)明內(nèi)容
按照本發(fā)明的一個(gè)方面，一個(gè)集成電路結(jié)構(gòu)包括半導(dǎo)體襯底，形成于半導(dǎo)體襯 底中的第一傳導(dǎo)型阱區(qū)，形成于所述第一阱區(qū)之上且具有內(nèi)層部分和外層部分的金屬硅 化物層，和形成于所述阱區(qū)之上且包圍金屬硅化物層的具有與第一傳導(dǎo)型相反的第二傳 導(dǎo)型的保護(hù)環(huán)。金屬硅化物層的外層部分延伸到與保護(hù)環(huán)的內(nèi)緣部分重疊，而肖特基勢 壘形成于金屬硅化物層的內(nèi)層部分與阱區(qū)的交界處。導(dǎo)電觸點(diǎn)與金屬硅化物層的內(nèi)層部 分和外層部分接觸。按照本發(fā)明的另一個(gè)方面，一種集成電路結(jié)構(gòu)包括具有第一區(qū)域和兩個(gè)通 過隔離區(qū)相互分離的第二區(qū)域的半導(dǎo)體襯底，形成于半導(dǎo)體襯底中的第一傳導(dǎo)型阱區(qū)， 形成于第一區(qū)域內(nèi)的第一阱區(qū)之上且具有內(nèi)層部分和外層部分的金屬硅化物層，形成于 第一區(qū)域內(nèi)的阱區(qū)之上包圍金屬硅化物層的具有和第一傳導(dǎo)型相反的第二傳導(dǎo)型的保護(hù) 環(huán)。肖特基勢壘形成于金屬硅化物層的內(nèi)層部分與阱區(qū)的交界處。金屬硅化物層的外層 部分延伸到與保護(hù)環(huán)的內(nèi)緣部分重疊。兩個(gè)第一傳導(dǎo)型擴(kuò)散區(qū)分別形成于兩個(gè)第二區(qū)域 的所述阱區(qū)。導(dǎo)電接觸結(jié)構(gòu)包括一個(gè)與金屬硅化物層的內(nèi)層部分和外層部分接觸的第 一導(dǎo)電觸點(diǎn)，兩個(gè)分別與所述兩個(gè)擴(kuò)散區(qū)接觸的第二導(dǎo)電觸點(diǎn)。附圖簡要說明參照下述附圖通過對(duì)優(yōu)選實(shí)例的詳細(xì)描述，前面提及的本發(fā)明的對(duì)象、特征和 優(yōu)點(diǎn)將變得很明顯，其中

圖1說明肖特基勢壘二極管的一個(gè)典型實(shí)施例的橫斷面圖；圖2說明肖特基勢壘二極管的另一個(gè)典型實(shí)施例的俯視圖；圖3說明肖特基勢壘二極管的導(dǎo)電接觸結(jié)構(gòu)的一個(gè)典型實(shí)施例的俯視圖。
實(shí)施例的詳細(xì)描述本公開實(shí)施例提供了一種具有肖特基勢壘二極管的半導(dǎo)體器件，其中肖特基勢 壘二極管具有導(dǎo)電接觸結(jié)構(gòu)，能夠降低接觸電阻和減少泄露電流。應(yīng)當(dāng)了解，下述公開提供了許多完成本發(fā)明不同特征的不同實(shí)施例。下面描述 了組成部分和配置的具體例子以簡要說明本發(fā)明。當(dāng)然，這些僅僅是例子，不具有限制 性。例如，下述描述中，在第二特征之上形成第一特征可以包括第一和第二特征以直接 接觸方式形成的實(shí)例，也可以包括在第一和第二特征之間形成附加特征的實(shí)例，這時(shí)第 一和第二特征可能不形成直接接觸。此外，本發(fā)明可能在各個(gè)不同例子中重復(fù)標(biāo)號(hào)和/ 或字母。這種重復(fù)只是為了簡單清晰，而不是本質(zhì)上規(guī)定討論的各個(gè)不同實(shí)施例和/或 配置之間的關(guān)系。參考圖1，示出了肖特基勢壘二極管的一個(gè)實(shí)施例的橫斷面圖。襯底10包括形 成肖特基勢壘二極管20的一個(gè)陽極電極的第一區(qū)域1 (陽極區(qū))，和形成肖特基勢壘二極 管20的兩個(gè)陰極電極的兩個(gè)第二區(qū)域2 (陰極區(qū))。通過隔離區(qū)域22將第一區(qū)域1和第 二區(qū)域2限定并相互隔離。襯底10是一個(gè)由半導(dǎo)體材料形成的半導(dǎo)體襯底，例如，硅或其他III族，IV族， 和/或者V族元素。襯底10包括一個(gè)N型深阱區(qū)(DNW) 12和形成于N型深阱區(qū)12中 的N型阱區(qū)(NW)14。如圖2所示，實(shí)施例中的N型深阱區(qū)12是可選的，在圖2中被省 略掉。N型阱區(qū)14由于具有相對(duì)低的雜質(zhì)濃度，經(jīng)常被稱為高壓N型阱區(qū)(HVNW)。 眾所周知，η型阱區(qū)是通過在襯底中摻入η型雜質(zhì)形成的，例如磷和/或者砷?；蛘撸?br> η型阱區(qū)可以通過在襯底上外延一個(gè)半導(dǎo)體層，然后摻入雜質(zhì)而形成。在典型實(shí)例中，η 型阱區(qū)的雜質(zhì)濃度大約在1Ε15/立方厘米和1Ε18/立方厘米之間，盡管更高或者更低的雜 質(zhì)濃度也是適用的。在第一區(qū)域1內(nèi)的N型阱區(qū)14上形成的金屬硅化物層18作為肖特基勢壘二極 管20的一個(gè)陽極電極。由于N型阱區(qū)14具有相對(duì)低的雜質(zhì)濃度的部分原因，肖特基勢 壘形成于金屬硅化物層18和N型阱區(qū)14的交界處。在一個(gè)實(shí)施例中，金屬硅化物層18 是鈷硅化物，盡管也可以使用其他金屬硅化物，例如鈦硅化物、鉭硅化物、鎢硅化物、 鉬金硅化物和其化合物?；蛘?，金屬硅化物層也可由其他合適的材料代替以形成肖特基 勢壘，例如純金屬，金屬化合物和類似材料。根據(jù)要形成的肖特基勢壘的大小，可以選 擇具有不同功函數(shù)的金屬材料。例如，可以使用鎢(W)、鈦(Ti)、鉻(Cr)、銀(Ag)、 鈀(Pd)，或其他類似材料。金屬硅化物層18可能使用自對(duì)準(zhǔn)硅化過程中形成，包括在 N型阱區(qū)14上選擇性地形成一個(gè)金屬層(沒有顯示)，然后完成退火處理使金屬和下層的 硅化物反應(yīng)。金屬層最好在硅化過程中被完全消耗，雖然在退火處理后可能會(huì)殘留部分 金屬未反應(yīng)。ρ型區(qū)域16在第一區(qū)域1內(nèi)的N型阱區(qū)14中形成一個(gè)環(huán)(請(qǐng)參考圖3的俯視 圖)。P型區(qū)域16在說明書中也被稱為ρ型環(huán)16。ρ型環(huán)16鄰近肖特基勢壘，包圍金 屬硅化物層18。P型環(huán)16的內(nèi)緣與金屬硅化物層18的外層部分18b接觸，具有向下延 伸與金屬硅化物層18的外層部分18b重疊的部分。因此，金屬硅化物層18的內(nèi)層部分 18a在肖特基勢壘之上，外層部分18b在ρ型環(huán)16之上。ρ型環(huán)16的外緣與淺溝隔離區(qū) 域(STI) 22物理接觸。ρ型環(huán)16的雜質(zhì)濃度處于典型范圍內(nèi)，大約在1Ε16/立方厘米和1E18/立方厘米之間。隔離區(qū)域22形成于N型阱區(qū)14內(nèi)，環(huán)繞ρ型環(huán)16。在一個(gè)實(shí)施例中，隔離區(qū) 域22是淺溝隔離(STI)區(qū)域，因此在說明書中被稱為STI區(qū)域22?；蛘撸綦x區(qū)域22 可以是通過例如，周知的阱區(qū)當(dāng)?shù)匮趸?LOCOS)，形成的場氧化物區(qū)域，。兩個(gè)重?fù)诫s的η型(N+)擴(kuò)散區(qū)域24形成于區(qū)域2內(nèi)的N型阱區(qū)14的表層，并 通過隔離區(qū)域22與ρ型環(huán)16相分離。兩個(gè)N+擴(kuò)散區(qū)域24作為肖特基勢壘二極管20的 兩個(gè)陰極電極。在所述實(shí)施例中，重?fù)诫s意味著雜質(zhì)濃度大于約102°/立方厘米。然而， 本領(lǐng)域的技術(shù)人員認(rèn)為，重?fù)诫s是一個(gè)取決于具體的設(shè)備類型、技術(shù)代、最小特征尺寸 等的術(shù)語。因而，它意味著，這個(gè)術(shù)語可以依據(jù)被評(píng)價(jià)的技術(shù)而解釋，而不局限于所描 述的實(shí)例。導(dǎo)電接觸結(jié)構(gòu)包括形成于合成襯底10上的中間介質(zhì)(ILD)層26內(nèi)的多元化金屬 觸點(diǎn)28a和28b。金屬觸點(diǎn)28a連接到肖特基勢壘之上的硅化物層18的第一部分18a和 ρ型環(huán)16的內(nèi)緣之上的硅化物層18的第二部分18b。金屬觸點(diǎn)28b連接到N+擴(kuò)散區(qū)域 24。金屬觸點(diǎn)的例子包括但不局限于鈦、鎢、鉭、鋁或銅。金屬觸點(diǎn)28a和28b將連 接到金屬層以連接到現(xiàn)有技術(shù)的其他元件。圖3圖示性地說明了圖1或2中結(jié)構(gòu)的俯視圖。它顯示，ρ型環(huán)16形成一個(gè)環(huán) 包圍金屬硅化物層18，其中每個(gè)金屬觸點(diǎn)28a與金屬硅化物層18的第一部分18a和第二 部分18b接觸，因此每個(gè)金屬觸點(diǎn)28a同時(shí)連接到肖特基勢壘的一部分和ρ型環(huán)16的一 部分。圖1和2中的結(jié)構(gòu)可以使用各種不同的方法形成。相應(yīng)的流程步驟在下面簡單 闡述。在典型實(shí)施例中，設(shè)置P型襯底20，然后，通過摻雜于ρ型襯底20內(nèi)形成深N 型阱區(qū)20和N型阱區(qū)14。接下來，形成淺溝槽隔離區(qū)域22，例如，通過蝕刻N(yùn)型阱區(qū) 形成凹槽，然后在凹槽中注入電解質(zhì)材料如氧化物。N+區(qū)域24和ρ型環(huán)16也是通過摻 雜在N型阱區(qū)14中形成。金屬硅化物層18可以通過自對(duì)準(zhǔn)硅化工藝形成于陽極區(qū)域1 內(nèi)的N型阱區(qū)14的表。盡管本發(fā)明是在它的優(yōu)選實(shí)施例中討論的，但不意味著本發(fā)明嚴(yán)格局限于此處 公開的實(shí)施例。本領(lǐng)域的普通技術(shù)人員仍可以做出各種變型和修改而不脫離本發(fā)明的范 圍和精神。因此，本發(fā)明的范圍應(yīng)該由下述的權(quán)利要求和等同物定義和保護(hù)。
權(quán)利要求
1.一種集成電路結(jié)構(gòu)，包括半導(dǎo)體襯底；形成于半導(dǎo)體襯底中的第一傳導(dǎo)型阱區(qū)；形成于第一阱區(qū)之上并具有內(nèi)層部分和外層部分的金屬硅化物層；形成于所述阱區(qū)之上并包圍金屬硅化物層的具有和第一傳導(dǎo)型相反的第二傳導(dǎo)型的 保護(hù)環(huán)，其中，金屬硅化物層的外層部分延伸到與保護(hù)環(huán)的內(nèi)緣部分重疊，而肖特基勢 壘形成于金屬硅化物層的內(nèi)層部分與所述阱區(qū)的交界處；與所述金屬硅化物層的內(nèi)層部分和外層部分接觸的導(dǎo)電觸點(diǎn)。
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述導(dǎo)電觸點(diǎn)形成于所述肖特基勢壘 和所述保護(hù)環(huán)的內(nèi)緣之上。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述的金屬硅化物層包含鈷。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述的阱區(qū)是η型阱區(qū)，所述的保護(hù) 環(huán)是ρ型環(huán)。
5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，進(jìn)一步包括形成于所述阱區(qū)中并圍繞所述保 護(hù)環(huán)的隔離區(qū)域。
6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，進(jìn)一步包括形成于半導(dǎo)體襯底中的深阱區(qū)， 其中所述阱區(qū)位于該深阱區(qū)之內(nèi)。
7.根據(jù)權(quán)利要求6所述的集成電路結(jié)構(gòu)，其中，所述的深阱區(qū)是η型深阱區(qū)，其雜質(zhì) 濃度比所述阱區(qū)更高。
8.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中，所述的半導(dǎo)體襯底是ρ型硅襯底。
9.一種集成電路結(jié)構(gòu)，包括具有第一區(qū)域和兩個(gè)被隔離區(qū)相互分離的第二區(qū)域的半導(dǎo)體襯底；形成于所述半導(dǎo)體襯底中的第一傳導(dǎo)型阱區(qū)；形成于所述第一區(qū)域內(nèi)的所述第一阱區(qū)上且具有內(nèi)層部分和外層部分的金屬硅化物 層，其中，在金屬硅化物層的內(nèi)層部分與阱區(qū)的交界處形成一肖特基勢壘；形成于第一區(qū)域內(nèi)的所述阱區(qū)之上并包圍所述金屬硅化物層、具有和第一傳導(dǎo)型相 反的第二傳導(dǎo)型的保護(hù)環(huán)，其中，所述金屬硅化物層的外層部分延伸到與保護(hù)環(huán)的內(nèi)緣 部分重疊；分別形成于所述兩個(gè)第二區(qū)域的所述阱區(qū)的兩個(gè)第一傳導(dǎo)型擴(kuò)散區(qū)域；形成于所述半導(dǎo)體襯底之上的導(dǎo)電接觸結(jié)構(gòu)，包括與金屬硅化物層的內(nèi)層部分和 外層部分接觸的第一導(dǎo)電觸點(diǎn)和兩個(gè)分別與兩個(gè)擴(kuò)散區(qū)域接觸的第二導(dǎo)電觸點(diǎn)。
10.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中，所述的第一導(dǎo)電接觸點(diǎn)形成于所述 肖特基勢壘和所述保護(hù)環(huán)內(nèi)緣之上。
11.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中，所述的阱區(qū)是η型阱區(qū)，所述保護(hù) 環(huán)是ρ型環(huán)。
12.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中，所述的隔離區(qū)域是形成于半導(dǎo)體襯 底中的淺溝槽隔離(STI)區(qū)域。
13.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，進(jìn)一步包括形成于所述半導(dǎo)體襯底中的深 阱區(qū)，其中，所述阱區(qū)位于該深阱區(qū)之內(nèi)。
14.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中，所述的金屬硅化物層作為所述肖特 基勢壘二極管的陽極電極，所述兩個(gè)擴(kuò)散區(qū)域作為肖特基勢壘二極管的兩個(gè)陰極電極。
15.根據(jù)權(quán)利要求9所述的集成電路結(jié)構(gòu)，其中，所述的半導(dǎo)體襯底是ρ型硅襯底。
全文摘要
本發(fā)明公開了一種具有肖特基勢壘二極管的集成電路結(jié)構(gòu)，包括形成于n型阱區(qū)上的金屬硅化物層，形成于n型阱區(qū)上并包圍所述金屬硅化物層的p型保護(hù)環(huán)。所述金屬硅化物層的外層部分延伸到與所述保護(hù)環(huán)的內(nèi)緣部分重疊，一肖特基勢壘形成于所述金屬硅化物層的內(nèi)層部分與阱區(qū)的交界處。導(dǎo)電觸點(diǎn)與上述金屬硅化物層的內(nèi)層部分和外層部分接觸。
文檔編號(hào)H01L29/872GK102013426SQ20091024694
公開日2011年4月13日 申請(qǐng)日期2009年12月7日 優(yōu)先權(quán)日2008年12月8日
發(fā)明者劉醇明, 葉德強(qiáng), 葉秉君, 柳瑞興 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司