專利名稱：Otp器件的單元結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種OTP (one-time programmable memory，一次可編程存儲(chǔ)器)器件， 特別是涉及一種OTP器件的單元結(jié)構(gòu)。
背景技術(shù)：
請(qǐng)參閱圖1，這是一種現(xiàn)有的OTP器件的單元結(jié)構(gòu)的剖面示意圖，由兩個(gè)PMOS串聯(lián) 而成。具體而言，襯底10之上為η阱12。襯底10和/或η阱12中有隔離區(qū)11。η阱12之 上有兩個(gè)柵氧化層13，兩個(gè)柵氧化層13之上分別是多晶硅浮柵(floating poly) 1 和多 晶硅選擇柵14b。包括多晶硅浮柵1 的那個(gè)PMOS執(zhí)行數(shù)據(jù)存儲(chǔ)功能，包括多晶硅選擇柵 14b的那個(gè)PMOS執(zhí)行選通功能。兩個(gè)柵極14a、14b兩側(cè)下方的η阱12中有ρ型輕摻雜區(qū) 15。兩個(gè)柵極14a、14b及其下方的兩個(gè)柵氧化層13的兩側(cè)有側(cè)墻16。最外側(cè)的側(cè)墻16之 外的下方η阱12中有ρ型重?fù)诫s區(qū)17。兩個(gè)柵極14a、14b之上有氮氧化硅(SiON) 18。氮氧 化硅18之上有BPSG (硼磷硅玻璃)或PSG (磷硅玻璃)19，作為層間介質(zhì)(ILDdnterlayer dielectric)。而氮氧化硅18作為刻蝕層間介質(zhì)的停止層。上述OTP器件的單元結(jié)構(gòu)的制造方法包括如下步驟第1步，在襯底10上通過外延或離子注入工藝形成η阱12，在襯底10和/或η阱 12中通過場(chǎng)氧隔離(L0C0S)或淺槽隔離(STI)工藝形成隔離區(qū)11，通常為二氧化硅、氮化 硅、氮氧化硅等介質(zhì)材料。第2步，在硅片表面淀積一層二氧化硅和多晶硅，刻蝕后形成兩個(gè)柵極14a、14b和 兩個(gè)柵氧化層13。第3步，在兩個(gè)柵極14a、14b的兩側(cè)的η阱12中通過離子注入工藝形成ρ型輕摻 雜區(qū)15。第4步，在硅片表面淀積一層介質(zhì)材料，通常為二氧化硅、氮化硅、氮氧化硅等，反 刻該層介質(zhì)材料從而在兩個(gè)柵極14a、14b及其下方的兩個(gè)柵氧化層13的兩側(cè)形成側(cè)墻16。第5步，在最外側(cè)的兩個(gè)側(cè)墻16之外側(cè)的η阱12中通過離子注入形成ρ型重?fù)?雜區(qū)17。第6步，在硅片表面淀積一層氮氧化硅18，作為層間介質(zhì)的刻蝕停止層。第7步，在硅片表面淀積一層BPSG或PSG19，作為層間介質(zhì)，也稱為金屬前介質(zhì) (PMD, pre-metal-dielectric)。由于氮氧化硅層18中有大量的懸掛鍵存在，這樣在后續(xù)高溫工藝中BPSG或PSG 層19中的硼離子(B+)或磷離子(P+)就會(huì)大量進(jìn)入氮氧化硅層18，導(dǎo)致編程后存儲(chǔ)數(shù)據(jù)的 多晶硅浮柵Ha中的電子被含有硼離子或磷離子的氮氧化硅層18吸收，從而減弱了 OTP器 件的數(shù)據(jù)保持能力。請(qǐng)參閱圖2，這是現(xiàn)有的OTP器件的單元結(jié)構(gòu)經(jīng)過后續(xù)高溫工藝且存儲(chǔ)數(shù)據(jù)后，各 部分硼離子和磷離子的分布示意圖?？梢园l(fā)現(xiàn)，BPSG或PSG層19、氮氧化硅層18、多晶硅 浮柵Ha與氮氧化硅層18的界面處的硼離子和磷離子濃度(以重量百分比表示)相差無幾。這表明BPSG或PSG層19中的硼離子和磷離子已經(jīng)大量進(jìn)入到氮氧化硅層18以及多 晶硅浮柵Ha與氮氧化硅層18的界面處，導(dǎo)致多晶硅浮柵Ha中的電子被含有硼離子或磷 離子的氮氧化硅層18吸收，使得OTP器件的數(shù)據(jù)保持能力大大減弱。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種OTP器件的單元結(jié)構(gòu)，針對(duì)采用氮氧化硅 作為層間介質(zhì)的刻蝕停止層的情況，可以提高OTP器件的數(shù)據(jù)保持能力。為此，本發(fā)明還要 提供所述OTP器件的制造方法。為解決上述技術(shù)問題，本發(fā)明OTP器件的單元結(jié)構(gòu)為襯底10之上為η阱12 ；襯 底10和/或η阱12中有隔離區(qū)11 ;η阱12之上有兩個(gè)柵氧化層13，兩個(gè)柵氧化層13之 上分別是多晶硅浮柵Ha和多晶硅選擇柵14b ；兩個(gè)柵極14a、14b兩側(cè)下方的η阱12中有 P型輕摻雜區(qū)15 ；兩個(gè)柵極14a、14b及其下方的兩個(gè)柵氧化層13的兩側(cè)有側(cè)墻16 ；最外側(cè) 的側(cè)墻16之外的下方η阱12中有ρ型重?fù)诫s區(qū)17 ；多晶硅浮柵1 之上有一層二氧化硅 20 ；二氧化硅20之上分別是氮氧化硅18和硼磷硅玻璃或磷硅玻璃19。上述OTP器件的單元結(jié)構(gòu)的制造方法包括如下步驟第1步，在襯底10上通過外延或離子注入工藝形成η阱12，在襯底10和/或η阱 12中通過場(chǎng)氧隔離或淺槽隔離工藝形成隔離區(qū)11 ；第2步，在硅片表面淀積一層二氧化硅和多晶硅，刻蝕后形成多晶硅浮柵14a、多 晶硅選擇柵14b及其下方的兩個(gè)柵氧化層13 ；第3步，在兩個(gè)柵極14a、14b的兩側(cè)下方的η阱12中通過離子注入工藝形成ρ型 輕摻雜區(qū)15 ；第4步，在硅片表面淀積一層介質(zhì)材料，反刻該層介質(zhì)材料從而在兩個(gè)柵極14a、 14b及其下方的兩個(gè)柵氧化層13的兩側(cè)形成側(cè)墻16 ；第5步，在最外側(cè)的兩個(gè)側(cè)墻16之外的η阱12中通過離子注入形成ρ型重?fù)诫s 區(qū)17 ；第6步，在硅片表面淀積一層二氧化硅20，至少將多晶硅浮柵1 完全覆蓋；第7步，在硅片表面淀積一層氮氧化硅18 ；第8步，在硅片表面淀積一層硼磷硅玻璃或磷硅玻璃19。本發(fā)明OTP器件的單元結(jié)構(gòu)在多晶硅浮柵1 和氮氧化硅18之間增加了一層二 氧化硅20。在后續(xù)高溫工藝中，硼磷硅玻璃或磷硅玻璃層19中的磷離子或硼離子進(jìn)入到氮 氧化硅層18后，二氧化硅層20阻擋了多晶硅浮柵14a中的電子被含有磷離子或硼離子的 氮氧化硅層18所吸收，從而提高了利用浮柵保存數(shù)據(jù)的OTP器件的數(shù)據(jù)保持能力。本發(fā)明OTP器件的單元結(jié)構(gòu)的制造方法，與現(xiàn)有的CMOS邏輯工藝完全兼容，無需 增加額外的掩膜工藝。


圖1是現(xiàn)有的OTP器件的單元結(jié)構(gòu)的剖面示意圖；圖2是現(xiàn)有的OTP器件中磷離子和硼離子的分布示意圖；圖3是本發(fā)明OTP器件的單元結(jié)構(gòu)的剖面示意圖4是現(xiàn)有的OTP器件和本發(fā)明OTP器件經(jīng)過烘烤后溝道電流的示意圖。圖中附圖標(biāo)記說明10為襯底；11為隔離區(qū)；12為η阱；13為柵氧化層；1 為多晶硅浮柵；14b為多 晶硅選擇柵；15為ρ型輕摻雜注入?yún)^(qū)；16為側(cè)墻；17為ρ型重?fù)诫s注入?yún)^(qū)；18為氮氧化硅； 19為硼磷硅玻璃或磷硅玻璃；20為二氧化硅。
具體實(shí)施例方式請(qǐng)參閱圖3，本發(fā)明OTP器件的單元結(jié)構(gòu)為襯底10之上為η阱12 ；襯底10和/ 或η阱12中有隔離區(qū)11，通常為二氧化硅、氮化硅、氮氧化硅等介質(zhì)材料η阱12之上有兩 個(gè)柵氧化層13，兩個(gè)柵氧化層13之上分別是多晶硅浮柵1 和多晶硅選擇柵14b ；兩個(gè)柵 極14a、14b兩側(cè)下方的η阱12中有ρ型輕摻雜區(qū)15 ；兩個(gè)柵極14a、14b及其下方的兩個(gè) 柵氧化層13的兩側(cè)有側(cè)墻16，通常為二氧化硅、氮化硅、氮氧化硅等介質(zhì)材料；最外側(cè)的側(cè) 墻16之外的下方η阱12中有ρ型重?fù)诫s區(qū)17 ；多晶硅浮柵1 之上有一層二氧化硅20 ； 二氧化硅20之上分別是氮氧化硅18和硼磷硅玻璃或磷硅玻璃19。圖3中的二氧化硅層20覆蓋整個(gè)硅片，在隔離區(qū)11、多晶硅浮柵14a、多晶硅選擇 柵14b、側(cè)墻16、p型重?fù)诫s區(qū)17之上。這種結(jié)構(gòu)的制造相對(duì)簡(jiǎn)單，只需在硅片表面覆蓋一 層二氧化硅20即可。由于本發(fā)明的原理是阻止多晶硅浮柵14a中的電子被含有磷離子或 硼離子的氮氧化硅層18所吸收，因此實(shí)際上二氧化硅20只需將多晶硅浮柵14a的上表面 完全覆蓋住即可，此時(shí)的制造相對(duì)復(fù)雜，或者采用掩膜版進(jìn)入淀積(淀積窗口僅為多晶硅 浮柵Ha的上表面)，或者先淀積再刻蝕(刻蝕后的二氧化硅20僅覆蓋多晶硅浮柵14a的 上表面)。所述二氧化硅層20的厚度為400 1500A。本發(fā)明OTP器件的單元結(jié)構(gòu)也是由兩個(gè)PMOS串聯(lián)組成，包括多晶硅浮柵14a的那 個(gè)PMOS執(zhí)行數(shù)據(jù)存儲(chǔ)功能，包括多晶硅選擇柵14b的那個(gè)PMOS執(zhí)行選通功能。請(qǐng)參閱圖4，其橫坐標(biāo)為烘烤時(shí)間，以小時(shí)為單位；縱坐標(biāo)為溝道電流，以安培為 單位。OTP器件的單元結(jié)構(gòu)中多晶硅浮柵1 編程后，貯存電子。電子吸引空穴在溝道表面 聚集，使溝道導(dǎo)通，在源極與漏極之間的橫向電場(chǎng)作用下，形成溝道電流。與之相反，編程前 溝道是隔斷的。將多晶硅浮柵Ha中存儲(chǔ)有數(shù)據(jù)的現(xiàn)有的OTP器件的單元結(jié)構(gòu)在高溫250°C 下烘烤，經(jīng)過M小時(shí)后，溝道電流下降，這是由于多晶硅浮柵Ha上的電子被含有磷離子或 硼離子的氮氧化硅層18所吸收，使得溝道表面的空穴累變少所致，這表明現(xiàn)有的OTP器件 存儲(chǔ)的數(shù)據(jù)已經(jīng)失效。將多晶硅浮柵Ha中存儲(chǔ)有數(shù)據(jù)的本發(fā)明OTP器件的單元結(jié)構(gòu)在高 溫250°C下烘烤，經(jīng)過72小時(shí)后，溝道電流基本保持不變，表明本發(fā)明OTP器件的單元結(jié)構(gòu) 顯著增強(qiáng)了數(shù)據(jù)保持能力。本發(fā)明OTP器件的單元結(jié)構(gòu)的制造方法包括如下步驟第1步，在襯底10上通過外延或離子注入工藝形成η阱12，在襯底10和/或η阱 12中通過場(chǎng)氧隔離或淺槽隔離工藝形成隔離區(qū)11 ；第2步，在硅片表面淀積一層二氧化硅和多晶硅，刻蝕后形成多晶硅浮柵14a、多 晶硅選擇柵14b及其下方的兩個(gè)柵氧化層13 ；第3步，在兩個(gè)柵極14a、14b的兩側(cè)下方的η阱12中通過離子注入工藝形成ρ型輕摻雜區(qū)15 ；第4步，在硅片表面淀積一層介質(zhì)材料，反刻該層介質(zhì)材料從而在兩個(gè)柵極14a、 14b及其下方的兩個(gè)柵氧化層13的兩側(cè)形成側(cè)墻16 ；第5步，在最外側(cè)的兩個(gè)側(cè)墻16之外的η阱12中通過離子注入形成ρ型重?fù)诫s 區(qū)17 ；第6步，在硅片表面淀積一層二氧化硅20，至少將多晶硅浮柵1 完全覆蓋；第7步，在硅片表面淀積一層氮氧化硅18 ；第8步，在硅片表面淀積一層硼磷硅玻璃或磷硅玻璃19。上述方法第6步中，更簡(jiǎn)單的方法是，在硅片表面淀積一層二氧化硅20，覆蓋整個(gè) 硅片表面。綜上所述，本發(fā)明OTP器件的單元結(jié)構(gòu)具有顯著增強(qiáng)的數(shù)據(jù)保持能力，其制造方 法與現(xiàn)有CMOS邏輯工藝完全兼容。權(quán)利要求
1.一種OTP器件的單元結(jié)構(gòu)，其特征是，襯底(10)之上為η阱(12)；襯底(10)和/或 η阱(12)中有隔離區(qū)(11) ;11阱(12)之上有兩個(gè)柵氧化層(13)，兩個(gè)柵氧化層(13)之上 分別是多晶硅浮柵(14a)和多晶硅選擇柵(14b)；兩個(gè)柵極(Ha)、(14b)兩側(cè)下方的η阱 (12)中有ρ型輕摻雜區(qū)(15)；兩個(gè)柵極(14a)、(14b)及其下方的兩個(gè)柵氧化層(13)的兩 側(cè)有側(cè)墻(16)；最外側(cè)的側(cè)墻(16)之外的下方η阱(12)中有ρ型重?fù)诫s區(qū)(17)；多晶硅 浮柵(14a)之上有一層二氧化硅00) ；二氧化硅00)之上分別是氮氧化硅(18)和硼磷硅 玻璃或磷硅玻璃(19)。
2.根據(jù)權(quán)利要求1所述的OTP器件的單元結(jié)構(gòu)，其特征是，所述二氧化硅00)在隔離 區(qū)(11)、多晶硅浮柵(14a)、多晶硅選擇柵(14b)、側(cè)墻(16)、ρ型重?fù)诫s區(qū)(17)之上。
3.根據(jù)權(quán)利要求1所述的OTP器件的單元結(jié)構(gòu)，其特征是，所述二氧化硅00)的厚度 為400 1500人。
4.根據(jù)權(quán)利要求1所述的OTP器件的單元結(jié)構(gòu)，其特征是，所述OTP器件的單元結(jié)構(gòu)由 兩個(gè)串聯(lián)的PMOS組成。
5.如權(quán)利要求1所述的OTP器件的單元結(jié)構(gòu)的制造方法，其特征是，包括如下步驟第1步，在襯底(10)上通過外延或離子注入工藝形成η阱(1 ，在襯底(10)和/或η阱(12)中通過場(chǎng)氧隔離或淺槽隔離工藝形成隔離區(qū)(11)；第2步，在硅片表面淀積一層二氧化硅和多晶硅，刻蝕后形成多晶硅浮柵(Ha)、多晶 硅選擇柵(14b)及其下方的兩個(gè)柵氧化層(13)；第3步，在兩個(gè)柵極(14a)、(14b)的兩側(cè)下方的η阱(1 中通過離子注入工藝形成ρ 型輕摻雜區(qū)(15)；第4步，在硅片表面淀積一層介質(zhì)材料，反刻該層介質(zhì)材料從而在兩個(gè)柵極(14a)、 (14b)及其下方的兩個(gè)柵氧化層(1 的兩側(cè)形成側(cè)墻(16)；第5步，在最外側(cè)的兩個(gè)側(cè)墻(16)之外的η阱(1 中通過離子注入形成ρ型重?fù)诫s 區(qū)(17)；第6步，在硅片表面淀積一層二氧化硅(20)，至少將多晶硅浮柵(14a)完全覆蓋；第7步，在硅片表面淀積一層氮氧化硅(18)；第8步，在硅片表面淀積一層硼磷硅玻璃或磷硅玻璃(19)。
6.根據(jù)權(quán)利要求5所述的OTP器件的單元結(jié)構(gòu)的制造方法，其特征是，所述方法第6步 中，所述二氧化硅00)覆蓋整個(gè)硅片表面。
全文摘要
本發(fā)明公開了一種OTP器件的單元結(jié)構(gòu)，與現(xiàn)有OTP器件的單元結(jié)構(gòu)相比，在多晶硅浮柵(14a)和氮氧化硅(18)之間增加了一層二氧化硅(20)。在后續(xù)高溫工藝中，硼磷硅玻璃或磷硅玻璃層(19)中的磷離子或硼離子進(jìn)入到氮氧化硅層(18)后，多晶硅浮柵(14a)中的電子被二氧化硅層(20)阻擋而不會(huì)被含有磷離子或硼離子的氮氧化硅層(18)所吸收，從而提高了利用浮柵保存數(shù)據(jù)的OTP器件的數(shù)據(jù)保持能力。本發(fā)明還公開了所述OTP器件的單元結(jié)構(gòu)的制造方法，與現(xiàn)有的CMOS邏輯工藝完全兼容，無需增加額外的掩膜工藝。
文檔編號(hào)H01L21/8247GK102054843SQ20091020178
公開日2011年5月11日 申請(qǐng)日期2009年11月9日 優(yōu)先權(quán)日2009年11月9日
發(fā)明者胡曉明, 黃景豐 申請(qǐng)人:上海華虹Nec電子有限公司