專利名稱：SiGe異質(zhì)結(jié)雙極晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路制造領(lǐng)域，尤其涉及一種SiGe(鍺硅)異質(zhì)結(jié)雙極型 晶體管的制作方法。
背景技術(shù)：
由于SiGe HBT (SiGe異質(zhì)結(jié)雙極晶體管)具有高速、低噪音的要求，它在射頻領(lǐng)域 有了越來越多的應(yīng)用。業(yè)內(nèi)人員在不斷努力提高它的工作頻率(提高使用速度)的同時(shí)，使 其在成本上有好的競(jìng)爭(zhēng)能力，即努力使其性能達(dá)到GaAs (砷化鎵)器件而成本較低(利用 CMOS工藝并與CMOS有良好的兼容性)。為了提高速度，將外基區(qū)位置抬高以減小基區(qū)-集 電區(qū)的電容，利用外基區(qū)與發(fā)射極的自對(duì)準(zhǔn)而得到低的基區(qū)電阻已成為大家的共識(shí)?，F(xiàn)有的器件結(jié)構(gòu)如圖1所示(美國(guó)專利申請(qǐng)US6，927，476)在STI (淺槽隔離)工 藝完成后，通過一系列工藝來得到自對(duì)準(zhǔn)的器件結(jié)構(gòu)，工藝過程復(fù)雜(STI工藝完成后到發(fā) 射極淀積前，共增加多于8次的膜成長(zhǎng)工藝，二次光刻，二次CMP (化學(xué)機(jī)械研磨)，6次膜刻 蝕)；另一種結(jié)構(gòu)如圖2所示(美國(guó)專利申請(qǐng)US7，037，798)，也是在STI工藝完成后，開始 SiGe HBT的構(gòu)建，從STI工藝完成后到發(fā)射極淀積前，共增加多于7次的膜成長(zhǎng)工藝，二次 光刻，6次膜刻蝕)，同樣存在工藝復(fù)雜的問題。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種SiGe異質(zhì)結(jié)雙極晶體管的制作方法，該方 法結(jié)合淺槽隔離工藝模塊中的所用材料和工藝，形成將外基區(qū)提高的高摻雜的P型多晶 娃，簡(jiǎn)化了工藝步驟，減少了制作時(shí)間并降低了制造成本。為解決上述技術(shù)問題，本發(fā)明提供一種SiGe異質(zhì)結(jié)雙極晶體管的制作方法，包含 以下步驟1)利用常規(guī)工藝完成N型集電極區(qū)域的形成，包括N+埋層的形成和N外延的淀 積，然后進(jìn)行襯墊氧化膜，氮化硅膜成長(zhǎng)；有源區(qū)光刻，刻蝕；隔離介質(zhì)膜成長(zhǎng)，完成淺槽隔 離化學(xué)機(jī)械研磨；2)利用光刻和刻蝕工藝將外基區(qū)的氮化硅膜除掉并將該區(qū)域的隔離介質(zhì)膜部分 除掉，之后將光刻膠去除；3)淀積作為外基區(qū)的一層高P型摻雜的多晶硅；4)通過化學(xué)機(jī)械研磨將氮化硅膜和隔離介質(zhì)膜表面的多晶硅去除；5)將隔離介質(zhì)膜部分刻蝕掉至一定的高度；6)將氮化硅膜去除；7)先將襯墊氧化膜去掉，然后成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的 多晶硅之間的介質(zhì)膜去除；或者，先成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的多 晶硅之間的介質(zhì)膜去除，然后將高P型摻雜的多晶硅下的襯墊氧化膜去掉；8)選擇性成長(zhǎng)內(nèi)基區(qū)SiGe或SiGeC ；
9)成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的多晶硅之間，內(nèi)基區(qū)之上的 介質(zhì)膜去除；10)在發(fā)射區(qū)成長(zhǎng)高N型摻雜的多晶硅，并通過光刻和刻蝕工藝得到多晶硅發(fā)射 極。和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果1.本發(fā)明結(jié)合淺槽隔離工藝模塊中的所用材料和工藝，形成將外基區(qū)提高的高摻 雜的P型多晶硅，然后利用選擇性外延工藝形成鍺硅異質(zhì)結(jié)雙極晶體管區(qū)的內(nèi)基區(qū)，最后 利用介質(zhì)膜做為發(fā)射極和外基區(qū)之間的隔離層，淀積發(fā)射極；2.本發(fā)明在工藝過程相對(duì)簡(jiǎn)單的前提下(三次光刻，3次長(zhǎng)膜，一次CMP，4次膜刻 蝕)，獲得外基區(qū)提高、發(fā)射極與外基區(qū)自對(duì)準(zhǔn)的SiGe異質(zhì)結(jié)雙極晶體管器件結(jié)構(gòu)。


圖1是現(xiàn)有的一種SiGe異質(zhì)結(jié)雙極晶體管器件結(jié)構(gòu)示意圖；圖2是現(xiàn)有的另一種SiGe異質(zhì)結(jié)雙極晶體管器件結(jié)構(gòu)示意圖；圖3. 1是本發(fā)明實(shí)施例中步驟ISTI (淺槽隔離)CMP工藝完成后的示意圖；圖3. 2是本發(fā)明實(shí)施例中步驟2外基區(qū)多晶區(qū)開口光刻示意圖；圖3. 3是本發(fā)明實(shí)施例中步驟3外基區(qū)多晶開口刻蝕后示意圖；圖3. 4是本發(fā)明實(shí)施例中步驟4光刻膠去除后示意圖；圖3. 5是本發(fā)明實(shí)施例中步驟5外基區(qū)多晶硅淀積后示意圖；圖3. 6是本發(fā)明實(shí)施例中步驟6外基區(qū)多晶硅平坦化后示意圖；圖3. 7是本發(fā)明實(shí)施例中步驟8介質(zhì)膜成長(zhǎng)，內(nèi)基區(qū)開口光刻刻蝕后示意圖；圖3. 8是本發(fā)明實(shí)施例中步驟9介質(zhì)膜刻蝕，去膠后，內(nèi)基區(qū)SiGe或SiGeC選擇 性生長(zhǎng)后示意圖；圖3. 9是本發(fā)明實(shí)施例中步驟10介質(zhì)膜成長(zhǎng)，外基區(qū)-發(fā)射極隔離光刻后示意 圖；圖3. 10是本發(fā)明實(shí)施例中步驟11介質(zhì)膜刻蝕，光刻膠去除后示意圖；圖3. 11是本發(fā)明實(shí)施例中步驟12發(fā)射極淀積，光刻，刻蝕后示意圖。附圖中附圖標(biāo)記說明1是硅基板；2是集電極(N+埋層)；3是次集電極(N外延)； 4是隔離介質(zhì)膜；5是襯墊氧化膜；6是氮化硅膜；7-1，7-2，7-3是光刻膠；8是高P型摻雜的 多晶硅(P+多晶硅)；9是SWe或SiGeC內(nèi)基區(qū)；10-1，10-2是介質(zhì)膜；12是N+SINKER ;14 是多晶硅發(fā)射極。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。本發(fā)明一種具有抬高外基區(qū)，外基區(qū)與發(fā)射極之間是自對(duì)準(zhǔn)的鍺硅異質(zhì)結(jié)雙極晶 體管(HBT，hetrojunction bipolar transistor)的制作方法，其結(jié)合淺槽隔離工藝模塊中 的所用材料和工藝，形成將外基區(qū)提高的高摻雜的P型多晶硅，然后利用選擇性外延工藝 形成鍺硅異質(zhì)結(jié)雙極晶體管區(qū)的內(nèi)基區(qū)，最后利用介質(zhì)膜做為發(fā)射極和外基區(qū)之間的隔離 層，淀積發(fā)射極。
以一個(gè)異質(zhì)結(jié)雙極晶體管(NPN)的器件主要工藝為例來說明本發(fā)明的具體實(shí)施 方法1.采用本領(lǐng)域常規(guī)的工藝方法，在硅基板1上形成集電極2 (形成N+埋層)和次 集電極3 (淀積N外延)和N+SINKER 12 (N+SINKER 12的作用是實(shí)現(xiàn)N+埋層與接觸孔的低 電阻連接)，完成N型集電極區(qū)域的形成，然后通過襯墊氧化膜5成長(zhǎng)(100-1500埃)，氮化 硅膜6 (1000-4500埃)成長(zhǎng)，STI光刻和刻蝕，隔離介質(zhì)膜4成長(zhǎng)(包括襯墊熱氧化膜成長(zhǎng) (100-200埃，950-1100°C )和高密度氧化膜成長(zhǎng)0000-6000埃))，完成STI CMP(淺槽隔 離化學(xué)機(jī)械研磨)，如圖3.1;2.利用一般的光刻工藝，將外基區(qū)處形成開口，其他區(qū)域用光刻膠7-1保護(hù)住，見 圖 3.2 ；3.利用干法刻蝕將開口區(qū)的氮化硅膜6全部刻蝕掉，并將開口區(qū)的隔離介質(zhì)膜 4(氧化膜)部分刻蝕掉，見圖3. 3 ；實(shí)施中先采用一步刻蝕工藝，其刻蝕氧化膜與刻蝕氮化 膜的速率相差不大(刻蝕氧化膜的速率比刻蝕氮化膜的速率低，比例建議為小于1 1.5 但大于1 3)，刻蝕到氮化硅膜6與襯墊氧化膜5的界面前，要換成高選擇比的刻蝕工藝 (建議刻蝕氧化膜與刻蝕氮化膜的速率比小于1 10);4.將光刻膠7-1除掉，見圖3. 4 ；5.淀積作為外基區(qū)的高P型摻雜的多晶硅8，這里的多晶硅可以是在位P型摻雜 的，也可以是不做在位摻雜，但隨后通過注入P型雜質(zhì)得到P型摻雜的多晶硅，或者它們的 組合得到；該高P型摻雜的多晶硅8的厚度為1500-5000埃，摻雜濃度為E19-E20 ATOMS/ CM3水平，見圖3. 5 ；6.進(jìn)行高P型摻雜的多晶硅8的CMP (化學(xué)機(jī)械研磨)，即將氮化硅膜6和隔離介 質(zhì)膜4表面的多晶硅去除，研磨后示意圖見圖3. 6 ；7.將隔離介質(zhì)膜4 (氧化膜)刻蝕到需要的高度(未圖示)，這一高度一般是考慮 在后續(xù)工藝中的刻蝕過程所造成的氧化膜損失量來定，一般的要求是在使該刻蝕完成后的 氧化膜高出有源區(qū)的氧化膜，在其后的工藝直至CMOS的柵極淀積前不要凹下到有源區(qū)之 下，通常在該步工藝完成時(shí)氧化膜高出有源區(qū)的厚度為300-800埃，且將氮化硅膜6去除 (采用常規(guī)的濕法刻蝕工藝)；8.先采用常規(guī)的濕法刻蝕工藝將襯墊氧化膜5去除(包括去除高P型摻雜的多晶 硅8下的襯墊氧化膜)；然后采用常規(guī)的CVD工藝成長(zhǎng)介質(zhì)膜10-1 (該介質(zhì)膜10-1可以是 氧化硅，也可以是氮化硅或它們的組合，一般厚度為300-1000埃)，內(nèi)基區(qū)開口區(qū)光刻，在 內(nèi)基區(qū)形成開口，其他區(qū)域用光刻膠7-2保護(hù)，見圖3.7 ；9.內(nèi)基區(qū)開口區(qū)刻蝕，將高P型摻雜的多晶硅8之間的介質(zhì)膜10-1全部刻蝕，去 除光刻膠7-2，完成內(nèi)基區(qū)SiGe或者SiGeC膜的淀積(選擇性成長(zhǎng)內(nèi)基區(qū)SiGe或SiGeC)， 形成SiGe或SiGeC內(nèi)基區(qū)9，見圖3. 8 ；建議使用濕法刻蝕以減少內(nèi)基區(qū)硅的損傷，SiGe或 SiGeC內(nèi)基區(qū)9的厚度約300-800埃，SiGe或SiGeC內(nèi)基區(qū)9的B(硼)摻雜濃度建議為 E17-E19AT0MS/CM3 的水平；步驟8和9也可以按以下順序進(jìn)行先進(jìn)行介質(zhì)膜10-1成長(zhǎng)，將高P型摻雜的多 晶硅8之間的介質(zhì)膜10-1全部刻蝕去除，然后將高P型摻雜的多晶硅8下的襯墊氧化膜5 去除，再進(jìn)行內(nèi)基區(qū)SiGe或者SiGeC膜的淀積；
10.內(nèi)基區(qū)上介質(zhì)膜10-2成長(zhǎng)(該介質(zhì)膜10-2可以是氧化硅，也可以是氮化硅或 它們的組合，一般厚度為300-1000埃)，發(fā)射區(qū)開口區(qū)光刻，在發(fā)射區(qū)形成開口，其他區(qū)域 用光刻膠7-3保護(hù)，見圖3.9;11.發(fā)射區(qū)開口處刻蝕，將內(nèi)基區(qū)(SiGe或SiGeC內(nèi)基區(qū)9)上的介質(zhì)膜10_2全部 刻蝕，去除光刻膠7-3，見圖3. 10 ；建議使用濕法刻蝕以減少內(nèi)基區(qū)的損傷；12.在發(fā)射區(qū)淀積高N型摻雜的多晶硅并圖形化，通過光刻、刻蝕形成多晶硅發(fā) 射極14，見圖3. 11，高N型摻雜的多晶硅可以通過在位N型雜質(zhì)摻雜得到，也可以是通過 多晶硅淀積后注入N型雜質(zhì)得到，或者它們的組合得到，建議多晶硅發(fā)射極14的厚度為 1000-3000 埃，摻雜濃度為 E20-E21 AT0MS/CM3 水平。
權(quán)利要求
1.一種SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，包含以下步驟1)利用常規(guī)工藝完成N型集電極區(qū)域的形成，包括N+埋層的形成和N外延的淀積，然 后進(jìn)行襯墊氧化膜，氮化硅膜成長(zhǎng)；有源區(qū)光刻，刻蝕；隔離介質(zhì)膜成長(zhǎng)，完成淺槽隔離化 學(xué)機(jī)械研磨；2)利用光刻和刻蝕工藝將外基區(qū)的氮化硅膜除掉并將該區(qū)域的隔離介質(zhì)膜部分除掉， 之后將光刻膠去除；3)淀積作為外基區(qū)的一層高P型摻雜的多晶硅；4)通過化學(xué)機(jī)械研磨將氮化硅膜和隔離介質(zhì)膜表面的多晶硅去除；5)將隔離介質(zhì)膜部分刻蝕掉至一定的高度；6)將氮化硅膜去除；7)先將襯墊氧化膜去掉，然后成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的多晶 硅之間的介質(zhì)膜去除；或者，先成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的多晶硅 之間的介質(zhì)膜去除，然后將高P型摻雜的多晶硅下的襯墊氧化膜去掉；8)選擇性成長(zhǎng)內(nèi)基區(qū)SiGe或SiGeC；9)成長(zhǎng)介質(zhì)膜并通過光刻和刻蝕工藝將高P型摻雜的多晶硅之間，內(nèi)基區(qū)之上的介質(zhì) 膜去除；10)在發(fā)射區(qū)成長(zhǎng)高N型摻雜的多晶硅，并通過光刻和刻蝕工藝得到多晶硅發(fā)射極。
2.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟1) 中，所述襯墊氧化膜的厚度在100埃到1500埃，所述氮化硅膜的厚度在1000-4500埃。
3.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟1) 中，所述隔離介質(zhì)膜包括100-200埃的襯墊熱氧化膜和4000-6000埃的高密度氧化膜。
4.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟2) 中，采用干法刻蝕工藝將外基區(qū)的氮化硅膜除掉并將該區(qū)域的隔離介質(zhì)膜部分除掉，具體 為首先采用一步刻蝕工藝，其刻蝕氧化膜的速率比刻蝕氮化膜的速率低，其速率比為小于 1 1.5且大于1 3，刻蝕到氮化硅膜與襯墊氧化膜的界面前，要換成高選擇比的刻蝕工 藝，其刻蝕氧化膜與刻蝕氮化膜的速率比小于1 10。
5.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟3) 中，所述高P型摻雜的多晶硅可以通過在位P型雜質(zhì)摻雜得到，或者是通過多晶硅淀積后注 入P型雜質(zhì)得到，或者它們的組合得到。
6.按權(quán)利要求1或5所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟 3)中，所述高P型摻雜的多晶硅的厚度為1500-5000埃，摻雜濃度為E19-E20 AT0MS/CM3水 平。
7.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟5) 中，所述將隔離介質(zhì)膜部分刻蝕掉至一定的高度是根據(jù)在后續(xù)工藝中的刻蝕過程所造成的 氧化膜損失量來定，一般的要求是在使該刻蝕完成后的氧化膜高出有源區(qū)的氧化膜，在其 后的工藝直至CMOS的柵極淀積前不要凹下到有源區(qū)之下，通常在該步驟完成時(shí)氧化膜高 出有源區(qū)的厚度為300-800埃。
8.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟7) 中，所述介質(zhì)膜是氧化硅或氮化硅或它們的組合。
9.按權(quán)利要求1或8所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟 7)中，所述介質(zhì)膜的厚度為300-1000埃。
10.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟7) 和步驟9)中，采用濕法刻蝕將介質(zhì)膜去除。
11.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟8) 中，所述SiGe或SiGeC內(nèi)基區(qū)的厚度為300-800埃，SiGe或SiGeC內(nèi)基區(qū)的B摻雜濃度為 E17-E19 AT0MS/CM3 的水平。
12.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟9) 中，所述介質(zhì)膜是氧化硅或氮化硅或它們的組合。
13.按權(quán)利要求1或12所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步 驟9)中，所述介質(zhì)膜的厚度為300-1000埃。
14.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟10) 中，所述高N型摻雜的多晶硅可以通過在位N型雜質(zhì)摻雜得到，或者是通過多晶硅淀積后注 入N型雜質(zhì)得到，或者它們的組合得到。
15.按權(quán)利要求1所述的SiGe異質(zhì)結(jié)雙極晶體管的制作方法，其特征在于，在步驟10) 中，所述多晶硅發(fā)射極的厚度為1000-3000埃，摻雜濃度為E20-E21 AT0MS/CM3水平。
全文摘要
本發(fā)明公開了一種SiGe異質(zhì)結(jié)雙極晶體管的制作方法，該方法結(jié)合淺槽隔離工藝模塊中的所用材料和工藝，形成將外基區(qū)提高的高P型摻雜的多晶硅，然后利用選擇性外延工藝形成鍺硅異質(zhì)結(jié)雙極晶體管區(qū)的內(nèi)基區(qū)，最后利用介質(zhì)膜作為發(fā)射極和外基區(qū)之間的隔離層，淀積發(fā)射極而形成具有抬高外基區(qū)，外基區(qū)與發(fā)射極之間是自對(duì)準(zhǔn)的鍺硅異質(zhì)結(jié)雙極晶體管。本發(fā)明簡(jiǎn)化了工藝步驟，減少了制作時(shí)間并降低了制造成本。
文檔編號(hào)H01L29/737GK102054689SQ20091020175
公開日2011年5月11日 申請(qǐng)日期2009年11月5日 優(yōu)先權(quán)日2009年11月5日
發(fā)明者肖勝安 申請(qǐng)人:上海華虹Nec電子有限公司