專利名稱：晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件制 造領(lǐng)域，尤其涉及晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)及其制造 方法。
背景技術(shù)：
晶圓級(jí)芯片尺寸封裝(WLCSP，Wafer Level Chip Size Packaging)技術(shù)是對(duì)整個(gè)
晶圓進(jìn)行封裝測試后再切割得到單個(gè)芯片的技術(shù)。通常，所述晶圓級(jí)芯片尺寸封裝是把 半導(dǎo)體芯片上外圍排列的焊盤(Pad)通過再分布過程分布成面陣列的大量焊球，或稱所 述焊球?yàn)楹附油裹c(diǎn)。由于經(jīng)晶圓級(jí)芯片尺寸封裝后的芯片尺寸達(dá)到了高度微型化，芯片成本隨芯片 尺寸的減小和晶圓尺寸的增大而顯著降低，所以，經(jīng)晶圓級(jí)芯片尺寸封裝是當(dāng)前封裝領(lǐng) 域的熱點(diǎn)和未來發(fā)展的趨勢。圖IA至圖IF為現(xiàn)有的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法的各步驟的示意 圖?，F(xiàn)有技術(shù)中，晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法包括步驟1 :提供晶圓；如圖IA所示，所述晶圓包括襯底100、位于襯底100上的焊盤102、以及部 分覆蓋所述焊盤102的襯底鈍化層104，在所述焊盤102上所述襯底鈍化層104具有襯底 鈍化層通孔104a，以露出部分所述焊盤102;其中所述襯底100的材料為硅，所述焊盤的 材料為鋁；步驟2 對(duì)所述晶圓進(jìn)行預(yù)處理；步驟3 在所述晶圓上進(jìn)行第一鈍化層106的光制程；所述第一鈍化層106可以是聚酰亞胺(PI)、聚對(duì)苯撐苯并雙惡唑(PBO)或光敏 苯并環(huán)丁烯，所述光制程如可以是黃光制程；步驟4:刻蝕所述第一鈍化層106以形成第一鈍化層通孔106a，以露出部分所述 焊盤102，并對(duì)所述第一鈍化層106進(jìn)行固化和清除浮渣工藝，參照?qǐng)DIB所示；步驟5 進(jìn)行重布線層108的光制程；所述重布線層108的材料為銅(Cu)，所述重布線層108在所述第一鈍化層通孔 106a處與所述焊盤102電性連接；步驟6:形成并刻蝕所述重布線層108，以形成所需圖形，參照?qǐng)DIC所示；步驟7 在所述晶圓上進(jìn)行第二鈍化層110的光制程；所述第二鈍化層110可以是聚酰亞胺(PI)、聚對(duì)苯撐苯并雙惡唑(PBO)或光敏 苯并環(huán)丁烯，所述光制程如可以是黃光制程；步驟8:刻蝕所述第二鈍化層110，以形成第二鈍化層通孔110a，并對(duì)所述第二 鈍化層110進(jìn)行固化和清除浮渣，參照?qǐng)DID所示；步驟9 進(jìn)行球下金屬層112的光制程；所述球下金屬層112的材料為鎳，所述球下金屬層112在所述第二鈍化層通孔IlOa處與所述重布線層108電性連接；步驟10:形成并刻蝕所述球下金屬層112，以形成所需圖形，參照?qǐng)DIE所示；步驟11 在所述球下金屬層112上植入焊球114，參照?qǐng)DIF所示；步驟12 對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)(OQC)?，F(xiàn)有的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)復(fù)雜，生產(chǎn)周 期長，現(xiàn)有的晶圓級(jí)芯片尺寸封 裝結(jié)構(gòu)的制造方法步驟繁冗，成本較高，生產(chǎn)周期長，不利于簡化制程和芯片的降低成 本。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)復(fù)雜，生產(chǎn)周期長，現(xiàn)有的晶圓 級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法步驟繁冗，成本較高，生產(chǎn)周期長，不利于簡化制程和 芯片的降低成本等問題，本發(fā)明提供一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法和晶圓級(jí) 芯片尺寸封裝結(jié)構(gòu)。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明提供一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方 法，包括提供晶圓，所述晶圓上具有焊盤；在所述晶圓上進(jìn)行重布線層的光制程；形成并刻蝕所述重布線層，以形成所需圖形，所述重布線層和所述焊盤電性連 接；在所述晶圓上進(jìn)行第二鈍化層的光制程；刻蝕所述第二鈍化層，以形成第二鈍化層通孔，以露出所述重布線層，并對(duì)所 述第二鈍化層進(jìn)行固化和清除浮渣；在所述第二鈍化層通孔處植入焊球，所述焊球和所述重布線層電性連接；
對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)。優(yōu)選的，所述晶圓包括襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的 襯底鈍化層，所述襯底鈍化層具有露出部分所述焊盤的襯底鈍化層通孔。優(yōu)選的，所述重布線層的材料為銅，所述重布線層在所述襯底鈍化層通孔處與 所述焊盤電性連接。優(yōu)選的，所述重布線層的厚度大于等于8微米。優(yōu)選的，形成所述重布線層采用電鍍的方式。優(yōu)選的，所述第二鈍化層的材料是聚酰亞胺、聚對(duì)苯撐苯并雙惡唑或光敏苯并 環(huán)丁烯。優(yōu)選的，在所述晶圓上進(jìn)行重布線層的光制程之前，還包括在所述晶圓上進(jìn) 行第一鈍化層的光制程。優(yōu)選的，刻蝕所述第一鈍化層以形成第一鈍化層通孔，以露出部分所述焊盤， 并對(duì)所述第一鈍化層進(jìn)行固化和清除浮渣工藝。優(yōu)選的，所述光制程為黃光制程。根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明還提供一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征 在于，包括晶圓，所述晶圓上具有焊盤，覆蓋所述焊盤的重布線層，所述重布線層上的第二鈍化層，所述第二鈍化層上具有露出所述重布線層的第二鈍化層通孔，所述重布 線層通過所述第二鈍化層通孔和焊球電性連接。優(yōu)選的，所述晶圓包括襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的 襯底鈍化層，所述襯底鈍化層具有露出部分所述焊盤的襯底鈍化層通孔。優(yōu)選的，所述焊盤的材料為鋁。優(yōu)選的，所述第二鈍化層的材料為 聚酰亞胺、聚對(duì)苯撐苯并雙惡唑或光敏苯并 環(huán)丁烯。優(yōu)選的，所述重布線層的材料為銅。優(yōu)選的，所述重布線層的厚度為大于等于8微米根據(jù)本發(fā)明的一個(gè)方面，本發(fā)明還提供一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征 在于，包括晶圓，所述晶圓上具有焊盤，所述焊盤上具有第一鈍化層，所述第一鈍化 層上具有露出部分焊盤的第一鈍化層通孔；所述第一鈍化層上的重布線層，所述重布線 層通過所述第一鈍化層通孔和所述焊盤電性連接；所述重布線層上的第二鈍化層，所述 第二鈍化層上具有露出所述重布線層的第二鈍化層通孔，所述重布線層208通過所述第 二鈍化層通孔和焊球電性連接。優(yōu)選的，所述晶圓包括襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的 襯底鈍化層，所述襯底鈍化層具有露出部分所述焊盤的襯底鈍化層通孔。優(yōu)選的，所述重布線層的材料為銅。優(yōu)選的，所述重布線層208的厚度為大于等于8微米。優(yōu)選的，所述第一鈍化層和所述第二鈍化層的材料為聚酰亞胺、聚對(duì)苯撐苯并 雙惡唑或光敏苯并環(huán)丁烯。本發(fā)明的晶圓級(jí)封裝結(jié)構(gòu)的制造方法，省去了球下金屬層的制作步驟，可以節(jié) 省材料，縮短了整個(gè)工藝周期，節(jié)省了成本；另外，本實(shí)施例中，還省去了第一鈍化層 和第一鈍化層過孔的工藝步驟，進(jìn)一步的節(jié)省了材料，和進(jìn)一步的縮短了工藝周期，增 加了產(chǎn)品的競爭力。本發(fā)明的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)結(jié)構(gòu)簡單，節(jié)省了第一鈍化層、球下金屬層 等層結(jié)構(gòu)，其制造方法簡單易行，可以使產(chǎn)品制造的更薄，有利于增加產(chǎn)品的市場競爭 能力。


圖IA至圖IF為現(xiàn)有的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法的各步驟的示意 圖。圖2A至圖2D為本發(fā)明實(shí)施例的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法的各步驟 的示意圖。圖3和圖4為本發(fā)明實(shí)施例的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的示意圖。
具體實(shí)施例方式為了使本發(fā)明的內(nèi)容和保護(hù)范圍更加清楚易懂，以下結(jié)合本發(fā)明的實(shí)施例和附 圖對(duì)本發(fā)明進(jìn)行詳細(xì)描述。
實(shí)施例1圖2A至圖2D為本發(fā)明一實(shí)施例的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法的各步 驟的示意圖。本實(shí)施例的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，包括首先，提供晶圓，所述晶圓上具有焊盤；如圖2A所示，所述晶圓包括襯底200、位于襯底200上的焊盤202、以及部 分覆蓋所述焊盤202的襯底鈍化層204，所述襯底鈍化層204具有露出部分所述焊盤202 的襯底鈍化層通孔204a ；其中所述襯底200的材料為硅，所述焊盤的材料為鋁；所述襯 底鈍化層204可以使環(huán)氧類聚合物；其次，進(jìn)行重布線層208的光制程；優(yōu)選的，所述重布線層108的材料為銅(Cu)，所述重布線層208在 所述襯底鈍 化層通孔204a處與所述焊盤202電性連接，參照?qǐng)D2B所示；優(yōu)選的，所述重布線層208的厚度大于等于8微米，這樣，所述重布線層208可 以蓋住所述襯底鈍化層通孔204a，不需要重新制作球下金屬層，就可以使后續(xù)的焊球與 所述重布線層208電性接觸；其次，形成并刻蝕所述重布線層208，以形成所需圖形，所述重布線層和所述焊 盤電性連接；優(yōu)選的，本實(shí)施例采用電鍍的方式形成所述重布線層208，因?yàn)殡婂児に噧?yōu)于用 沉積工藝，電鍍工藝不容易出現(xiàn)空洞，有利于增加晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的穩(wěn)定性； 所述刻蝕可以是本領(lǐng)域內(nèi)常用的干法刻蝕或濕法刻蝕；其次，在所述晶圓上進(jìn)行第二鈍化層210的光制程；所述第二鈍化層210可以是聚酰亞胺(PI)、聚對(duì)苯撐苯并雙惡唑(PBO)或光敏 苯并環(huán)丁烯，所述光制程如可以是黃光制程；再次，刻蝕所述第二鈍化層210，以形成第二鈍化層通孔210a，以露出所述重布 線層208，并對(duì)所述第二鈍化層210進(jìn)行固化和清除浮渣，參照?qǐng)D2C所示；再次，在所述第二鈍化層通孔210處植入焊球214，所述焊球214和所述重布線 層208電性連接，參照?qǐng)D2D所示；最后，對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)(OQC)。本實(shí)施例中，由于銅的導(dǎo)電性能優(yōu)于鎳，所以，重布線層208與焊球214直接接 觸的導(dǎo)電性，優(yōu)于現(xiàn)有技術(shù)中重布線層與球下金屬層電性連接再與焊球電性連接；而且 本實(shí)施例中，省去了球下金屬層的制作步驟，可以節(jié)省材料，縮短了整個(gè)工藝周期，節(jié) 省了成本；另外，本實(shí)施例中，還省去了第一鈍化層和第一鈍化層過孔的工藝步驟，進(jìn) 一步的節(jié)省了材料，和進(jìn)一步的縮短了工藝周期，增加了產(chǎn)品的競爭力。如圖2D所示，本實(shí)施例的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，包括晶圓，所述晶圓 上具有焊盤202，覆蓋所述焊盤202的重布線層208，所述重布線層208上的第二鈍化層 210，所述第二鈍化層210上具有露出所述重布線層208的第二鈍化層通孔210a，所述重 布線層208通過所述第二鈍化層通孔210a和焊球214電性連接。其中，所述晶圓包括襯底200、位于襯底200上的焊盤202、以及部分覆蓋所 述焊盤202的襯底鈍化層204，所述襯底鈍化層204具有露出部分所述焊盤202的襯底鈍化層通孔204a。其中，所述襯底200的材料為半導(dǎo)體材料，例如硅；所述焊盤202的材料是導(dǎo)電 性能良好的材料，例如鋁；所述第二鈍化層210的材料是常見的聚酰亞胺(PI)、聚對(duì)苯 撐苯并雙惡唑(PBO)或光敏苯并環(huán)丁烯。 優(yōu)選的，所述重布線層208的材料為銅，因?yàn)殂~的導(dǎo)電性能優(yōu)于鎳等其他金 屬，也即優(yōu)于現(xiàn)有技術(shù)中鎳材料的球下金屬層。優(yōu)選的，所述重布線層208的厚度為大于等于8微米，這樣，所述重布線層208 可以很好的覆蓋所述第二鈍化層通孔210a，使所述重布線層208可以與所述焊球214直接 電性連接，省去了球下金屬層。本實(shí)施例的所述晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)結(jié)構(gòu)簡單，節(jié)省了第一鈍化層、球下 金屬層等層結(jié)構(gòu)，其制造方法簡單易行，可以使產(chǎn)品制造的更薄，有利于增加產(chǎn)品的市 場競爭能力。實(shí)施例2本實(shí)施例示意了另外一種較佳的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)結(jié)構(gòu)的制造方法，包 括步驟1 :提供晶圓；所述晶圓包括襯底200、位于襯底200上的焊盤202、以及部分覆蓋所述焊 盤202的襯底鈍化層204，在所述焊盤202上所述襯底鈍化層204具有襯底鈍化層通孔 204a,以露出部分所述焊盤202;其中所述襯底200的材料為硅，所述焊盤的材料為鋁；步驟2 對(duì)所述晶圓進(jìn)行預(yù)處理；步驟3 在所述晶圓上進(jìn)行第一鈍化層206的光制程；所述第一鈍化層206可以是聚酰亞胺(PI)、聚對(duì)苯撐苯并雙惡唑(PBO)或光敏 苯并環(huán)丁烯，所述光制程如可以是黃光制程；步驟4:刻蝕所述第一鈍化層206以形成第一鈍化層通孔206a，以露出部分所述 焊盤202，并對(duì)所述第一鈍化層206進(jìn)行固化和清除浮渣工藝；其中，步驟2至步驟4為可選步驟，可以根據(jù)客戶的要求和晶圓本身的表面條件 進(jìn)行選擇；步驟5 進(jìn)行重布線層208的光制程；所述重布線層208的材料為銅(Cu)，所述重布線層208在所述第一鈍化層通孔 206a處與所述焊盤202電性連接；優(yōu)選的，所述重布線層208的厚度大于等于8微米，這樣，所述重布線層208可 以蓋住所述第一鈍化層通孔206a，不需要重新制作球下金屬層，就可以使后續(xù)的焊球與 所述重布線層208電性接觸；步驟6 形成并刻蝕所述重布線層208，以形成所需圖形；優(yōu)選的，本實(shí)施例采用電鍍的方式形成所述重布線層208，因?yàn)殡婂児に噧?yōu)于用 沉積工藝，電鍍工藝不容易出現(xiàn)空洞，有利于增加晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的穩(wěn)定性； 所述刻蝕可以是本領(lǐng)域內(nèi)常用的干法刻蝕或濕法刻蝕；步驟7 在所述晶圓上進(jìn)行第二鈍化層210的光制程；所述第二鈍化層210可以是聚酰亞胺(PI)、聚對(duì)苯撐苯并雙惡唑(PBO)或光敏苯并環(huán)丁烯，所述光制程如可以是黃光制程；步驟8 刻蝕所述第二鈍化層210，以形成第二鈍化層通孔210a，并對(duì)所述第二 鈍化層210進(jìn)行固化和清除浮渣；步驟9:在所述第二鈍化層通孔210a處植入焊球214，形成的所述晶圓級(jí)芯片尺 寸封裝結(jié)構(gòu)結(jié)構(gòu)如圖3或圖4所示；步驟10 對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)(OQC)。本實(shí)施例中，由于銅的導(dǎo)電性能優(yōu)于鎳，所以，重布線層208與焊球214直接接 觸的導(dǎo)電性，優(yōu)于現(xiàn)有技術(shù)中重布線層與球下金屬層電性連接再與焊球電性連接；而且 本實(shí)施例中，省去了球下金屬層的制作步驟，可以節(jié)省材料，縮短了整個(gè)工藝周期，節(jié) 省了成本，增加了產(chǎn)品的競爭力。參照?qǐng)D3和圖4所示，本實(shí)施例的晶圓級(jí)芯片尺寸封裝 結(jié)構(gòu)，包括晶圓，所述 晶圓上具有焊盤202，覆蓋所述焊盤的第一鈍化層206，所述第一鈍化層上具有露出部分 焊盤202的第一鈍化層通孔；所述第一鈍化層206上的重布線層208，所述重布線層208 通過所述第一鈍化層通孔和所述焊盤202電性連接；所述重布線層208上的第二鈍化層 210，所述第二鈍化層210上具有露出所述重布線層208的第二鈍化層通孔，所述重布線 層208通過所述第二鈍化層通孔和焊球214電性連接。其中，所述晶圓包括襯底200、位于襯底200上的焊盤202、以及部分覆蓋所 述焊盤202的襯底鈍化層204，所述襯底鈍化層204具有露出部分所述焊盤202的襯底鈍 化層通孔。其中，所述襯底200的材料為半導(dǎo)體材料，例如硅；所述焊盤202的材料是導(dǎo)電 性能良好的材料，例如鋁；所述第二鈍化層210的材料是常見的聚酰亞胺(PI)、聚對(duì)苯 撐苯并雙惡唑(PBO)或光敏苯并環(huán)丁烯。優(yōu)選的，所述重布線層208的材料為銅，因?yàn)殂~的導(dǎo)電性能優(yōu)于鎳等其他金 屬，也即優(yōu)于現(xiàn)有技術(shù)中鎳材料的球下金屬層。優(yōu)選的，所述重布線層208的厚度為大于等于8微米，這樣，所述重布線層208 可以很好的覆蓋所述第二鈍化層通孔，使所述重布線層208可以與所述焊球214直接電性 連接，省去了球下金屬層。本發(fā)實(shí)施例的所述晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)結(jié)構(gòu)簡單，節(jié)省了球下金屬層，其 制造方法簡單易行，可以使產(chǎn)品制造的更薄，有利于增加產(chǎn)品的市場競爭能力。本發(fā)明的實(shí)施例是為了使本發(fā)明的保護(hù)范圍和內(nèi)容更加淺顯易懂，只是本發(fā)明 的較佳實(shí)施例而已，并不對(duì)本發(fā)明的保護(hù)范圍構(gòu)成限制，本領(lǐng)域的技術(shù)人員可以在得到 本發(fā)明的啟示下，對(duì)本發(fā)明進(jìn)行改進(jìn)和等同替換。
權(quán)利要求
1.一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，包括提供晶圓，所述晶圓上具有焊盤；在所述晶圓上進(jìn)行重布線層的光制程；形成并刻蝕所述重布線層，以形成所需圖形，所述重布線層和所述焊盤電性連接；在所述晶圓上進(jìn)行第二鈍化層的光制程；刻蝕所述第二鈍化層，以形成第二鈍化層通孔，以露出所述重布線層，并對(duì)所述第 二鈍化層進(jìn)行固化和清除浮渣；在所述第二鈍化層通孔處植入焊球，所述焊球和所述重布線層電性連接；對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)。
2.如權(quán)利要求1所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，所述晶圓 包括襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的襯底鈍化層，所述襯底鈍化 層具有露出部分所述焊盤的襯底鈍化層通孔。
3.如權(quán)利要求2所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，所述重布 線層的材料為銅，所述重布線層在所述襯底鈍化層通孔處與所述焊盤電性連接。
4.如權(quán)利要求2所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，所述重布 線層的厚度大于等于8微米。
5.如權(quán)利要求1至4中任一項(xiàng)所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在 于，形成所述重布線層采用電鍍的方式。
6.如權(quán)利要求1所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，所述第二 鈍化層的材料是聚酰亞胺、聚對(duì)苯撐苯并雙惡唑或光敏苯并環(huán)丁烯。
7.如權(quán)利要求1所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，在所述晶 圓上進(jìn)行重布線層的光制程之前，還包括在所述晶圓上進(jìn)行第一鈍化層的光制程。
8.如權(quán)利要求7所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，刻蝕所述 第一鈍化層以形成第一鈍化層通孔，以露出部分所述焊盤，并對(duì)所述第一鈍化層進(jìn)行固 化和清除浮渣工藝。
9.如權(quán)利要求7或8所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，其特征在于，所述 光制程為黃光制程。
10.根據(jù)權(quán)利要求1的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，包括晶圓，所述晶 圓上具有焊盤，覆蓋所述焊盤的重布線層，所述重布線層上的第二鈍化層，所述第二鈍 化層上具有露出所述重布線層的第二鈍化層通孔，所述重布線層通過所述第二鈍化層通 孔和焊球電性連接。
11.如權(quán)利要求10所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述晶圓包括 襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的襯底鈍化層，所述襯底鈍化層具有 露出部分所述焊盤的襯底鈍化層通孔。
12.如權(quán)利要求11所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述焊盤的材料為鋁。
13.如權(quán)利要求12所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述第二鈍化層的 材料為聚酰亞胺、聚對(duì)苯撐苯并雙惡唑或光敏苯并環(huán)丁烯。
14.如權(quán)利要求13所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述重布線層的材料為銅。
15.如權(quán)利要求10至14中任一項(xiàng)所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所 述重布線層的厚度為大于等于8微米。
16.根據(jù)權(quán)利要求8的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，包括晶圓，所述晶 圓上具有焊盤，所述焊盤上具有第一鈍化層，所述第一鈍化層上具有露出部分焊盤的第 一鈍化層通孔；所述第一鈍化層上的重布線層，所述重布線層通過所述第一鈍化層通孔 和所述焊盤電性連接；所述重布線層上的第二鈍化層，所述第二鈍化層上具有露出所述 重布線層的第二鈍化層通孔，所述重布線層通過所述第二鈍化層通孔和焊球電性連接。
17.如權(quán)利要求16所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述晶圓包括 襯底、位于襯底上的焊盤、以及部分覆蓋所述焊盤的襯底鈍化層，所述襯底鈍化層具有 露出部分所述焊盤的襯底鈍化層通孔。
18.如權(quán)利要求16或17所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述重布線 層的材料為銅。
19.如權(quán)利要求18所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述重布線層的厚 度為大于等于8微米。
20.如權(quán)利要求19所述的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)，其特征在于，所述第一鈍化層和 所述第二鈍化層的材料為聚酰亞胺、聚對(duì)苯撐苯并雙惡唑或光敏苯并環(huán)丁烯。
全文摘要
本發(fā)明提供一種晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)的制造方法，包括提供晶圓，所述晶圓上具有焊盤；在所述晶圓上進(jìn)行重布線層的光制程；形成并刻蝕所述重布線層，以形成所需圖形，所述重布線層和所述焊盤電性連接；在所述晶圓上進(jìn)行第二鈍化層的光制程；刻蝕所述第二鈍化層，以形成第二鈍化層通孔，以露出所述重布線層，并對(duì)所述第二鈍化層進(jìn)行固化和清除浮渣；在所述第二鈍化層通孔處植入焊球，所述焊球和所述重布線層電性連接；對(duì)所述晶圓進(jìn)行產(chǎn)品出貨前的品質(zhì)檢驗(yàn)。以及根據(jù)所述制造方法的晶圓級(jí)芯片尺寸封裝結(jié)構(gòu)。本發(fā)明的制造方法節(jié)省了工藝步驟和材料，降低了產(chǎn)品的成本和競爭力。
文檔編號(hào)H01L21/50GK102013403SQ20091019518
公開日2011年4月13日 申請(qǐng)日期2009年9月4日 優(yōu)先權(quán)日2009年9月4日
發(fā)明者佟大明, 梅娜 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司