專利名稱：布線結(jié)構(gòu)、具有該布線結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及所有使用引線4建合(wire bonding )的產(chǎn)品，更具體 地，涉及一種半導(dǎo)體芯片的布線結(jié)構(gòu)、 一種具有該布線結(jié)構(gòu)的半導(dǎo) 體器件及其制造方法。
背景技術(shù)：
電連接或物理連接至半導(dǎo)體芯片的下層電路(underlying circuit)的引線鍵合被用來(lái)將特定的半導(dǎo)體芯片連接至封裝元件， i者如印刷電^各^反(Printed Circuit Boards, PCBs )或陶瓷沖莫塊(ceramic modules )。
結(jié)合焊點(diǎn)(bonding pad)對(duì)應(yīng)于芯片封裝和包含在半導(dǎo)體芯片 中的集成電路之間的界面。為了傳輸功率、連4妄至4妄地平面、或?qū)?輸入/輸出信號(hào)傳送至芯片器件并從芯片器件傳送輸入/輸出信號(hào)， 需要大量的結(jié)合焊點(diǎn)。將線連接至結(jié)合焊點(diǎn)和芯片封裝，從而將芯 片和封裝彼此電連接。隨著半導(dǎo)體集成技術(shù)近期的發(fā)展，芯片中結(jié) 合焊點(diǎn)的面積的相對(duì)比例正逐步增加。然而，在半導(dǎo)體芯片〗吏用如 上所述的引線鍵合型封裝的情況下，如果晶體管出現(xiàn)在結(jié)合焊點(diǎn)之 下，該晶體管可能會(huì)被在$I線鍵合的過(guò)程中使用的結(jié)合力而產(chǎn)生的應(yīng)力所損傷或破壞。由于這個(gè)原因，不在布置結(jié)合焊點(diǎn)的區(qū)域下設(shè) 置晶體管是重要的。因此，結(jié)合焊點(diǎn)的占有區(qū)域可能減少每個(gè)晶片
基底(wafer basis )上的芯片的數(shù)量。

發(fā)明內(nèi)容
因此，本發(fā)明針對(duì)一種布線結(jié)構(gòu)、 一種具有該布線結(jié)構(gòu)的半導(dǎo) 體器件及其制造方法，該布線結(jié)構(gòu)、具有該布線結(jié)構(gòu)的半導(dǎo)體器件
一個(gè)或多個(gè)問(wèn)題。
本發(fā)明的一個(gè)目的在于纟是供一種布線結(jié)構(gòu)、 一種具有該布線結(jié) 構(gòu)的半導(dǎo)體器件及其制造方法，其中，金屬通孔圖樣形成在結(jié)合焊 點(diǎn)(此處，結(jié)合焊點(diǎn)可以作為半導(dǎo)體器件的最上金屬層)之下并用 來(lái)降低、更均勻地分配或承受在引線鍵合過(guò)程中施加至集成電路的 應(yīng)力，從而允許集成電路位于或甚至設(shè)置在結(jié)合焊點(diǎn)之下。
本發(fā)明的其他優(yōu)點(diǎn)、目的和特4正一部分將在下文中闡述， 一部 分對(duì)于本領(lǐng)域的^支術(shù)人員而言通過(guò)下文的實(shí)一瞼將變得顯而易見(jiàn)或 者可以從本發(fā)明的實(shí)踐中獲得。通過(guò)所寫的說(shuō)明書(shū)及其權(quán)利要求以 及附圖中特別指出的結(jié)構(gòu)，可以了解和獲知本發(fā)明的這些目的和其 他優(yōu)點(diǎn)。
為了實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)以及根據(jù)本發(fā)明的目的，如在本 文中所體現(xiàn)和概，括描述的， 一種布線結(jié)構(gòu)可以包括第一金屬層；
在第一金屬層上的絕緣層；在絕緣層中的金屬通孔圖樣，該金屬通 孔圖樣被電連接至第一金屬層，其中，金屬通孔圖樣包括多個(gè)彼此 隔開(kāi)的金屬通孔，而每個(gè)金屬通孔包括在垂直方向上延伸的垂直通 孔線和在水平方向上延伸并與垂直通孔線交叉的水平通3L線；以及 在絕緣層和金屬通孔圖樣上的第二金屬層。才艮據(jù)本發(fā)明的另一方面，半導(dǎo)體器件可以包4舌集成電路襯底； 在集成電路襯底上的第一金屬層；在第一金屬層上的絕緣層；在絕 緣層中的金屬通孔圖樣，該金屬通孔圖樣被電連接至第 一金屬層， 其中，金屬通孔圖樣包括多個(gè)彼此隔開(kāi)的金屬通孔，每個(gè)金屬通孔 包括在垂直方向上延伸的垂直通孔線和在水平方向延伸并與垂直 通孔線交叉的水平通孔線；在絕緣層和金屬通孔圖樣上的第二金屬 層。
根據(jù)本發(fā)明的另外的方面， 一 種用于制造半導(dǎo)體器件的方法可 以包括制備集成電路襯底；在集成電路襯底上形成第一金屬層； 在第 一金屬層上形成絕緣層；以及在絕緣層中形成金屬通孔圖樣， 該金屬通孔圖樣被電連接至第一金屬層，其中，金屬通孔圖樣包括 多個(gè)彼此隔開(kāi)的金屬通孔，每個(gè)金屬通孔包括在垂直方向上延伸的 垂直通孔線和在水平方向上延伸并與垂直通孔線交叉的水平通孔 線。
可以理解的是，本發(fā)明的上述總體描述和以下的具體描述都是 示例性的和說(shuō)明性的，并且旨在提供對(duì)所要求的本發(fā)明的進(jìn)一步解 釋。


附圖被包括用來(lái)4是供對(duì)本發(fā)明的進(jìn)一步理解，并結(jié)合于此而構(gòu) 成本申i青的 一部分。本發(fā)明的示例性實(shí)施例連同描述都用來(lái)解釋本
發(fā)明的原理。在附圖中
圖1是示出了才艮據(jù)本發(fā)明的示例性布線結(jié)構(gòu)的平面圖； 圖2是沿著圖1的線I-I，截取的橫截面圖；以及圖3是示出了關(guān)于圖1中所示的金屬通孔圖樣的金屬通孔的示 例性數(shù)值的視圖。
具體實(shí)施例方式
現(xiàn)在將詳細(xì)地參照本發(fā)明的優(yōu)選實(shí)施方式,附圖中示出了多個(gè) 示例性實(shí)施例。在所有可能的地方，在整個(gè)附圖中4吏用相同的標(biāo)號(hào) 以表示相同或相似的部件。
在下文中，將參照附圖描述根據(jù)本發(fā)明實(shí)施例的一種示例性布 線結(jié)構(gòu)以及一種具有該示例性布線結(jié)構(gòu)的半導(dǎo)體器件。
圖1是示出了#4居本發(fā)明的示例性布線結(jié)構(gòu)的平面圖或布局 圖；圖2是沿著圖1的線I-I，截取的橫截面圖。
參照?qǐng)D1和圖2，才艮據(jù)本發(fā)明的布線結(jié)構(gòu)包括第一金屬層20、 絕緣層30、第二金屬層40和金屬通孔圖樣56。此外，具有上述布 線結(jié)構(gòu)的半導(dǎo)體器件還可以包括集成電路襯底10和鈍化層60。
首先，在集成電路邱十底10上形成第一金屬層20。集成電^各坤于 底IO包括可以包括本體硅(bulk silicon)(例如非晶硅、多晶硅 和/或外延硅)的半導(dǎo)體襯底、半導(dǎo)體晶片(例如單晶硅晶片)、絕 纟彖體上石圭(silicon曙on-insulator， SOI) 4于底或包含SiGe、 Ge、 GaAs、 GaP、 InAs或InP的襯底。集成電路襯底10還可以進(jìn)一步包括集成 電路結(jié)構(gòu)(如此處所述)和一層或一層以上金屬布線，該金屬布線 被絕緣層(例如，層間電介質(zhì))覆蓋，在該絕緣層上形成第一金屬 層20之前可以將其平坦化(例如，通過(guò)化學(xué)機(jī)械拋光)。
在第一金屬層20之上形成第二金屬層40。在后段制程(Back-End-Of-Line, BEOL)互聯(lián)技術(shù)中，第二金 屬層40是一層作為頂部互聯(lián)級(jí)金屬層(top interconnection level metal layer)制造的最上金屬層。第二金屬層40相當(dāng)于結(jié)合焊點(diǎn)。 同樣，第 一金屬層20相當(dāng)于在最上金屬層40前形成的第二級(jí)到末
級(jí)金屬層。
在第二金屬層40之前在第 一金屬層20上形成絕緣層30。例如， 絕緣層30可以包括一層或一層以上Si02膜(可以由諸如正石圭酸乙 酯(TEOS)或硅烷的前驅(qū)體形成)、SiNx膜、SiON膜、磷硅酸鹽 玻璃(PSG )膜、硼磷硅酸鹽玻璃(BPSG )膜、包含F(xiàn)e的Si02膜， 或各種類型的具有相對(duì)低的介電常數(shù)的low-k膜的任意一種，諸如 氟硅酸鹽玻璃(fluorosilicate glass, FSG )或硅碳氧化物(SiOC, 可以是氫化SiOC [SiOCH])。
金屬通孔圖樣56形成在絕纟彖層30中并用來(lái)將第一金屬層20 和第二金屬層40彼此電連接。金屬通孔圖樣56包括多個(gè)彼此隔開(kāi) 的金屬通孔50。每個(gè)金屬通孔50包括垂直通孔線52和水平通孔線 54。垂直通孔線52在垂直方向上延伸，而7jc平通^L線54在7JC平方 向上與垂直通孔線52交叉延伸。雖然在垂直通孔線52和水平通孔 線54的交叉處用正方形示出了 "交叉"區(qū)i^， ^旦由于金屬通孔50 通常是一個(gè)整體結(jié)構(gòu)，所以通常"交叉，，區(qū)域不是一個(gè)清楚的結(jié)構(gòu)。 :換句話3兌，可以i人為金屬通3L 50具有在中心基本上為正方形(或 者矩形)的部分，以及/人該處延伸的基本上為矩形的部分。雖然示 出了4個(gè)這樣的矩形部分，^f旦是金屬通孔50可以具有更多(例如， 6個(gè)或8個(gè))或更少(例如，3個(gè))這4f的矩形部分，并且示出的 矩形部分可以具有各種形狀(例如正方形、半J求形、半橢圓形、作 為遠(yuǎn)離中心正方形或頭巨形的端部的正方形或頭巨形與半J求形或半橢 圓形的結(jié)合等)的4壬意一種。然而，盡管其4t^形狀(例如"T，，形、 "H"形、"E"形、"窗框"型形狀等)也是可以適用的，但是"X"形通孔可以在易于制作掩膜、光刻復(fù)制(photolithographic reproduction )和/或《1線4建合過(guò)禾呈中應(yīng)力或壓力分配(distribution ) 方面具有獨(dú)特的優(yōu)勢(shì)。
在金屬通孔圖樣56形成在如上所述的第一金屬層20和第二金 屬層40之間的絕^彖層30中的情況下，可以防止絕^彖層30在引線 鍵合的過(guò)程中由于施加至第二金屬層40 (用作結(jié)合焊點(diǎn))暴露的表 面的應(yīng)力而引起的開(kāi)裂。例如，金屬通孔圖樣56可以吸收或者更 均勻地分配通孔圖樣56的區(qū)域上方的應(yīng)力。金屬通孔圖樣56的設(shè) 置允許在布線結(jié)構(gòu)之下形成集成電路。因此，雖然未在圖1和圖2 中示出， <旦是可以在集成電路邱于底10中或上方形成集成電^各。這 里，集成電路可以指具有多個(gè)獨(dú)立電路元件(諸如晶體管、二才及管、 電阻器、電容器、電感器、有源半導(dǎo)體器件或無(wú)源半導(dǎo)體器件)的 電子線^各。集成電i 各還可以包括類似于在此7>開(kāi)的用于第一金屬層 20的一個(gè)或一個(gè)以上金屬布線層以及相應(yīng)凄t量的層間電介質(zhì)，其 中，這些層間電介質(zhì)用來(lái)在下層金屬層(underlying metal layers ) 之間以及在最上下層金屬層和第 一金屬層20之間實(shí)現(xiàn)絕纟彖。
在上述半導(dǎo)體器件中，考慮到半導(dǎo)體器件的性能、機(jī)械強(qiáng)度、 通孔密度等，只要金屬通孔圖樣56的垂直通孔線(例如，垂直通 孔線52)和水平通孔線(例如，水平通孔線54)相互交叉，金屬 通孔圖樣56可以具有各種尺寸和形狀。在下文中，將參照附圖描 述根據(jù)本發(fā)明的實(shí)施例的金屬通孔圖樣56的形狀。
圖3是示出了關(guān)于圖1中所示的金屬通孔圖樣56的金屬通孔 50的示例性數(shù)值的視圖，其中以放大的比例示出了圖1中所示的部 分圓形部分80。
參照?qǐng)D3，垂直通孔線52的寬度dl和水平通孔線54的寬度 d2可以是4皮此相等的。例如，寬度dl和/或d2可以在0.1 "m至50Mm的范圍內(nèi)。盡管未示出，^旦垂直通孔線52和水平通孔線54的厚 度通常是彼此相等的。
同樣，垂直通孔線52的長(zhǎng)度d5和水平通孔線54的長(zhǎng)度d6可 以是^1此相等的。例如長(zhǎng)度d5和/或d6可以在0.3 ,至250 〃m的范 圍內(nèi)。在這種情況下，水平通孔線54的邊長(zhǎng)(side length ) d7和垂 直通孔線52的邊長(zhǎng)或延伸長(zhǎng)度d8可以是4皮此相等的，同樣，在通 孔50的中心正方形另 一側(cè)的垂直通孔線52和/或水平通孔線54的 相應(yīng)的延伸長(zhǎng)度也相等。邊長(zhǎng)或延伸長(zhǎng)度d7或d8可以在0.1 "m至 100 A/邁的范圍內(nèi)。
此外，在水平方向或垂直方向上相鄰的金屬通孔50之間的水 平距離d3和垂直距離d4可以是4皮此相等的。水平距離d3或垂直 距離或d4可以是寬度dl或d2的1.1倍至3倍。
對(duì)于圖1中所示的絕緣層30的可能的全部區(qū)域(例如，等于 在結(jié)合焊點(diǎn)中的第二金屬層40的全部區(qū)域)來(lái)說(shuō)，金屬通孔圖樣 56所占的區(qū)域的百分比可以在1%至80%的范圍內(nèi)(例如10%至 60%、 20%至50%或其中任意其他的范圍)。
需要注意的是，盡管圖3示出了垂直通孔線52和水平通孔線 54成直角相互交叉，^旦本發(fā)明不局限于此，垂直通孔線52和水平 通孔線54可以以大于或小于直角的角度相互交叉。
在以上描述中，圖3中示出的所有的金屬通孔50具有相同的 形狀并且以相同的距離^:此隔開(kāi)。然而，本發(fā)明不局限于此，只要 每個(gè)金屬通孔50的垂直通孔線52和水平通孔線54相互交叉，金 屬通孔50可以具有各種形狀和尺寸并且可以以不同的距離彼此隔 開(kāi)。此外，上述數(shù)值可以根據(jù)設(shè)計(jì)規(guī)則值的給定的設(shè)置(given set) 適當(dāng)改變。圖2中示出的鈍化層60界定了襯墊窗口 (pad window) 62。 襯墊窗口 62可以是結(jié)合區(qū)、探測(cè)區(qū)或其組合。即，襯墊窗口62是 指第二金屬層40的暴露的表面，其中，第二金屬層40用于金屬襯 墊和連沖妄導(dǎo)線(bonding wire )的電連4妄。
在下文中，將參照?qǐng)D2描述一種用于制造具有根據(jù)本發(fā)明的一 個(gè)或多個(gè)實(shí)施例的布線結(jié)構(gòu)的半導(dǎo)體器件的方法。
首先，根據(jù)傳統(tǒng)的集成電路制造技術(shù)來(lái)制備集成電路襯底10。
接下來(lái)，通常通過(guò)濺射和/或化學(xué)氣相沉積在集成電路村底10 上形成第一金屬層20。第一金屬層20可以包括諸如Cu、 A1或A1 合金(例i口，可以包含0.5-4.0 wt.。/o的Cu的AlCu、可以包含高達(dá) 25 at。/。的Ti的AlTi、或者可以包含高達(dá)2 wt.%的Ti和高達(dá)1 wt.0/。 的Si的AlTiSi)的金屬。如本文中所述，可以通過(guò)濺射將諸如Al 或Al合金的材^H咒積、到粘合劑導(dǎo)體(adhesive conductor )的薄的下 部層(underlying layers )(諸如Ti或Ta)上以及在其上的可選阻擋 層(諸如TiN、 TaN、 HfN、 TiSiN或TaSiN)上，然而，如這里描 述的，通常通過(guò)電鍍將Cu沉積到粘合劑導(dǎo)體、粘合劑導(dǎo)體上的阻 擋層以及阻擋層上的成核層(nucleation layer)上。在Al或Al合 金的情況下，粘合劑導(dǎo)體的一個(gè)薄層(諸如Ti)可以沉積在粘合劑 導(dǎo)體上，通常通過(guò)濺射在上部粘合劑層上5冗積i^:^ TiN或TiW合金
的小丘承卩制(hillock suppression )和/或防反射〉、余層。
*接下來(lái)，在第一金屬層20上形成絕纟彖層30。例如，可以通過(guò) 各種沉積方法(諸如旋涂或化學(xué)氣相沉積(CVD))在第一金屬層 20上形成絕纟彖層30。
接下來(lái)，在絕緣層30中形成金屬通孔圖樣56。例如，通過(guò)光 刻和刻蝕工藝在絕鄉(xiāng)彖層30中對(duì)應(yīng)金屬通孔50的位置處形成多個(gè)開(kāi)口 ?？梢允褂弥T如等離子體刻蝕或反應(yīng)性離子刻蝕的各向異性刻蝕
工藝來(lái)暴露第一金屬層20。其后，在開(kāi)口中沉積(例如，間隙填充) 導(dǎo)電材料。這里，可以通過(guò)眾所周知的插塞形成工藝(plug formation process)(諸如鴒插塞工藝、鋁插塞工藝、銅插塞工藝或硅化物插 塞工藝)沉積導(dǎo)電材料。這些插塞工藝在本領(lǐng)域中也可以^皮認(rèn)為是 "單鑲嵌(single damascene )"。其后，可以通過(guò)化學(xué)才幾械拋光(CMP ) 工藝拋光導(dǎo)電材料直到暴露絕纟彖層30。
這里，多個(gè)金屬通孔50可以相互隔開(kāi)以限定金屬通孔圖樣56。 每個(gè)金屬通孔50包4舌在垂直方向上延伸的垂直通孔線52和在水平 方向上延伸并與水平通孔線54交叉的水平通孔線54。
每個(gè)金屬通孔50可以包括相同的材料作為芯片布線金屬，諸 ^口 Cu、 Al或Al合金(例^(口，可以包含0.5-4.0 wt.o/o的Cu的AlCu、 可以包含高達(dá)25 at.Q/。的Ti的AlTi、可以包含高達(dá)2 wt.%的Ti和 高達(dá)1 wt.。/。的Si的AlTiSi )、 W、 Ti、 Ta、 Co等?？梢詫⒅T如Al、 Cu或W的材料沉積到粘合劑導(dǎo)體的薄的下部層(諸如Ti或Ta) 上以及在其上的可選阻擋層(i者如TiN、 TaN、 HfN、 TiSiN或TaSiN ) 上，在諸如Cu的電鍍材料的情況下，諸如濺射的Cu、 Ru、 Hf的 成核層在其上方?？梢酝ㄟ^(guò)濺射或蒸發(fā)來(lái);:冗積i者如Al、 Cu、 Ti、 Ta、 Hf等的元素金屬，然而，可以通過(guò)濺射、CVD或原子層沉積(ALD) 來(lái)沉積諸如TiN、TaN、HfN、TiSiN或TaSiN的化合物材料(compound material )。
接下來(lái)，在絕緣層30上形成電連接至金屬通孔圖樣56的第二 金屬層40。第二金屬層40通常包括A1或Al合金(如此處所述)， 如此處所述，形成在如此處所述的粘合劑層和阻擋層上。/人而，可 以通過(guò)金屬通孔圖樣56將第二金屬層40電連接至第一金屬層20。可選地，上述第一金屬層20和第二金屬層40可以是銅基導(dǎo)電 材料。銅基導(dǎo)電材料可以指純銅或包含不可避免的雜質(zhì)的銅。可選 地，銅基導(dǎo)電材料可以是包含少量鉭、銦、錫、鋅、錳、鉻、鈦、 鍺、鍶、柏、鎂、鋁和/或鋯的銅合金。
侈'H口，可以利用《裏嵌工藝(damascene process)形成第一金屬 層20和第二金屬層40。
接下來(lái)，利用光刻和刻蝕工藝在第二金屬層40上形成鈍化層 60以形成^)"墊窗口 62。
通過(guò)以上描述顯而易見(jiàn)的是，在4艮據(jù)本發(fā)明的布線結(jié)構(gòu)、具有 該布線結(jié)構(gòu)的半導(dǎo)體器件及其制造方法中，在結(jié)合焊點(diǎn)(即半導(dǎo)體 器件的最上金屬層)之下以交叉形式形成了金屬通孔圖樣，從而在 虧1線鍵合過(guò)程中承受、降低和/或更加均勻地分配施加到結(jié)合焊點(diǎn)的 應(yīng)力。金屬通孔圖樣的設(shè)置可以最小化芯片缺陷。
此外，通過(guò)以交叉的形式而不是網(wǎng)孔形式來(lái)i殳置金屬通孔圖 樣，可以在垂直方向和水平方向上密集地形成金屬通孔。這可以進(jìn) 一步有凌文i也防止由結(jié)合力導(dǎo)致的應(yīng)力的擴(kuò)散(propagation ),從而降 4氐或防止絕*彖層中的裂紋的生成。
此外，可以形成4立于布線結(jié)構(gòu)之下的至少一部分集成電路(例 如襯墊下方的電路[CUP])。這就允許有效的使用被結(jié)合焊點(diǎn)占用的 半導(dǎo)體芯片的區(qū)域，從而減小了芯片尺寸并且因此降低了芯片制造 成本，或者通過(guò)使得更多的芯片可用于有源電路而提高了芯片功在不脫離本發(fā)明的精神和范圍內(nèi)可以作各種修改及變形，這對(duì) 于本領(lǐng)域的技術(shù)人員而言是顯而易見(jiàn)的。因此，本發(fā)明意在涵蓋在 所附權(quán)利要求及其等同替換的范圍內(nèi)的對(duì)本發(fā)明的修改和變形。
權(quán)利要求
1.一種布線結(jié)構(gòu)，包括第一金屬層；絕緣層，在所述第一金屬層上；金屬通孔圖樣，在所述絕緣層中，被電連接到所述第一金屬層，其中，所述金屬通孔圖樣包括多個(gè)彼此隔開(kāi)的金屬通孔，并且每個(gè)所述金屬通孔包括在垂直方向上延伸的垂直通孔線和在水平方向上延伸并與所述垂直通孔線交叉的水平通孔線；以及第二金屬層，在所述絕緣層和所述金屬通孔圖樣上。
2. 根據(jù)權(quán)利要求1所述的布線結(jié)構(gòu), 述水平通孔線具有相同的厚度。
3. 根據(jù)權(quán)利要求2所述的布線結(jié)構(gòu)， 50 jum范圍內(nèi)。
4. 根據(jù)權(quán)利要求1所述的布線結(jié)構(gòu)， 述水平通孔線具有相同的長(zhǎng)度。其中，所述垂直通3L線和所 其中，所述厚度在0.1卿至 其中，所述垂直通3L線和所
5. 根據(jù)權(quán)利要求4所述的布線結(jié)構(gòu)，其中，所述長(zhǎng)度在0.3岬至 250 jL/m范圍內(nèi)。
6. 根據(jù)權(quán)利要求2所述的布線結(jié)構(gòu)，其中，所述金屬通孔中的相 鄰垂直線和相鄰水平線之間的垂直距離和水平距離是彼此相 等的。
7. 根據(jù)權(quán)利要求6所述的布線結(jié)構(gòu)，其中，所述水平距離是所述 厚度的1.1至3倍。
8. 根據(jù)權(quán)利要求1所述的布線結(jié)構(gòu)，其中，所述金屬通孔圖樣占 在所述第一金屬層和所述第二金屬層之間的所述絕緣層的全 部區(qū)域的1%至80%的范圍。
9. 根據(jù)權(quán)利要求1所述的布線結(jié)構(gòu)，其中，所述垂直通孔線、所 述垂直方向、所述水平通孔線和所述水平方向在與所述第一金 屬層下方的集成電路襯底平行的第 一和第二平面內(nèi)，并且所述 水平方向與所述垂直方向成直角。
10. —種半導(dǎo)體器件，包括集成電路襯底；第一金屬層，在所述集成電路襯底上； 絕緣層，在所述第一金屬層上；金屬通孔圖樣，在所述絕緣層中，所述金屬通孔圖樣被電 連接至所述第一金屬層，其中，所述金屬通孔圖樣包括多個(gè)彼 此隔開(kāi)的金屬通孔，并且每個(gè)所述金屬通孔包4舌在垂直方向上 延伸的垂直通孔線和在水平方向上延伸并與所述垂直通孔線 交叉的水平通孔線；以及第二金屬層，在所述絕緣層和所述金屬通孔圖樣上。
11. 根據(jù)權(quán)利要求IO所述的半導(dǎo)體器件，進(jìn)一步包括在集成電路襯底中或上的集成電^各。
12. —種用于制造半導(dǎo)體器件的方法，包括制備集成電路襯底；在所述集成電路襯底上形成第一金屬層；在所述第一金屬層上形成絕緣層；以及在所述絕緣層中形成金屬通孔圖樣，所述金屬通孔圖樣被 電連接至所述第一金屬層，其中，所述金屬通孔圖樣包括多個(gè) -波此隔開(kāi)的金屬通孔，并且每個(gè)所述金屬通孔包括在垂直方向 上延伸的垂直通3L線和在7jc平方向上延伸并與所述垂直通孑L線交叉的水平通孔線。
13. #>據(jù);^又利要求12所述的方法，其中，所述垂直通孔線和所述 水平通孔線具有相同的厚度。
14. 才艮據(jù)斥又利要求12所述的方法，其中，所述垂直通孔線和所述 水平通孔線具有相同的長(zhǎng)度。
15. 根據(jù)權(quán)利要求12所述的方法，其中，所述金屬通孔中相鄰的 垂直線和相鄰的水平線之間的垂直3巨離和水平3巨離是4皮此相 等的。
16. 才艮據(jù)4又利要求12所述的方法，進(jìn)一步包4舌在所述絕緣層上形成第二金屬層，所述第二金屬層被電連 接到所述金屬通孔圖樣。
全文摘要
本發(fā)明披露了一種布線結(jié)構(gòu)、一種具有該結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。該布線結(jié)構(gòu)包括第一金屬層；在第一金屬層上的第二金屬層；第一金屬層和第二金屬層之間的絕緣層；以及形成在絕緣層中的金屬通孔圖樣，該金屬通孔圖樣將第一和第二金屬層彼此電連接。該金屬通孔圖樣包括多個(gè)彼此隔開(kāi)的金屬通孔，并且每個(gè)金屬通孔包括在垂直方向上延伸的垂直通孔線和在水平方向上延伸并與垂直通孔線交叉的水平通孔線。布線結(jié)構(gòu)可以實(shí)現(xiàn)最小化的芯片缺陷、絕緣層中更少的裂紋、半導(dǎo)體芯片的占用區(qū)域的有效利用以及減小的芯片尺寸和降低的制造成本。
文檔編號(hào)H01L21/768GK101685812SQ20091017614
公開(kāi)日2010年3月31日 申請(qǐng)日期2009年9月22日 優(yōu)先權(quán)日2008年9月22日
發(fā)明者李玟炯 申請(qǐng)人:東部高科股份有限公司