專利名稱：微處理器裝置、集成電路以及選擇基底偏壓的方法
技術(shù)領(lǐng)域：
本發(fā)明主要關(guān)于 一種于微處理器晶粒(die)提供基底偏壓(substrate biasing)以；咸^f氐;欠臨界漏電；克(sub-threshold leakage),特別有關(guān)于一種選擇性提供基底偏壓至微處理器上的功能區(qū)塊的裝置與方法，以減4氐電力消庫(kù)毛(power consumption)及最小化功能區(qū)塊內(nèi)的裝置基底的噪聲。
背景技術(shù)：
因互補(bǔ)式金屬氧化物半導(dǎo)體(Complementary Metal-OxideSemiconductor,以下簡(jiǎn)稱CMOS)電路比其他類型的集成電路(integrated circuit,以下簡(jiǎn)稱IC)較為密集(dense)且其消耗的電力較少，所以CMOS技術(shù)已成為于集成電路中的數(shù)字電路設(shè)計(jì)的主流(dominant style)。 CMOS電路由N型溝道金屬氧化物半導(dǎo)體(n-channel metal-oxide-semiconductor, 以下簡(jiǎn)稱NMOS)與P型 溝 道金屬 氧化物半導(dǎo)體 (p-channelmetal-oxide-semiconductor,以下簡(jiǎn)稱PMOS)共同組成，根據(jù)設(shè)計(jì)、比例(scale)、材質(zhì)(material)及制程(process)的不同，NMOS與PMOS分別具有一臨界電壓(此指柵極對(duì)源極的電壓)。由于集成電路設(shè)計(jì)及制造技術(shù)不斷發(fā)展，操作電壓及裝置尺寸也隨之降低。65納米(nanometer， nm)制程應(yīng)用于大量CMOS半導(dǎo)體制程的先進(jìn)光蝕刻技術(shù)(lithographic process)且更有益于超大型集成電3各(very large scale integrated circuit, 以下簡(jiǎn)稱VLSI)的制造，如微處理器等。隨著裝置尺寸與電壓電平的減少，每個(gè)裝置的溝道長(zhǎng)度與氡化層厚度(oxide thickness)也跟著減少。制造業(yè)者已改用具有較低臨界電壓的柵極材質(zhì)以增加次臨界漏電流(sub-threshold leakage current)。 當(dāng)斥冊(cè)才及只于源才及的電壓 <氐于 CMOS裝置的臨界電壓時(shí)，次臨界漏電流流經(jīng)漏極(drain)與源 極(source)之間。許多傳統(tǒng)電路的每個(gè)CMOS的基底介面(或?yàn)?阱區(qū)或基底4姿點(diǎn)(bulk tie/connection))津禺才姿于對(duì)應(yīng)的一電力線 (例如PMOS基底接點(diǎn)耦接于核心電壓VDD, NMOS基底接點(diǎn)耦 接于參考電壓VSS)。在此類傳統(tǒng)結(jié)構(gòu)中，次臨界漏電流在動(dòng)態(tài) 環(huán)境(如正常操作期間)下可占總耗電力的約3 0 %或是以上的比 例。
通常需要集成電路操作于低電力模式(low power mode)(如 睡眠模式或冬眠(hibernation)模式)以盡可能地減少電力消耗。 于低電力模式期間，偏壓產(chǎn)生器(bias generator)或電荷泵 (charge pump)以與供應(yīng)電力不同的電壓電平來偏壓裝置的基 底。偏壓產(chǎn)生器可提供于晶片上或晶片外(off chip)。另一種情 況，偏壓產(chǎn)生器將PMOS的基底接點(diǎn)的電壓提升至高于電壓 VDD的電壓并將NMOS的基底接點(diǎn)的電壓降低至低于參考電壓 VSS的電壓。這樣的基底偏壓明顯減少于低電力模式下的次臨 界電壓漏電流，借以保存電力總量。然而，在大型集成裝置(如 微處理器)并不經(jīng)常要求整個(gè)裝置操作于低電力模式。當(dāng)微處理 器的部分元件未使用時(shí)，需要降低此部分元件的次臨界漏電流， 這是現(xiàn)有技術(shù)急需解決的問題。

發(fā)明內(nèi)容
有鑒于此，根據(jù)一實(shí)施例所述的一種微處理器裝置，包括 第一電源供應(yīng)節(jié)點(diǎn)、功能區(qū)塊、第一基底偏壓導(dǎo)線、第一充電 節(jié)點(diǎn)、第一選擇電路及基底偏壓電路。第一電源供應(yīng)節(jié)點(diǎn)，提 供第一核心電壓。功能區(qū)塊具有多個(gè)電力模式，上述功能區(qū)塊 包括一個(gè)或多個(gè)半導(dǎo)體裝置與繞線于功能區(qū)塊的第一基底偏壓導(dǎo)線，第一基底偏壓導(dǎo)線耦接至少一半導(dǎo)體裝置的基底接點(diǎn)。第一選擇電路，于功能區(qū)塊于低電力模式時(shí)耦接第一基底偏壓導(dǎo)線至第一充電節(jié)點(diǎn)以及于功能區(qū)塊為全電力模式時(shí)鉗制第一基底偏壓導(dǎo)線至第一電源供應(yīng)節(jié)點(diǎn)。基底偏壓電路，于功能區(qū)塊于低電力模式時(shí)充電笫一充電節(jié)點(diǎn)至相對(duì)于第一核心電壓的第 一偏移電壓的第 一基底偏壓。
第一選擇電路可包括耦接于第一電源供應(yīng)節(jié)點(diǎn)及第一基底偏壓導(dǎo)線之間的半導(dǎo)體裝置或是第一選擇電路選擇性地致能于第一基底偏壓導(dǎo)線與第一充電節(jié)點(diǎn)之間的半導(dǎo)體裝置?；灼珘弘娐返目刂蒲b置可控制第一選擇電路。第一選擇電路可包括用以控制半導(dǎo)體裝置的電平移位電路，可確保每個(gè)半導(dǎo)體裝置為不導(dǎo)通。功能區(qū)塊可包括用以鉗制第一基底偏壓導(dǎo)線的額外的鉗位裝置。電平移位電路與緩沖器可控制鉗位裝置。功能區(qū)塊可包括第二基底偏壓導(dǎo)線，其中微處理器可包括第二充電節(jié)點(diǎn)與第二選擇電路?；灼珘弘娐房砂ㄆ珘寒a(chǎn)生器，偏壓產(chǎn)生器將第 一充電節(jié)點(diǎn)充電，以使得第 一充電節(jié)點(diǎn)相對(duì)于第 一核心電壓具有一正電壓偏移，以及當(dāng)功能區(qū)塊于低電力模式時(shí)，偏壓產(chǎn)生器將第二充電節(jié)點(diǎn)充電，以使得第二充電節(jié)點(diǎn)相對(duì)于第二核心電壓具有一負(fù)電壓偏移。
根據(jù)本發(fā)明的一實(shí)施例所述的一種集成電路，包括基底、功能區(qū)塊、第一基底偏壓導(dǎo)線與第二基底偏壓導(dǎo)線、第一供應(yīng)半導(dǎo)體、第一供應(yīng)半導(dǎo)體以及基底偏壓電路。上述功能區(qū)塊包
含整合于上述基底的多個(gè)P型溝道裝置與多個(gè)N型溝道裝置，上述P型溝道裝置與上述N型溝道裝置分別包含一基底接點(diǎn)，其中上述功能區(qū)塊具有一全電力狀態(tài)與一低電力狀態(tài)。上述第一基底偏壓導(dǎo)線提供于上述功能區(qū)塊的上述基底，并耦接于上述P型溝道裝置的至少一上述基底接點(diǎn)。上述第二基底偏壓導(dǎo)線提供于上述功能區(qū)塊的上述基底以及耦接上述N溝道裝置的至少 一上述基底接點(diǎn)。上述第一供應(yīng)導(dǎo)體提供于上述基底與提供一 核心電壓，該核心電壓對(duì)應(yīng)于上述第二供應(yīng)導(dǎo)體的提供于上述 基底的一參考電壓。上述基底偏壓電路提供于上述功能區(qū)塊的 上述基底，上述基底偏壓電路具有一第一輸出端與一第二輸出 端，上述第一輸出端用于充電上述第一基底偏壓導(dǎo)線，上述第 二輸出端用于充電上述第二基底偏壓導(dǎo)線，其中當(dāng)上述功能區(qū) 塊于上述全電力狀態(tài)，上述基底偏壓電路設(shè)置上述第一基底偏 壓導(dǎo)線至上述核心電壓以及設(shè)置上述第二基底偏壓導(dǎo)線至上述 參考電壓，以及其中當(dāng)上述功能區(qū)塊于上述低電力狀態(tài)，上述 基底偏壓電路驅(qū)動(dòng)上述第一基底偏壓導(dǎo)線至一高于上述核心電 壓的第一基底偏壓及驅(qū)動(dòng)上述第二基底偏壓導(dǎo)線至一低于上述 參考電壓的第二基底偏壓。
根據(jù)一實(shí)施例所述的一種選擇基底偏壓的方法，用于微處 理晶片的功能區(qū)塊的半導(dǎo)體裝置，上述微處理器晶片包括繞線 于功能區(qū)塊的基底偏壓導(dǎo)線，用于減少半導(dǎo)體裝置的至少一次 臨界漏電流。上述方法包括當(dāng)功能區(qū)塊于第一電力狀態(tài)，鉗制 基底偏壓導(dǎo)線的電壓至核心電壓以及當(dāng)功能區(qū)塊于第二電力狀 態(tài)，將不鉗制基底偏壓導(dǎo)線以及驅(qū)動(dòng)基底偏壓導(dǎo)線至基底偏壓。
上述方法包括致能耦接于基底偏壓導(dǎo)線與第 一 核心電壓間 的鉗位裝置。上述方法可包括驅(qū)動(dòng)半導(dǎo)體裝置的柵極至第二核 心電壓與基底偏壓其中之一。上述方法可包括移位一致能信號(hào) 的電平，以切換于基底偏壓與第二核心電壓之間，以及提供電 平移位致能信號(hào)至半導(dǎo)體的柵極。上述方法包括將充電節(jié)點(diǎn)充 電至相對(duì)于第 一核心電壓的 一偏移電壓，以及將基底偏壓導(dǎo)線 耦接至充電節(jié)點(diǎn)。
本發(fā)明所述的微處理器裝置、集成電路以及選擇基底偏壓的方法可降低次臨界漏電流。


圖1顯示根據(jù)本發(fā)明 一 實(shí)施例的 一 基底偏壓電路，上述基底
偏壓電路包括整合于P型基底上的傳統(tǒng)CMOS裝置以及還顯示根據(jù) 一 實(shí)施例的整合于集成電路的基底偏壓電路的示意圖。
圖2顯示根據(jù)本發(fā)明一實(shí)施例的基底偏壓電路的一方塊圖以及微處理器的整合晶片，用以最小化于微處理器的功能區(qū)塊的次臨界漏電流。
圖3顯示根據(jù)本發(fā)明 一 實(shí)施例所述的P型電平移位電路的示意圖，上述P型電平移位電路可作為圖1及圖2的P型電平移位電路。
圖4顯示根據(jù)本發(fā)明 一 實(shí)施例所述的N型電平移位電路的示意圖，上述N型電平移位電路可作為圖1及圖2的N型電平移位電路。
圖5及圖6顯示根據(jù)本發(fā)明 一 實(shí)施例所述的P型緩沖器與N
型緩沖器的示意圖。
圖7顯示根據(jù)本發(fā)明一實(shí)施例所述的圖2的P型電平移位電
路的示意圖。
圖8顯示根據(jù)本發(fā)明一實(shí)施例所述的圖2的N型電平移位電路的示意圖。
圖9及圖10顯示圖2的微處理器的對(duì)應(yīng)的實(shí)施例。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉一較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。實(shí)施例本領(lǐng)域技術(shù)人員皆可由以下描述，視其實(shí)際應(yīng)用與需要，創(chuàng)造及使用本發(fā)明。然而，本領(lǐng)域技術(shù)人員皆可變動(dòng)為較佳的實(shí)施例，以應(yīng)用于其他實(shí)施例。因此，本發(fā)明的目的不只限于所顯示的實(shí)施例，也應(yīng)揭露于包括與其原則 一致的廣泛范圍及新的特點(diǎn)。
發(fā)明人考量在功能區(qū)塊停止運(yùn)作(shut down)或位于低電力模式時(shí)，減少于微處理器的功能區(qū)塊的次臨界漏電流的需求，
能區(qū)塊中減少次臨界漏電流，并描述于以下的圖1至圖6。
圖l顯示包括整合于P型基底101上的CMOS裝置的一集成電路IOO的 一 實(shí)施例以及根據(jù)一 實(shí)施例所述的整合于集成電路100上的基底偏壓電路102的示意圖。雖然所顯示的特定結(jié)構(gòu)為雙層阱(twin well)制程，但依然可考慮使用其他類型的制程(如N型阱(N國(guó)well)、 P型阱(P-well)及三層阱(triple well)等)。N型阱區(qū)103、 105與107形成于P型基底101內(nèi)，并且第二N型阱區(qū)105為深N型阱區(qū)(deep N-well region)。隔離的P型阱區(qū)(isolatedP-well) 109形成于深N型阱區(qū)105內(nèi)。第一N型阱區(qū)103用以制造P型溝道裝置lll,而隔離的P型阱區(qū)109用以制造N型溝道裝置113。本領(lǐng)域技術(shù)人員皆了解第三N型阱區(qū)107可應(yīng)用于其他裝置。雖然圖1僅顯示二個(gè)裝置111與113,本領(lǐng)域技術(shù)人員皆了解任何數(shù)量的額外裝置皆可應(yīng)用于P型基底101上。
成對(duì)的P型擴(kuò)散區(qū)(diffusion region)(P+) 115與117以及N型擴(kuò)散區(qū)(N+)119形成P型溝道裝置111于N型阱區(qū)103內(nèi)。P型溝道裝置111還包括將柵極絕緣層(gate insulator layer)121覆蓋(overlapping)于P型擴(kuò)散區(qū)115及117的N型阱區(qū)103上。P型擴(kuò)散區(qū)(P+)115形成為漏極端，標(biāo)注為"D"; P型擴(kuò)散區(qū)(P+)117形成為源極端，標(biāo)注為"S";以及柵極絕纟彖層121形成為柵極端，標(biāo)注為"G"。根據(jù)裝置的特別功能，P型溝道裝置111的柵極端G與 漏極端D耦接于集成電路100的對(duì)應(yīng)信號(hào)(未繪示)。P型溝道裝置 lll的源極端S耦接于一核心電壓(core voltage)VDD。在一實(shí)施 例中，上述核心電壓VDD由一第一電源供應(yīng)節(jié)點(diǎn)提供。N型擴(kuò) 散區(qū)119形成為一阱區(qū)或基底接點(diǎn)(bulk connection),標(biāo)注為 "B"。基底偏壓導(dǎo)線(substrate bias rail)l04耦接于N型擴(kuò)散區(qū) 119，以l是供基底偏壓VBNA于P型溝道裝置lll。對(duì)于N型溝道 裝置113 ,成對(duì)的N型擴(kuò)散區(qū)(N+)123及125以及P型擴(kuò)散區(qū) (P+)127形成于N型溝道裝置113的隔離的P型阱區(qū)109內(nèi)。柵極 絕緣層129形成在覆蓋于N型擴(kuò)散區(qū)123及125的P型阱區(qū)109上。 N型擴(kuò)散區(qū)125形成為漏極端D; N型擴(kuò)散區(qū)123形成為源極端S; 以及柵極絕緣層129形成為柵極端G。 N型溝道裝置113的柵極端 G與漏極端D根據(jù)裝置的特別功能耦接于集成電路10 0上的對(duì)應(yīng) 信號(hào)(未繪示)。N型溝道裝置113的源極端S耦接于另 一核心電壓 VSS，為了與上述核心電壓VDD區(qū)別，因此稱為參考電壓(core reference voltage)VSS。上述參考電壓VSS于實(shí)施例中為 一接地 信號(hào)。在一實(shí)施例中，上述參考電壓VSS由一第二電源供應(yīng)節(jié) 點(diǎn)提供。P型擴(kuò)散區(qū)127形成為一阱區(qū)或基底接點(diǎn)B?；灼珘?導(dǎo)線106耦接于P型擴(kuò)散區(qū)127 ，以提供基底偏壓VBPA于N型溝 道裝置113。
(例如本領(lǐng)域技術(shù)人員皆了解的導(dǎo)電穿孔、導(dǎo)電節(jié)點(diǎn)、導(dǎo)電導(dǎo) 線、導(dǎo)電總線與總線信號(hào)等)提供于整個(gè)集成電路或是晶片。
基底偏壓電路102包括偏壓產(chǎn)生器112,上述偏壓產(chǎn)生器112 分別輸出基底偏壓VBNA與基底偏壓VBPA于基底偏壓導(dǎo)線104 與106。雖然于實(shí)施例中偏壓產(chǎn)生器112以位于集成電路100的電荷泵實(shí)施，但依然可考慮以其他類型的電壓產(chǎn)生器實(shí)施。偏壓
產(chǎn)生器112由控制裝置114所提供的控制信號(hào)B C T L控制?？刂蒲b置114有一輸出端，提供鉗位致能信號(hào)ENP至P型電平移位電路(P-type level shifter, LSP)116的輸入端，而上述P型電平移位電路116有一輸出端提供對(duì)應(yīng)的鉗制移位致能信號(hào)PEN至P型溝道鉗位裝置PC 1的柵極。P型溝道鉗位裝置PC 1的源極耦接核心電壓VDD，且其漏極與基底耦接至基底偏壓導(dǎo)線104?？刂蒲b置114有另 一輸出端，提供另 一鉗位致能信號(hào)ENN至N型電平移位(N-type level shifter, LSN)電路118的輸入端，上述N型電平移位電路118有 一 輸出端，提供對(duì)應(yīng)的鉗制移位致能信號(hào)NEN至N型溝道鉗位裝置N C1的柵極。N型溝道鉗位裝置N C1的源極耦接至參考電壓VSS，且其漏極與基底耦接至基底偏壓導(dǎo)線106?？刂蒲b置114切換鉗位致能信號(hào)ENP與ENN于集成電路100的參考電壓VSS與核心電壓VDD之間。P型電平移位電路116移動(dòng)鉗制移位致能信號(hào)PEN的電壓范圍，以操作于參考電壓VSS與基底偏壓VBNA之間；以及N型電平移位電路118移動(dòng)4計(jì)制移位致能信號(hào)NEN的電壓范圍，以操作于基底偏壓VBPA與核心電壓VDD之間。通常當(dāng)控制裝置114設(shè)置(assert)鉗位致能信號(hào)ENP為低電平時(shí)，P型電平移位電路116將設(shè)置鉗制移位致能信號(hào)PEN為低電平以導(dǎo)通P型溝道鉗位裝置PC1以鉗制基底偏壓導(dǎo)線104至核心電壓VDD。當(dāng)控制裝置114設(shè)置鉗位致能信號(hào)ENP信號(hào)為高電平時(shí)，則P型電平移位電路116將設(shè)置鉗制移位致能信號(hào)PEN為高電平，使P型溝道鉗位裝置PC1將不導(dǎo)通。然而，當(dāng)控制裝置114設(shè)置鉗位致能信號(hào)ENN為高電平時(shí)，則N型電平移位電路118將設(shè)置鉗制移位致能信號(hào)N E N為高電平以導(dǎo)通，使N型溝道鉗位裝置NC1將導(dǎo)通，以鉗制基底偏壓導(dǎo)線106至參考電壓VSS。當(dāng)控制裝置114設(shè)置鉗位致能信號(hào)ENN為低電平時(shí)，則N型溝道鉗位裝置NC1將不導(dǎo)通。
當(dāng)需要將集成電路100切換至正常操作模式以正常運(yùn)作時(shí)，控制裝置114將控制偏壓產(chǎn)生器112,以驅(qū)動(dòng)基底偏壓VBNA至
VSS的電壓電平。因此，于正常操作模式期間，偏壓產(chǎn)生器112將驅(qū)動(dòng)P型溝道裝置111的基底B為核心電壓VDD及驅(qū)動(dòng)N型溝道裝置113的基底B為參考電壓VSS。同時(shí)，由于操作于正常操作模式，控制裝置114設(shè)置鉗位致能信號(hào)ENP為低電平(所以對(duì)應(yīng)的鉗制移位致能信號(hào)PEN也為低電平)，將使P型溝道鉗位裝置PC1導(dǎo)通，以鉗制基底偏壓導(dǎo)線104至核心電壓VDD以及控制裝置114設(shè)置鉗位致能信號(hào)ENN為高電平(所以對(duì)應(yīng)的鉗制移位致能信號(hào)NEN也為高電平)，將使N型溝道鉗位裝置NC1導(dǎo)通，以鉗制基底偏壓導(dǎo)線106至參考電壓VSS。雖然僅顯示用于基底偏壓導(dǎo)線104的一P型溝道鉗位裝置PC1以及顯示用于基底偏壓導(dǎo)線106的一N型溝道鉗位裝置NC1，但可使用任何數(shù)量的鉗位裝置分別沿著基底偏壓導(dǎo)線104與106的長(zhǎng)度而分布。
于正常操作模式下，基底偏壓導(dǎo)線104與106繞線(routed)于整合于P型基底101的每個(gè)裝置(包括N型溝道裝置113與P型溝道裝置lll)，基底偏壓VBNA與VBPA需要分別與基底偏壓導(dǎo)線104及基底偏壓導(dǎo)線106保持一致。通常較大尺寸的P型基底101與較大的集成電路(integrated devices)具有較長(zhǎng)的基底偏壓導(dǎo)線104與106?；灼珘簩?dǎo)線104與106可為實(shí)體導(dǎo)體(physicalconductor),其阻抗導(dǎo)致沿著遠(yuǎn)離偏壓產(chǎn)生器112的導(dǎo)線長(zhǎng)度而漸增的電壓降。若N型溝道裝置113與P型溝道裝置lll其中之一距離偏壓產(chǎn)生器112的相對(duì)較遠(yuǎn)，其基底偏壓VBNA與基底偏壓VBPA的電壓電平將分別與核心電壓VDD與參考電壓VSS有明顯的差異，并導(dǎo)致對(duì)操作機(jī)制的執(zhí)行有負(fù)面的影響。再者，基底偏壓導(dǎo)線104與106容易傳送由電容耦合(capacitive coupling) 或類似的效應(yīng)所產(chǎn)生的噪聲，更影響操作并降低效能。
在一實(shí)施例的正常操作模式期間，鉗位裝置的數(shù)量與位置 根據(jù)鉗制各基底偏壓導(dǎo)線相對(duì)于對(duì)應(yīng)的核心電壓VDD與參考 電壓VSS的既定最小電壓電平而定。在此方式下，當(dāng)鉗位裝置 致能時(shí)，基底偏壓導(dǎo)線104的電壓鉗制為具有既定最小電壓電平 的核心電壓VDD,而基底偏壓導(dǎo)線106的電壓鉗制為具有既定 最小電壓電平的參考電壓V S S 。上述的鉗制機(jī)制可減少電容耦 合效應(yīng)所產(chǎn)生的噪聲，并最小化沿著基底偏壓導(dǎo)線104與106的 電壓變動(dòng)。在一實(shí)施例中，當(dāng)基底偏壓導(dǎo)線104與106鉗制為核 心電壓VDD與參考電壓VSS之后，若要求噪聲更少與維持電力， 可將偏壓產(chǎn)生器112停止運(yùn)作(shut down)或是切換為低電力模 式。
當(dāng)要求集成電路10 0操作于低電力模式，控制裝置114將設(shè) 置鉗位致能信號(hào)ENP為高電平與鉗位致能信號(hào)ENN為低電平， 以不導(dǎo)通鉗位裝置PC1與NC1。需注意的是，集成電路100可能 具有多個(gè)操作狀態(tài)或操作模式，上述多個(gè)操作狀態(tài)或操作模式 包括一或多個(gè)低電力模式或低電力狀態(tài)。上述低電力模式是集 成電路100的至少 一 部分區(qū)域位于低電力狀態(tài)(condition)或者 關(guān)閉。于低電力模式時(shí)，控制裝置114也控制偏壓產(chǎn)生器112， 并利用第 一基底偏移電壓(substrate bias offset voltage)驅(qū)動(dòng)基 底偏壓VBNA以高于核心電壓VDD,并以一第二基底偏移電壓 驅(qū)動(dòng)基底偏壓VBPA以低于參考電壓VSS。根據(jù)實(shí)際的結(jié)構(gòu)，第 一基底偏移電壓與第二基底偏移電壓可為相同或者是不同的電 壓。亦即，于低電力模式時(shí)，基底偏壓VBNA相對(duì)于核心電壓 VDD具有一正電壓偏移，基底偏壓VBPA相對(duì)于參考電壓VSS 具有一負(fù)電壓偏移。因此，于低電力模式時(shí)，將P型溝道裝置lll的基底電壓驅(qū)動(dòng)為高于核心電壓VDD的電壓，并將N型溝道裝置113的基底電壓驅(qū)動(dòng)為低于參考電壓VSS的電壓，以使上述二者的裝置的次臨界漏電流最小化。
以下將對(duì)當(dāng)鉗位致能信號(hào)ENP設(shè)置為核心電壓VDD時(shí)，P型電平移位電路116移動(dòng)鉗制移位致能信號(hào)PEN的電壓至基底偏壓VBNA的操作機(jī)制做更進(jìn)一 步描述。于此機(jī)制的低電力模式期間，鉗位致能信號(hào)ENP將切換于參考電壓VSS與核心電壓VDD之間，而鉗制移位致能信號(hào)PEN切換于參考電壓VSS與基底偏壓VBNA之間，將驅(qū)動(dòng)上述基底偏壓VBNA高于核心電壓VDD。當(dāng)偏壓產(chǎn)生器112驅(qū)動(dòng)基底偏壓VBNA高于核心電壓VDD的電壓，P型電平移位電路116將確保P型溝道鉗位裝置P C1于低電力模式下，完全不導(dǎo)通。更具體的說，當(dāng)偏壓產(chǎn)生器112驅(qū)動(dòng)基底偏壓VBNA高于核心電壓VDD時(shí)，控制裝置114將設(shè)置鉗位致能信號(hào)ENP的電平高至核心電壓VDD ，并使P型溝道鉗位裝置PC1不導(dǎo)通。若鉗位致能信號(hào)ENP直接提供給P型溝道鉗位裝置PC 1的柵極，則上述P型溝道鉗位裝置PC 1的柵極電位將僅位于核心電壓VDD而其漏極的電位將高于核心電壓VDD ，可能使得P型溝道鉗位裝置PC1部分導(dǎo)通。但是，經(jīng)P型電平移位電路116驅(qū)動(dòng)鉗制移位致能信號(hào)PEN至基底偏壓VBNA的電壓電平，所以P型溝道鉗位裝置PC1的柵極與漏才及都位于高于核心電壓VDD的基底偏壓VBNA的電壓電平，以確保P型溝道鉗位裝置PC1完全不導(dǎo)通。
與上述近似的方法，當(dāng)鉗位致能信號(hào)ENN設(shè)置為參考電壓VSS， N型電平移位電路118將移動(dòng)鉗制移位致能信號(hào)NEN的電壓至基底偏壓VBPA。因此于低電力模式下，鉗位致能信號(hào)ENN切換于參考電壓VSS與核心電壓VDD之間而鉗制移位致能信號(hào)NEN切換于基底偏壓VBPA與核心電壓VDD間，將驅(qū)動(dòng)上述基底偏壓VBPA低于參考電壓VSS。當(dāng)偏壓產(chǎn)生器112驅(qū)動(dòng)基底偏壓VBPA低于參考電壓VSS, N型電平移位電路118將確保N型溝道鉗位裝置NC1于低電力模式下，完全不導(dǎo)通。更具體的說，
制裝置114將設(shè)置鉗位致能信號(hào)ENN的電平至參考電壓VSS,以不導(dǎo)通N型溝道鉗位裝置NC1。若鉗位致能信號(hào)ENN直接提供給N型溝道4甘位裝置NC1的柵極，上述N型溝道4餘位裝置NC1的柵極的電位將僅位于參考電壓VSS,且其漏極的電位將低于參考電壓VSS，可能使得N型溝道鉗位裝置NC1部分導(dǎo)通。但是，經(jīng)N型電平移位電路118驅(qū)動(dòng)鉗制移位致能信號(hào)NEN至基底偏壓V B P A的電壓電平，所以N型溝道4計(jì)位裝置N C1的才冊(cè)極與漏極
保N型溝道鉗位裝置NC 1不導(dǎo)通。
當(dāng)要求由低電力模式切換回正常操作模式，控制裝置114將控制偏壓產(chǎn)生器112以驅(qū)動(dòng)基底偏壓VBNA降回至核心電壓VDD及驅(qū)動(dòng)基底偏壓VBPA拉升回至參考電壓VSS。接下來，控制裝置114驅(qū)動(dòng)鉗位致能信號(hào)ENP為低電平以及鉗位致能信號(hào)ENN為高電平，以將P型溝道鉗位裝置PC 1與N型溝道鉗位裝置NC1導(dǎo)通。
圖2顯示根據(jù)一實(shí)施例的基底偏壓電路202以及整合于微處理器200的晶粒以最小化于微處理器200上功能區(qū)塊208內(nèi)的次臨界漏電流的方塊圖?；灼珘弘娐?02的裝置與組成的操作方式都近似于基底偏壓電路102。偏壓產(chǎn)生器112可由近似功能的偏壓產(chǎn)生器212所取代，該偏壓產(chǎn)生器212有一輸出端，提供充電電壓電平NCHG與充電電壓電平PCHG，分別置于導(dǎo)電信號(hào)線203與205 。導(dǎo)電信號(hào)線203與205將由基底偏壓電路202繞線(routed)于微處理器200的功能區(qū)塊208。以下將對(duì)當(dāng)功能區(qū)塊208為低電力模式時(shí)，選擇性地運(yùn)用充電電壓電平NCHG與充電 電壓電平PCHG的電壓以分別驅(qū)動(dòng)基底偏壓VBNA與基底偏壓 VBPA于基底偏壓導(dǎo)線204與206上的情況做更進(jìn)一 步描述。繞線 于功能區(qū)塊208中的基底偏壓導(dǎo)線204與206將提供基底偏壓 VBNA與基底偏壓VBPA至整合于功能區(qū)塊的微處理器中的P型 溝道裝置及N型溝道裝置。于功能區(qū)塊208中所顯示的傳統(tǒng)P型 溝道裝置Pl,具有基底接點(diǎn)耦接基底偏壓導(dǎo)線204,其近似于P 型溝道裝置lll。同樣地，功能區(qū)塊208中所顯示的N型溝道裝 置Nl,具有基底接點(diǎn)耦接于基底偏壓導(dǎo)線206,其近似于N型溝 道裝置113。雖僅有顯示一P型溝道裝置P1與一N型溝道裝置N1， 但于上述相近的方法，此分布功能區(qū)塊208中的任何數(shù)目的裝置 (P型溝道裝置與N型溝道裝置)，都具有對(duì)應(yīng)的基底接點(diǎn)耦接可 應(yīng)用的基底偏壓導(dǎo)線204與206。
與控制裝置114近似的控制裝置214取代控制裝置114,上述 控制裝置214提供與控制裝置114近似的鉗位致能信號(hào)ENP與 E N N與控制信號(hào)B C T L 。其操作的機(jī)制近似于之前所顯示的集成 電路10 0的控制裝置114 。鉗位致能信號(hào)ENN與ENP利用對(duì)應(yīng)的 導(dǎo)電信號(hào)線由基底偏壓電路202傳送至功能區(qū)塊208。控制信號(hào) BCTL用以控制偏壓產(chǎn)生器212。充電電壓電平NCHG與充電電 壓電平PCHG的電壓應(yīng)用于驅(qū)動(dòng)基底偏壓VBNA與基底偏壓 VBPA，偏壓產(chǎn)生器212送出充電電壓電平NCHG與充電電壓電 平PCHG的電壓的方法近似于之前顯示的集成電路100的偏壓 產(chǎn)生器112送出基底偏壓VBNA與基底偏壓VBPA的方法。
如前述的集成電路100的近似方法，微處理器200有多個(gè)操 作狀態(tài)或操作模式。上述操作模式包括一 或多個(gè)低電力模式或 低電力狀態(tài)，而上述低電力模式指選擇性使微處理器200的至少 一部分位于低電力狀態(tài)或是不工作，上述的機(jī)制近似于先前集成電路100所顯示的方式。于實(shí)施例所示，功能區(qū)塊208將利用控制裝置214或其他電路(未繪示)，可為完全導(dǎo)通狀態(tài)(全電力狀態(tài)或是全電力模式)及選擇性地處于低電力模式其中之一 。當(dāng)功能區(qū)塊208為全電力模式，控制裝置214將使偏壓產(chǎn)生器212不導(dǎo)通或位于低電力狀態(tài)，或者控制偏壓產(chǎn)生器212驅(qū)動(dòng)充電電壓電平NCHG及充電電壓電平PCHG的電壓分別至核心電壓VDD與參考電壓VSS的電壓電平。于功能區(qū)塊208的全電力模式期間，控制裝置214設(shè)置鉗位致能信號(hào)ENP為低電平，并將功能區(qū)塊208的P型溝道鉗位裝置導(dǎo)通，以鉗制基底偏壓導(dǎo)線204為核心電壓VDD。同樣地，于全電力模式(fullpowermode)的控制裝置214將設(shè)置鉗位致能信號(hào)ENN為高電平，并將功能區(qū)塊208的N型溝道鉗位裝置導(dǎo)通，以鉗制基底偏壓導(dǎo)線20 6為參考電壓VSS。當(dāng)功能區(qū)塊208位于低電力模式，控制裝置214將控制偏壓電路產(chǎn)生器或是將其導(dǎo)通，以驅(qū)動(dòng)充電電壓電平NCHG高于
制裝置214設(shè)置鉗位致能信號(hào)ENP為高電平，并將P型溝道鉗位裝置不導(dǎo)通以及驅(qū)動(dòng)于基底偏壓導(dǎo)線204的基底偏壓VBNA至充電電壓電平NCHG的電壓電平。同樣地，于低電力模式的控制裝置214設(shè)置鉗位致能信號(hào)ENN為低電平，以將N型溝道鉗位裝置不導(dǎo)通以及驅(qū)動(dòng)于基底偏壓導(dǎo)線206的基底偏壓VBPA至充電電壓電平PCHG的電壓電平。
功能區(qū)塊208包括P型溝道選擇電路216與N型溝道選擇電路218 。分別利用鉗位致能信號(hào)ENP與ENN控制P型溝道選擇電路216與N型溝道選擇電路218,用以選擇性驅(qū)動(dòng)基底偏壓導(dǎo)線
電平。P型溝道選擇電路216包括P型電平移位電路221,上述P型電平移位電路2 21有 一 輸入端以接收鉗位致能信號(hào)E N P及一輸出端，以提供致能信號(hào)PENCH至P型溝道鉗位裝置PA的柵極與反向器217的輸入端。P型溝道4甘位裝置PA的源才及耦接核心電壓VDD以及其漏極與基底耦接基底偏壓導(dǎo)線204。反向器217的輸出端耦接另一P型溝道鉗位裝置PB的柵極。上述P型溝道鉗位
與基底耦接基底偏壓導(dǎo)線204。如圖2所示，反向器217具有電力
其輸出端可切換于核心電壓VSS與充電電壓電平NCHG的電壓電平之間。N型溝道選擇電路218包括N型電平移位電路233。上述N型電平移位電路233具有一輸入端以接收鉗位致能信號(hào)ENN及 一 輸出端，該輸出端可提供致能信號(hào)NENCH至N型溝道鉗位裝置NB的柵極與反向器219的輸出端。N型溝道鉗位裝置NB具有源極耦接參考電壓VSS以及其漏極及基底耦接基底偏壓導(dǎo)線206。反向器219的輸入端耦接另一N型溝道鉗位裝置NA的柵極。上述N型溝道鉗位裝置NA的源相j妄收充電電壓電平PCHG的電壓以及其漏才及與基底耦接基底偏壓導(dǎo)線206。如圖2所示，反向器219具有電力導(dǎo)線耦接于核心電壓VDD與充電電壓電平PCHG。因此其輸出端可切換于核心電壓VDD與充電電壓電平PCHG的電壓電平之間。
P型溝道選擇電路216根據(jù)鉗位致能信號(hào)ENP可通過P型溝道鉗位裝置PA4f制基底偏壓VBNA至核心電壓VDD ，或者通過P型溝道4廿位裝置PB以驅(qū)動(dòng)基底偏壓VBNA的電壓至充電電壓電平NCHG的電壓。P型電平移位電路221的操作方法近似于P型電平移位電路116。于功能區(qū)塊208的全電力模式期間，當(dāng)設(shè)置鉗位致能信號(hào)ENP至參考電壓VSS時(shí)，將使P型溝道鉗位裝置PA導(dǎo)通，以鉗制基底偏壓VBNA至核心電壓VDD的電位。反相器217設(shè)置其輸出為充電電壓電平NCHG,將驅(qū)動(dòng)P型溝道鉗位裝置PB的柵極為高電平，以使P型溝道鉗位裝置PB不導(dǎo)通。當(dāng) 于低電力模式下，設(shè)置鉗位致能信號(hào)ENP為核心電壓VDD,則 上述P型電平移位電路221將設(shè)置致能信號(hào)PENCH為充電電壓 電平NCHG，以使P型溝道鉗位裝置PA不導(dǎo)通以及反相器217設(shè) 置其輸出端為參考電壓VSS,則將P型溝道鉗位裝置PB導(dǎo)通。 當(dāng)P型溝道鉗位裝置PB導(dǎo)通，將設(shè)置于基底偏壓導(dǎo)線204的基底
述方式，N型溝道選擇電路218根據(jù)鉗位致能信號(hào)ENN可通過N 型溝道鉗位裝置NB轉(zhuǎn)為鉗位基底偏壓VBPA至參考電壓VSS， 或者是，通過N型溝道裝置NA,推動(dòng)基底偏壓VBPA的電壓至 充電電壓電平PCHG的電壓。N型電平移位電^各223的操作方式 近似于N型電平移位電路118。當(dāng)于功能區(qū)塊208的全電力模式 期間，設(shè)置鉗位致能信號(hào)ENN的電平為核心電壓VDD, N型電 平移位電路223將設(shè)置致能信號(hào)NENCH為核心電壓VDD，使N 型溝道鉗位裝置NB導(dǎo)通，以鉗制基底偏壓VBPA至參考電壓 VSS。反相器219設(shè)置其輸出為充電電壓電平PCHG，以推動(dòng)N 型溝道裝置NA的柵極為低電平，并使其不導(dǎo)通。當(dāng)于低電力模 式，將設(shè)置鉗位致能信號(hào)ENN為參考電壓VSS, N型電平移位電 路223將設(shè)置致能信號(hào)NENCH為充電電壓電平PCHG,并使N型 溝道鉗位裝置NB不導(dǎo)通與反相器219設(shè)置其輸出為核心電壓 VDD,將使N型溝道鉗位裝置NA導(dǎo)通。當(dāng)N型溝道鉗位裝置NA 導(dǎo)通，將設(shè)置于基底偏壓導(dǎo)線206的基底偏壓VBPA為偏壓產(chǎn)生 器212的充電電壓電平PCHG的電壓。
于功能區(qū)塊208的全電力模式期間，P型溝道鉗位裝置PA與 N型溝道鉗位裝置N B將分別鉗制基底偏壓導(dǎo)線204的基底偏壓 VBNA與基底偏壓導(dǎo)線206的基底偏壓VBPA的電壓電平，并分
心電壓VDD與參考電壓VSS。功能區(qū)塊208可包括額外的P型溝道鉗位裝置與N型溝道鉗位裝置。如圖2所示，功能區(qū)塊208包括P型溝道鉗位裝置PC1耦接基底偏壓導(dǎo)線204與N型溝道鉗位裝置NC1耦接基底偏壓導(dǎo)線206 。 P型溝道鉗位裝置P C1的源極耦接核* "、電壓VDD，且其漏極與基底共同耦接于基底偏壓導(dǎo)線204。 N型溝道鉗位裝置N C1的源極耦接核心電壓V S S與其漏極與基底共同耦接于基底偏壓導(dǎo)線206。鉗位致能信號(hào)ENP提供于P型電平移位電路220。上述P型電平移位電路220提供相應(yīng)的鉗制移位致能信號(hào)P E N ，且推動(dòng)上述鉗制移位致能信號(hào)P E N至P型溝道鉗位裝置PC1的柵極。P型電平移位電路220的操作方式與P型電平移位電路116相同，所以當(dāng)鉗位致能信號(hào)ENP切換于參考電壓VSS與核心電壓VDD之間時(shí)，鉗制移位致能信號(hào)PEN切換于參考電壓VSS與基底偏壓VBNA之間。鉗位致能信號(hào)ENN提供于N型電平移位電路222的輸入端，上述N型電平移位電路222提供對(duì)應(yīng)的鉗制移位致能信號(hào)NEN,且驅(qū)動(dòng)上述^"制移位致能信號(hào)NEN至N型溝道4片位裝置NC1的柵極。N型電平移位電i 各222的操作方式與N型電平移位電路118相同，所以當(dāng)鉗位致能信號(hào)ENN切換于參考電壓VSS與核心電壓VDD之間時(shí)，鉗制移位致能信號(hào)NEN切換于基底偏壓VBPA與核心電壓VDD之間。于功能區(qū)塊208的全電力模式下，控制裝置214將設(shè)置鉗位致能信號(hào)ENP為參考電壓VSS，所以鉗制移位致能信號(hào)PEN也設(shè)置為參考電壓VSS，使P型溝道鉗位裝置PC1導(dǎo)通，以鉗制基底偏壓導(dǎo)線204至核心電壓VDD。同樣地于全電力模式，控制裝置214將設(shè)置鉗位致能信號(hào)ENN為核心電壓V D D ，所以鉗制移位致能信號(hào)NEN也設(shè)置為核心電壓VDD,使N型溝道鉗位裝置NC1導(dǎo)通，以鉗制基底偏壓導(dǎo)線206為參考電壓VSS。于功能區(qū)塊208的低電力才莫式下，當(dāng)基底偏壓VBNA設(shè)置為高于核心電壓VDD的充電電壓電平NCHG的電壓，鉗位致能信號(hào)ENP設(shè)置為核心電壓VDD，所以鉗制移位致能信號(hào)PEN設(shè)置為基底偏壓VBNA的電壓電平，以保持P型溝道鉗位裝置PC1完全不導(dǎo)通。同樣地，于低電力模式下，當(dāng)基底偏壓VBPA設(shè)置為低于參考電壓VSS的充電電壓電平PCHG的電壓，鉗位致能信號(hào)ENN將設(shè)置為參考電壓VSS，所以鉗制移位致能信號(hào)NEN設(shè)置為基底偏壓VBPA的電壓電平以保持N型'溝道^t餘位裝置NC1完全不導(dǎo)通。
于一實(shí)施例，于功能區(qū)塊208的全電力模式期間，功能區(qū)塊208的電位相對(duì)較小且鉗位裝置PC1與NC1的電位足夠大從而使得基底偏壓導(dǎo)線204與206分別被鉗制為核心電壓VDD與參考電壓VSS。例如，利用既定偏壓電平，鉗位裝置PC1與NC1本身就足以確保沿著基底偏壓導(dǎo)線204與206的電壓由核心電壓以及參考電壓變動(dòng)的范圍不會(huì)超過一既定最小電壓電平。在另一實(shí)施例，如較大的功能區(qū)塊208或當(dāng)大數(shù)目的P型與N型溝道裝置耦接基底偏壓導(dǎo)線，至少一額外裝置分別耦接于功能區(qū)塊208中的每個(gè)基底偏壓導(dǎo)線204與206(如圖2所示的額外鉗位裝置PC1與NC1)。于不同實(shí)施例，任何額外裝置數(shù)目皆可提供于功能區(qū)塊208 ，以使基底偏壓導(dǎo)線204鉗制于核心電壓VDD以及使基底偏壓導(dǎo)線206鉗制于參考電壓VSS,用以將電壓變動(dòng)最小化。如圖2所示，功能區(qū)塊208中的另一P型溝道鉗位裝置PCN耦接基底偏壓導(dǎo)線204。于前述近似的方法，P型溝道鉗位裝置P C N的漏極與基底耦*接于基底偏壓導(dǎo)線204 ，且其源極耦接核心電壓VDD。 P型溝道4計(jì)位裝置PCN可為任何額外的P型溝道4f位裝置的數(shù)量，用以鉗制基底偏壓204至核心電壓VDD。同樣地，于功能區(qū)塊208的另一N型溝道鉗位裝置NCN耦接基底偏壓導(dǎo)線206。前述近似方法，N型溝道鉗位裝置NCN的漏極與基底耦接基底偏壓導(dǎo)線206且其源極耦接參考電壓V S S 。 N型溝道鉗位裝置NCN可為任何額外的N型溝道鉗位裝置的數(shù)量，用以鉗制 基底偏壓導(dǎo)線206至參考電壓VSS。
由P型溝道鉗位裝置PCN與N型溝道鉗位裝置NCN分別耦 接至基底偏壓導(dǎo)線204與206 ，并且要求鉗制移位致能信號(hào) (level-shifed signal)PEN與NEN分別驅(qū)動(dòng)P型溝道鉗位裝置PCN 與N型溝道鉗位裝置N C N ，以確保上述鉗位裝置在低電力模式 完全不導(dǎo)通。若鉗制移位致能信號(hào)PEN與NEN無法提供足夠的 電力以驅(qū)動(dòng)額外的鉗位裝置，則將啟用電壓移位緩沖(buffer) 電路。于一實(shí)施例所示，鉗制移位致能信號(hào)PEN提供至P型緩沖 器(p-type buffer, PBUF)224的輸入端，使P型緩沖器224的輸出 推動(dòng)鉗位裝置PCN的柵極，鉗制移位致能信號(hào)NEN提供N型緩 沖器(n-type buffer, NBUF)226的輸入端，使N型緩沖器226的輸 出推動(dòng)鉗位裝置NCN的柵極。在任何類型的實(shí)施例，要求沿著 基底偏壓導(dǎo)線204與206的電壓變動(dòng)為最小化，并將考慮所包含 的任何數(shù)目的緩沖器與鉗位裝置。
當(dāng)功能區(qū)塊208位于低電力模式，將致能控制裝置214或是 控制偏壓產(chǎn)生器212以利用第一基底偏移電壓驅(qū)動(dòng)充電電壓電 平NCHG的電壓高于核心電壓VDD及利用第二基底偏移電壓驅(qū) 動(dòng)充電電壓電平PCHG的電壓低于參考電壓VSS。第一基底偏移 電壓及第二基底偏移電壓可為相同或不同的電壓電平?？刂蒲b 置214設(shè)置鉗位致能信號(hào)ENP為高電平及鉗位致能信號(hào)ENN信 號(hào)為低電平，所以設(shè)置充電電壓電平NCHG的電壓為于基底偏 壓導(dǎo)線204上的基底偏壓VBNA的電壓，且設(shè)置充電電壓電平 PCHG的電壓為于基底偏壓導(dǎo)線206上的基底偏壓VBPA的電 壓。于此方式，在低電力模式期間，將偏壓于功能區(qū)塊208的P 型溝道裝置P1與其他P型溝道裝置的基底以及N型溝道裝置N1 與其他N型溝道裝置的基底，以減少或最小化于低電力模式下的功能區(qū)塊208中的次臨界漏電流。于功能區(qū)塊208中的鉗位裝置PA與NB以及任一額外鉗位裝置(如PC1、 PCN、 NC1、 NCN)
不導(dǎo)通。
將功能區(qū)塊208由低電力模式帶回正常操作模式，控制裝置214將先控制偏壓產(chǎn)生器212以驅(qū)動(dòng)于基底偏壓導(dǎo)線204與206的充電電壓電平NCHG與基底偏壓VBNA以及充電電壓電平PCHG與基底偏壓VBPA電壓，分別返回至核心電壓VDD與參考電壓VSS的電壓電平。接下來，控制裝置214將設(shè)置鉗位致能信號(hào)ENP為低電平與鉗位致能信號(hào)ENN為高電平，使鉗位裝置導(dǎo)
充電電壓電平PCHG。于不同類型的實(shí)施例中，在功能區(qū)塊208操作于正常模式期間，控制裝置214還可將偏壓產(chǎn)生器212不導(dǎo)通或者是使其位于低電力模式，或者是待機(jī)模式(standby)以保留電力。
于一實(shí)施例的正常操作模式期間，鉗位裝置沿著基底偏壓導(dǎo)線放置以確保當(dāng)鉗位裝置致能時(shí)，每一基底偏壓導(dǎo)線的電壓由核心電壓以及參考電壓變動(dòng)的范圍不會(huì)超過一既定最小電壓電平。于一實(shí)施例中，該既定最小電壓電平近似于10毫伏(mV)。若P型溝道鉗位裝置PA與NB無法滿足維持于既定最小電壓電平的電壓變動(dòng)，額外鉗位裝置(如PC1、 PCN、 NC1、 NCN等)將沿著基底偏壓導(dǎo)線分布。于一實(shí)施例中，于基底偏壓導(dǎo)線204與2 06上的鉗位裝置的實(shí)際位置將取決于數(shù)學(xué)模型分析或動(dòng)態(tài)模擬等，以維持電壓及噪聲最小化，從而達(dá)到微處理器200的最佳化執(zhí)行性能。
功能區(qū)塊208于微處理器中可為任何尺寸或類型的功能單元，上述孩i處理器于^[壬^T情況下(如節(jié)省電力(conserve power)或減少熱度等)可選擇性地要求功能單元或功能區(qū)塊的電力切斷(power down)。例如，功能區(qū)塊208可為數(shù)據(jù)單元、數(shù)據(jù)快取(data catch)單元、整數(shù)單元(integer unit)及浮點(diǎn)單元(floatingpoint unit, FPU)等其中之一。當(dāng)功能區(qū)塊208的電力切斷時(shí)，基底偏壓導(dǎo)線204與206將分別充電至相對(duì)于核心電壓電平VDD與參考電壓電平VSS的一偏移偏壓，以偏壓于功能區(qū)塊208中的P型或N型裝置的基底，用以減少次臨界漏電流。當(dāng)功能區(qū)塊208正常運(yùn)作時(shí)，鉗位裝置鉗制基底偏壓導(dǎo)線204與206至核心電壓電平與參考電壓電平，將電壓變動(dòng)(voltage variation)與噪聲最小化以及改善電路的執(zhí)行與操作。
圖3顯示根據(jù)本發(fā)明 一 實(shí)施例所述的一 P型電平移位電路300，上述實(shí)施例亦可運(yùn)用于P型電平移^立電^各116與220。 P型電平移位電路300包括反相器302、四個(gè)P型溝道裝置P1、 P2、P3與P4以及N型溝道裝置N1、 N2、 N3與N4。 P型溝道裝置P1、P2、 P3與P4分別具有耦接至用以提供基底偏壓VBNA的基底偏壓導(dǎo)線304的源極與內(nèi)部(internal)基底，上述基底偏壓導(dǎo)線304代表提供基底偏壓VBNA的電壓的 一基底偏壓導(dǎo)線(如104或204)。 N型溝道裝置N1、 N2、 N3與N4分別具有耦接至參考電壓VSS的源極與內(nèi)部基底。鉗位致能信號(hào)ENP可提供給P型溝道裝置P1的柵極與反相器302的輸入端。P型溝道裝置P1的漏極耦接N型溝道裝置N1的漏極與柵才及以及N型溝道裝置N 2的柵極。反相器302的輸出端耦接P型溝道裝置P2的柵極，上述P型溝道裝置P 2的漏極耦接N型溝道裝置N 2的漏極以及P型溝道裝置P 3與N型溝道裝置N3的柵極。P型溝道裝置P3的漏極耦接N型溝道裝置N3的漏極以及P型溝道裝置P4與N型溝道裝置N4的柵極。P型溝道裝置P4的漏極與N型溝道裝置N4的漏極耦接在一起，以輸出鉗制移位致能信號(hào)PEN。在操作機(jī)制中，輸入的鉗位致能信號(hào)ENP將設(shè)置于參考電壓VSS與核心電壓VDD之間。而輸出的鉗制移位致能信號(hào)PEN將設(shè)置于參考電壓VSS與基底偏壓 VBNA之間。當(dāng)鉗位致能信號(hào)ENP設(shè)置為參考電壓VSS，將P型 溝道裝置P1導(dǎo)通且P型溝道裝置P2不導(dǎo)通(反相器302的輸出為 核心電壓VDD)。 P型溝道裝置P1推動(dòng)N型溝道裝置N2的才冊(cè)極的 電平上升至基底偏壓VBNA,因此N型溝道裝置N2將導(dǎo)通。N型 溝道裝置N2推動(dòng)P型溝道裝置P3及N型溝道裝置N3的柵極至參 考電壓VSS，因此將導(dǎo)通P型溝道裝置P3而不導(dǎo)通N型溝道裝置 N3。 P型溝道裝置P3推動(dòng)P型溝道裝置P4與N型溝道裝置N4的柵 極至基底偏壓VBNA，將導(dǎo)通N型溝道裝置N4與不導(dǎo)通P型溝道 裝置P4。因此，當(dāng)鉗位致能信號(hào)ENP設(shè)置為參考電壓VSS,通 過N型溝道裝置N4將使鉗制移位致能信號(hào)PEN為參考電壓 VSS。當(dāng)鉗位致能信號(hào)ENP設(shè)置為核心電壓VDD， P型溝道裝置 P1不導(dǎo)通而P型溝道裝置P2導(dǎo)通。由于P型溝道裝置P1為不導(dǎo) 通，N型溝道裝置N1將推動(dòng)N型溝道裝置N2的柵極為低電平， 所以N型溝道裝置N2將不導(dǎo)通。P型溝道裝置P2推動(dòng)P型溝道裝 置P3與N型溝道裝置N3的柵極至基底偏壓VBNA,則P型溝道裝 置P3不導(dǎo)通而N型溝道裝置N3導(dǎo)通。N型溝道裝置N3推動(dòng)P型溝 道裝置P4與N型溝道裝置N4的柵極至參考電壓VSS，將導(dǎo)通P型 溝道裝置P4而不導(dǎo)通N型溝道裝置N4。因此，當(dāng)鉗位致能信號(hào) ENP設(shè)置為核心電壓VDD， P型溝道裝置P4推動(dòng)鉗制移位致能 信號(hào)PEN至基底偏壓VBNA。在這種方式下，鉗位致能信號(hào)ENP 切換于參考電壓VSS與核心電壓VDD之間，且輸出鉗制移位致
圖4是顯示根據(jù)本發(fā)明的一實(shí)施例所述的一N型電平移位 電路400，其中上述實(shí)施例亦可應(yīng)用于N型電平移位電路118與 222。 N型電平移位電路400包括一反相器402，四個(gè)P型溝道裝 置P1、 P2、 P3與P4以及四個(gè)N型溝道裝置N1、 N2、 N3與N4。 P型溝道裝置P1、 P2、 P3與P4分別具有耦接至核心電壓VDD的源極與內(nèi)部基底。N型溝道裝置N1、 N2、 N3與N4分別具有耦接至提供基底偏壓VBPA的基底偏壓導(dǎo)線404的源極與內(nèi)部基底，上述基底偏壓導(dǎo)線404可為提供基底偏壓VBPA的電壓的一基底偏壓導(dǎo)線(如106或206)。鉗位致能信號(hào)ENN可纟是供給N型溝道裝置Nl的柵極與反相器402的輸入端。P型溝道裝置P1的漏極與柵極耦接N型溝道裝置N1的漏極與P型溝道裝置P2的柵極。反相器402的輸出端耦接N型溝道裝置N2的柵極，上述N型溝道裝置N2的漏極耦接P型溝道裝置P 2的漏極與P型溝道裝置P 3與N型溝道裝置N3的柵極。P型溝道裝置P3的漏極耦接N型溝道裝置N3的漏極以及P型溝道裝置P4與N型溝道裝置N4的柵極。P型溝道裝置P 4與N型溝道裝置N 4的漏極耦接在 一 起，并且輸出鉗制移位致能信號(hào)NEN信號(hào)。在操作機(jī)制中，輸入的鉗位致能信號(hào)ENN設(shè)置為參考電壓VSS與核心電壓VDD之間。輸出鉗制移位致能信號(hào)NEN設(shè)置于核心電壓VDD與基底偏壓VBPA之間。當(dāng)鉗位致能信號(hào)ENN設(shè)置為核心電壓VDD，將導(dǎo)通N型溝道裝置Nl與不導(dǎo)通N型溝道裝置N2 (反相器402的輸出為參考電壓VSS)。 N型溝道裝置N1推動(dòng)P型溝道裝置P2的柵極至基底偏壓VBPA,因此P型溝道裝置P2導(dǎo)通。P型溝道裝置P2推動(dòng)P型溝道裝置P3及N型溝道裝置N3的柵極至核心電壓VDD,因此P型溝道裝置P3不導(dǎo)通而N型溝道裝置N3導(dǎo)通。N型溝道裝置N3推動(dòng)P型溝道裝置P4與N型溝道裝置N4的柵極至基底偏壓VBPA，因此N型溝道裝置N4不導(dǎo)通且P型溝道裝置P4導(dǎo)通。因此，當(dāng)鉗位致能信號(hào)ENP設(shè)置為核心電壓V D D,通過P型溝道裝置P 4推動(dòng)的鉗制移位致能信號(hào)NEN為核心電壓VDD 。當(dāng)鉗位致能信號(hào)ENN設(shè)置為參考電壓VSS,將不導(dǎo)通N型溝道裝置N1而導(dǎo)通N型溝道裝置N2。由于N型溝道裝置N1為不導(dǎo)通，P型溝道裝置P1推動(dòng)P型溝道裝置P2的柵極為高電平，所以P型溝道裝置P2不導(dǎo)通。N型溝道裝 置N2推動(dòng)P型溝道裝置P3與N型溝道裝置N3的柵極至基底偏壓 VBPA，將導(dǎo)通P型溝道裝置P3而不導(dǎo)通N型溝道裝置N3。 P型 溝道裝置P3推動(dòng)P型溝道裝置P4與N型溝道裝置N4的柵極至核 心電壓VDD,將不導(dǎo)通P型溝道裝置P4而導(dǎo)通N型溝道裝置N4。 因此，當(dāng)鉗位致能信號(hào)ENN設(shè)置為參考電壓VSS, N型溝道裝置 N4推動(dòng)鉗制移位致能信號(hào)NEN為基底偏壓VBPA。在這種方式 下，鉗位致能信號(hào)ENN切換于參考電壓VSS與核心電壓VDD之 間，且鉗制移位致能信號(hào)NEN切換于基底偏壓VBPA與核心電壓 VDD之間。
圖5顯示根據(jù)本發(fā)明的 一 實(shí)施例所述的一P型緩沖器224。 鉗制移位致能信號(hào)P E N提供給P型溝道裝置P1與N型溝道裝置 N1的柵極。P型溝道裝置P1的源極與基底耦接基底偏壓導(dǎo)線 204(提供基底偏壓VBNA)， P型溝道裝置P1的漏極耦接N型溝道 裝置N1的漏極。P型溝道裝置P1與N型溝道裝置N1的漏極耦接P 型溝道裝置P 2與N型溝道裝置N 2的柵極。P型溝道裝置P 2的源 極與基底耦接基底偏壓導(dǎo)線204。 P型溝道裝置P2的漏極耦接N 型溝道裝置N2的漏才及。N型溝道裝置N1與N2的源才及耦接核心電 壓VSS以及P型溝道裝置P2與N型溝道裝置N2的漏極輸出緩沖 鉗制移位致能信號(hào)BPEN。 N型溝道裝置N1與N2都有基底(內(nèi)部) 耦接至參考電壓VSS。在操作機(jī)制下，當(dāng)驅(qū)動(dòng)鉗制移位致能信 號(hào)PEN為參考電壓VSS時(shí)，P型溝道裝置P1與N型溝道裝置N2都 將導(dǎo)通；當(dāng)P型溝道裝置P2與N型溝道裝置N1不導(dǎo)通，緩沖鉗制 移位致能信號(hào)BPEN將驅(qū)動(dòng)為參考電壓VSS。當(dāng)鉗制移位致能信 號(hào)PEN為基底偏壓VBNA時(shí)，P型溝道裝置P1與N型溝道裝置N2 都不導(dǎo)通；當(dāng)P型溝道裝置P2與N型溝道裝置N1都為導(dǎo)通，將推 動(dòng)緩沖鉗制移位致能信號(hào)B P EN至基底偏壓VB N A 。在此方式下，緩沖鉗制移位致能信號(hào)B P E N與鉗制移位致能信號(hào)P E N設(shè)置為相同邏輯狀態(tài)并切換緩沖鉗制移位致能信號(hào)BPEN于參考電壓VSS與基底偏壓VBNA的電平移位電壓區(qū)之間。
圖6顯示根據(jù)本發(fā)明的 一 實(shí)施例所述的一N型緩沖器226。鉗制移位致能信號(hào)NEN提供給P型溝道裝置P1與N型溝道裝置Nl的柵極。P型溝道裝置P1的源極耦接核心電壓VDD， P型溝道裝置P1的漏極耦接N型溝道裝置N1的漏極。N型溝道裝置N1的源極與基底耦接基底偏壓導(dǎo)線206(提供給基底偏壓VBPA)。 P型溝道裝置P1與N型溝道裝置N1的漏極耦接P型溝道裝置P2與N型溝道裝置N2的柵極。P型溝道裝置P2的源極耦接核心電壓VDD與P型溝道裝置P2的漏才及耦接N型溝道裝置N2的漏極。N型溝道裝置N2的源極與基底耦接基底偏壓導(dǎo)線206以及P型溝道裝置P 2的漏極與N型溝道裝置N 2的漏極輸出緩沖鉗制移位致能信號(hào)BNEN。 P型溝道裝置P1與P2都有基底(內(nèi)部)耦接至核心電壓VDD。在操作機(jī)制下，當(dāng)推動(dòng)鉗制移位致能信號(hào)NEN為基底偏壓VBPA時(shí)，P型溝道裝置P1與N型溝道裝置N2都將導(dǎo)通，同時(shí)P型溝道裝置P2與N型溝道裝置N1不導(dǎo)通，所以驅(qū)動(dòng)緩沖鉗制移位致能信號(hào)BNEN至基底偏壓VBPA。當(dāng)鉗制移位致能信號(hào)NEN為核心電壓VDD時(shí)，P型溝道裝置P1與N型溝道裝置N2都不導(dǎo)通；同時(shí)P型溝道裝置P2與N型溝道裝置N1都為導(dǎo)通，以推動(dòng)緩沖鉗制移位致能信號(hào)BNEN至核心電壓VDD。在此方式下，緩沖鉗制移位致能信號(hào)BNEN與鉗制移位致能信號(hào)NEN設(shè)置為相同邏輯狀態(tài)且緩沖鉗制移位致能信號(hào)BNEN切換于核心電壓VDD與基底偏壓VBPA的電平移位電壓區(qū)之間。
圖7顯示才艮據(jù)本發(fā)明的一實(shí)施例所述的一P型電平移位電路221。 P型電平移位電路221近似于P型電平移位電路300。 P型電平移位電-各221用以l是供充電電壓電平NCHG的電壓的導(dǎo)電信號(hào)線(conductive signal line)203取代提供基底偏壓VBNA的基底偏壓導(dǎo)線304。在此方式下，鉗位致能信號(hào)ENP設(shè)置于參考電壓VSS與核心電壓VDD之間，其中致能信號(hào)PENCH設(shè)置于參考電壓VSS與充電電壓電平NCHG之間。然而，P型電平移位電路221與P型電平移位電路300的操作方式完全相同的。
圖8顯示根據(jù)本發(fā)明的一實(shí)施例所述的一N型電平移位電路223。 N型電平移位電路223近似于N型電平移位電路400。 N型電平移位電路223用以才是供充電電壓電平PCHG的電壓的導(dǎo)電信號(hào)線205取代提供基底偏壓VBPA的基底偏壓導(dǎo)線404。在此方式下，鉗位致能信號(hào)ENN設(shè)置于參考電壓VSS與核心電壓VDD之間，其中致能信號(hào)NENCH設(shè)置于核心電壓VDD與充電電壓電平PCHG之間。然而，N型電平移位電路223與N型電平移位電路400的操作方式完全相同。
許多的可能的變動(dòng)因素仍需要考慮。例如，圖9顯示一實(shí)施例的圖2所述的一微處理器200。用前述近似方法，提供基底偏壓電路202與功能區(qū)塊208于微處理器200的晶片上，P型溝道選擇電路216與N型溝道選擇電路218在此位于功能區(qū)塊208的外部。在此方案中，充電電壓電平NCHG與充電電壓電平PCHG將分別由對(duì)應(yīng)的導(dǎo)電信號(hào)線203與205傳送至P型溝道選擇電路216與N型溝道選擇電i 各218。上述P型溝道選擇電路216與N型溝道選擇電路218分別提供基底偏壓VBNA與基底偏壓VBPA于對(duì)應(yīng)的基底偏壓導(dǎo)線204與206。而由P型溝道選擇電路216與N型溝道選擇電路218的上述基底偏壓導(dǎo)線204與206,分別傳送上述基底偏壓VBNA與基底偏壓VBPA至功能區(qū)塊208。此方案的操作方法是與圖2的微處理器200的操作方法是相同的。圖IO顯示微處理器200的另 一對(duì)應(yīng)的實(shí)施例的示意圖，P型溝道選擇電路216與N型溝道選擇電路218位于基底偏壓電路202內(nèi)。其中，基206上至功能區(qū)塊208。此外，操作方法與樣i處理器200的操作方 法是相同的。
前述的任一實(shí)施例皆可應(yīng)用于更多類型的架構(gòu)，參考電壓 (如VSS)可近似于O伏特(Volts, V)與核心電壓(如VDD)可近似于 IV。在一實(shí)施例中，偏壓產(chǎn)生器驅(qū)動(dòng)一800毫伏(milli volts， mV)的偏移電壓(offset voltage)分別至又寸應(yīng)的4亥心電壓電平以 及參考電壓電平。于一實(shí)施例中，于低電力模式期間，當(dāng)核心 電壓VDD為IV，將充電基底偏壓VBNA近似于1.8V以及當(dāng)參考 電壓VSS為0V，將推降基底偏壓VBPA近似于-800毫伏。根據(jù)裝 置的操作模式，可變化實(shí)際的核心電壓。例如，于實(shí)際架構(gòu)模 式或?qū)嶋H狀態(tài)之下，核心電壓VDD可變動(dòng)在近似于500mV至 1.4V之間。在一實(shí)施例中，基底偏壓VBNA的偏移電壓可不同 于基底偏壓VBPA的偏移電壓。例如，偏移電壓分別為300mV 與500mV。然而，雖然偏壓產(chǎn)生器(如112或212等)顯示于晶片 上，但為充電于基底偏壓導(dǎo)線，偏壓產(chǎn)生器或電荷泵可提供于 晶片外。若提供于晶片外，外接控制的操作方法于前述方法相 同，但控制裝置(如114或214)于晶片外則無法提供控制信號(hào) BCTL或在晶片外部提供其他控制信號(hào)BCTL。于任何事件中， 可利用偏壓產(chǎn)生器或電荷泵分別驅(qū)動(dòng)基底偏壓VBNA與VBPA 的基底偏壓導(dǎo)線104/204與106/206的偏移電壓至對(duì)應(yīng)的核心電 壓與參考電壓。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā) 明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神 和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明 的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說明如下100:集成電^各；101: P型基底；102、 202:基底偏壓電路；109: P型阱；103、 105、 107: N型阱；111: P型溝道裝置；113: N型溝道裝置；104、 106、 204、 206、 304、 404:基底偏壓導(dǎo)線；112、 212:偏壓產(chǎn)生器；114、 214:控制裝置；118、222、 223: N型電平移位電路；116、 220、 221: P型電平移位電路；115、 117、 127: P型擴(kuò)散區(qū)；119、 123、 125: N型擴(kuò)散區(qū)；121、 129:斥冊(cè)極絕纟彖層；203、 205:導(dǎo)電信號(hào)線；200:微:處理器；208:功能區(qū)塊；217、 219、 302、 402:反相器；224:P型緩沖器；226: N型緩沖器；ENP、 ENN:鉗位致能信號(hào)；PEN、 NEN:鉗制移位致能信號(hào)；BPEN、 BNEN:緩沖鉗制移位致能信號(hào)；VBNA、 VBPA:基底偏壓；BCTL:控制信號(hào)；PC1、 PA、 PB、 PCN: P型溝道鉗位裝置；NC1、 NA、 NB、 NCN:N型溝道鉗位裝置；NCHG、 PCHG:充電電壓電平；Pl、 P2、P3、 P4: P型溝道裝置；Nl 、 N2、 N3、 N4: N型溝道裝置。
權(quán)利要求
1.一種微處理器裝置，其特征在于，包括一第一電源供應(yīng)節(jié)點(diǎn)，提供一第一核心電壓；一功能區(qū)塊，具有多個(gè)電力模式，該功能區(qū)塊包括多個(gè)半導(dǎo)體裝置，分別具有一基底接點(diǎn)；以及一第一基底偏壓導(dǎo)線，設(shè)置于上述功能區(qū)塊及耦接至少一上述半導(dǎo)體裝置的上述基底接點(diǎn)；一第一充電節(jié)點(diǎn)；一第一選擇電路，當(dāng)上述功能區(qū)塊于低電力模式時(shí)，耦接上述第一基底偏壓導(dǎo)線至上述第一充電節(jié)點(diǎn)，并于上述功能區(qū)塊為全電力模式時(shí)鉗制上述第一基底偏壓導(dǎo)線至上述第一電源供應(yīng)節(jié)點(diǎn)；以及一基底偏壓電路，當(dāng)上述功能區(qū)塊于上述低電力模式時(shí)，將上述第一充電節(jié)點(diǎn)充電至相對(duì)于上述第一核心電壓的一第一偏移電壓的一第一基底偏壓。
2. 根據(jù)權(quán)利要求l所述的微處理器裝置，其特征在于，上述第一選擇電路包括一第一半導(dǎo)體裝置耦接于上述第一電源供應(yīng)節(jié)點(diǎn)及上述第一基底偏壓導(dǎo)線之間；一第二半導(dǎo)體裝置耦接于上述第一基底偏壓導(dǎo)線及上述第一充電節(jié)點(diǎn)之間；以及其中上述第一選擇電路于上述全電力模式致能上述第一半導(dǎo)體裝置及于上述低電力模式致能上述第二半導(dǎo)體裝置。
3. 根據(jù)權(quán)利要求2所述的微處理器裝置，其特征在于，上述基底偏壓電路還包括提供 一 控制信號(hào)的 一 控制裝置，上述控制信號(hào)在上述功能區(qū)塊操作于上述全電力模式時(shí)具有一第一狀態(tài)，并于上述功能區(qū)塊操作于上述低電力模式時(shí)具有一第二狀態(tài)；以及其中上述第 一 選擇電路還包括用以接收上述控制信號(hào)的一 控制輸入端以及其中上述第一選擇電路于上述控制信號(hào)于上述 第一狀態(tài)時(shí)致能上述第一半導(dǎo)體裝置，并于上述控制信號(hào)于上 述第二狀態(tài)時(shí)致能上述第二半導(dǎo)體裝置。
4. 根據(jù)權(quán)利要求l所述的微處理器裝置，其特征在于，還 包括一第二電源供應(yīng)節(jié)點(diǎn)，提供一第二核心電壓；以及 其中上述第一選擇電路，包括一控制輸入端，接收一控制信號(hào)，上述控制信號(hào)切換 于上述第一核心電壓與上述第二核心電壓之間，以指示上 述功能區(qū)塊的電力模式；一電平移位電路，具有接收上述控制信號(hào)的一輸入端 與提供一電平移位控制信號(hào)的一輸出端，其中上述電平移 位控制信號(hào)切換于上述第一基底偏壓與上述第二核心電壓 之間；一反相器，具有接收上述電平移位控制信號(hào)的一輸入 端及一輸出端，其中上述反相器的輸出端切換于上述第一 基底偏壓及上述第二核心電壓之間；一第一半導(dǎo)體裝置，包括接收上述電平移位控制信號(hào) 的 一柵極、耦接上述第 一 電源供應(yīng)節(jié)點(diǎn)的 一 源極以及耦接 上述第一基底偏壓導(dǎo)線的一漏極與一基底；以及一第二半導(dǎo)體裝置，包括耦接上述反相器的輸出端的 一柵極、耦接上述第 一充電節(jié)點(diǎn)的 一源極以及耦接上述第 一基底偏壓導(dǎo)線的一漏極與一基底。
5. 根據(jù)權(quán)利要求l所述的微處理器裝置，其特征在于，上 述基底偏壓電路包括一偏壓產(chǎn)生器，當(dāng)上述功能區(qū)塊于上述低 電力模式時(shí)，上述偏壓產(chǎn)生器將上述第一充電節(jié)點(diǎn)充電及當(dāng)上述功能區(qū)塊轉(zhuǎn)換為上述全電力模式，并驅(qū)動(dòng)上述第一充電節(jié)點(diǎn)至上述第一核心電壓。
6. 根據(jù)權(quán)利要求l所述的微處理器裝置，其特征在于，還包括一第一鉗位裝置，耦接于上述第一電源供應(yīng)節(jié)點(diǎn)與上述第一基底偏壓導(dǎo)線之間，上述第一鉗位裝置具有一控制輸入端，其中當(dāng)上述第一鉗位裝置的控制輸入端致能時(shí)，上述第一鉗位裝置鉗制上述第一基底偏壓導(dǎo)線至上述第一電源供應(yīng)節(jié)點(diǎn)；以及一電平移位電路，具有接收一控制信號(hào)的 一輸入端以及耦接于上述第一鉗位裝置的上述控制輸入端的一輸出端，其中當(dāng)上述功能區(qū)塊為上述低電力模式，上述電平移位電路驅(qū)動(dòng)上述電平移位電路的輸出端至上述第一基底偏壓，以使上述第一鉗位裝置不導(dǎo)通。
7. 根據(jù)權(quán)利要求6所述的微處理器裝置，其特征在于，還包括一第二鉗位裝置，耦接于上述第一電源供應(yīng)節(jié)點(diǎn)與上述第一基底偏壓導(dǎo)線之間，上述第一鉗位裝置還具有一控制輸入端，其中當(dāng)上述第二鉗位裝置的控制輸入端致能時(shí)，上述第二鉗位裝置鉗制上述第一基底偏壓導(dǎo)線至上述第一電源供應(yīng)節(jié)點(diǎn)；以及一緩沖器，具有耦接上述電平移位電路的一輸入端與一耦接上述第二鉗位裝置的上述柵極的輸出端；其中當(dāng)上述功能區(qū)塊于上述低電力模式，上述緩沖器驅(qū)動(dòng)其輸出端跟隨上述電平移位電路的上述輸出端，以將上述第二鉗位裝置不導(dǎo)通。
8. 根據(jù)權(quán)利要求l所述的微處理器裝置，其特征在于，還包括一第二電源供應(yīng)節(jié)點(diǎn)，提供一第二核心電壓； 其中上述功能區(qū)塊還包括繞線于上述功能區(qū)塊中的一第二基底偏壓導(dǎo)線，上述第二基底偏壓導(dǎo)線耦接至少一上迷半導(dǎo)體裝置的上述基底接點(diǎn)； 一第二充電節(jié)點(diǎn)；一第二選擇電路，當(dāng)上述功能區(qū)塊于上述低電力模式，耦 接上述第二基底偏壓導(dǎo)線至上述第二充電節(jié)點(diǎn)及當(dāng)上述功能區(qū) 塊為上述全電力模式，上述第二選擇電路鉗制上述第二基底偏 壓導(dǎo)線至上述第二電源供應(yīng)節(jié)點(diǎn)；以及其中當(dāng)上述功能區(qū)塊于上述低電力模式時(shí)，上述基底偏壓 電路將上述第二充電節(jié)點(diǎn)充電至對(duì)應(yīng)于上述第二核心電壓的一 第二偏移電壓的 一 第二基底偏壓。
9. 根據(jù)權(quán)利要求8所述的微處理器裝置，其特征在于，上 述基底偏壓電路包括一偏壓產(chǎn)生器，當(dāng)上述功能區(qū)塊于上述低 電力模式，上述偏壓產(chǎn)生器將上述第一充電節(jié)點(diǎn)充電，以使得 上述第一充電節(jié)點(diǎn)相對(duì)于上述第一核心電壓具有一正電壓偏 移，以及當(dāng)上述功能區(qū)塊于上述低電力模式，上述偏壓產(chǎn)生器 將上述第二充電節(jié)點(diǎn)充電，以使得上述第二充電節(jié)點(diǎn)相對(duì)于上 述第二核心電壓具有一負(fù)電壓偏移。
10. 根據(jù)權(quán)利要求9所述的微處理器裝置，其特征在于， 上述第一選擇電路，包括一第一P型溝道裝置，具有一源極與一漏極耦接于上述 第一電源供應(yīng)節(jié)點(diǎn)及上述第一基底偏壓導(dǎo)線之間；以及一笫二P型溝道裝置，具有一源極及一漏極耦接于上述 第一充電節(jié)點(diǎn)及上述第一基底偏壓導(dǎo)線之間；以及 上述第二選擇電路，包括一第一N型溝道裝置，具有一源極及一漏極耦接于上述第二電源供應(yīng)節(jié)點(diǎn)與上述第二基底偏壓導(dǎo)線之間；以及一第二N型溝道裝置，具有一源極及一漏極耦接于上述第二充電節(jié)點(diǎn)與上述第二基底偏壓之間。
11.根據(jù)權(quán)利要求10所述的微處理器裝置，其特征在于，上述基底偏壓電路還包括控制裝置，上述控制裝置設(shè)置一P型控制信號(hào)與一N型控制信號(hào)，其中上述P型控制信號(hào)與上述N型控制信號(hào)分別切換于上述第一核心電壓與上述第二核心電壓之間，用以指示上述功能區(qū)塊的電力模式；其中上述第一選擇電路，還包括一P型電平移位電路，具有接收上述P型控制信號(hào)的一輸入端與提供一第一電平移位控制信號(hào)的一輸出端，上述第一電平移位控制信號(hào)切換于上述第二核心電壓與上述第一基底偏壓之間；一第一反相器，具有接收上述第一電平移位控制信號(hào)的一輸入端與切換于上述第二核心電壓及上述第一基底偏壓之間的一l餘出端；其中上述第一P型溝道裝置具有耦接于上述第一基底偏壓導(dǎo)線的一基底與接收上述第一電平移位控制信號(hào)的一柵極；以及其中上述第二P型溝道裝置具有耦接于上述第一基底偏壓導(dǎo)線的 一基底與耦接上述第 一反相器的上述輸出端的一柵極；以及其中上述第二選擇電路，還包括一N型電平移位電路，具有接收上述N型控制信號(hào)的一輸入端與提供一 第二電平移位控制信號(hào)的 一輸出端，上述第二電平移位控制信號(hào)切換于上述第一核心電壓與上述第二基底偏壓之間；一第二反相器，具有接收上述第二電平移位控制信號(hào)的一輸入端與切換于上述第一核心電壓及上述第二基底偏壓之間的一llr出端；其中上述第一N型溝道裝置具有耦接于上述第二基底偏壓導(dǎo)線的一基底與接收上述第二電平移位控制信號(hào)的一柵極；以及其中上述第二N型溝道裝置具有耦接于上述第二基底偏壓導(dǎo)線的 一基底與耦接上述第二反相器的上述輸出端的一柵極。
12. 根據(jù)權(quán)利要求l所述的微處理器裝置，其中于上述功能區(qū)塊中提供上述第一充電節(jié)點(diǎn)及上述第一選擇電路。
13. —種集成電路，其特征在于，包括一基底；一功能區(qū)塊，包含整合于上述基底的多個(gè)P型溝道裝置與多個(gè)N型溝道裝置，上述P型溝道裝置與上述N型溝道裝置分別包含一基底接點(diǎn)，其中上述功能區(qū)塊具有一全電力狀態(tài)與一低電力狀態(tài)；一第一基底偏壓導(dǎo)線，提供于上述功能區(qū)塊的上述基底，并耦接于上述P型溝道裝置的至少一上述基底接點(diǎn)；一第二基底偏壓導(dǎo)線，提供于上述功能區(qū)塊的上述基底以及耦接上述N溝道裝置的至少 一上述基底接點(diǎn)；一第一供應(yīng)導(dǎo)體，提供于上述基底與提供一核心電壓，該核心電壓對(duì)應(yīng)于一第二供應(yīng)導(dǎo)體的提供于上述基底的一參考電壓；以及一基底偏壓電路，提供于上述功能區(qū)塊的上述基底，上述基底偏壓電路具有一第一輸出端與一第二輸出端，上述第一輸出端用于充電上述第一基底偏壓導(dǎo)線，上述第二輸出端用于充 電上述第二基底偏壓導(dǎo)線，其中當(dāng)上述功能區(qū)塊于上述全電力 狀態(tài)，上述基底偏壓電路設(shè)置上述第一基底偏壓導(dǎo)線至上述核 心電壓以及設(shè)置上述第二基底偏壓導(dǎo)線至上述參考電壓，以及 其中當(dāng)上述功能區(qū)塊于上述低電力狀態(tài)，上述基底偏壓電路驅(qū) 動(dòng)上述第一基底偏壓導(dǎo)線至一高于上述核心電壓的第一基底偏 壓及驅(qū)動(dòng)上述第二基底偏壓導(dǎo)線至一低于上述參考電壓的第二 基底偏壓。
14.根據(jù)權(quán)利要求13所述的集成電路，其特征在于，還包括一第一選擇電路，具有一控制輸入端，上述第一選擇電路 包括一第一鉗位裝置，耦接于上述第一供應(yīng)導(dǎo)體與上述第 一基底偏壓導(dǎo)線之間；一第一切換裝置，耦接于上述第一基底偏壓導(dǎo)線與上 述基底偏壓電路的上述第一輸出端之間；其中上述第一選擇電路根據(jù)上述第一選擇電路的上述 控制輸入端，選擇性致能上述第一鉗位裝置與上述第一切 換裝置其中之一；一第二選擇電路具有一控制輸入端，上述第二選擇電路， 包括一第二鉗位裝置，耦接于上述第二供應(yīng)導(dǎo)體與上述第 二基底偏壓導(dǎo)線之間；一第二切換裝置，耦接于上述第二基底偏壓導(dǎo)線與上 述基底偏壓電路的上述第二輸出端之間；以及其中上述第二選擇電路根據(jù)上述第二選擇電路的上述 控制輸出端，選擇性致能上述第二鉗位裝置及上迷第二切換裝置其中之一；以及其中上述基底偏壓電路包括一控制裝置，上述控制裝置具有一耦接于上述第一選擇電路的上述控制輸入端的第一輸出端及 一 耦接于上述第二選擇電路的上述控制輸入端的第二輸出端，其中當(dāng)上述功能區(qū)塊于上述全電力狀態(tài)，上述控制裝置控制上述第一選擇電路與上述第二選擇電路，以鉗制上述第 一 基底偏壓導(dǎo)線至上述核心電壓及鉗制上述第二基底偏壓導(dǎo)線至上述參考電壓，以及當(dāng)上述功能區(qū)塊于上述低電力狀態(tài)，上述控制裝置驅(qū)動(dòng)上述第一基底偏壓導(dǎo)線至上述第一基底偏壓與上述第二基底偏壓導(dǎo)線至上述第二基底偏壓。
15.根據(jù)權(quán)利要求14所述的集成電路，其特征在于，上述第一選擇電路還包括一P型電平移位電路，具有一耦接上述控制裝置的上述第一輸出端的輸入端與提供一第一電平移位電壓于上述參考電壓與上述第一基底偏壓之間的一輸出端；一第一反相器，具有接收上述第一電平移位電壓的一輸入端與切換于上述參考電壓與上述第一基底偏壓之間的一車lT出端；上述第一鉗位裝置包括一第一P型溝道裝置，上述第一P型溝道裝置具有耦接上述第 一供應(yīng)導(dǎo)體的 一 源極、耦接于上述第一基底偏壓導(dǎo)線的一漏極與一基底以及接收上述第一電平移位電壓的一4冊(cè)纟及；以及上述第一切換裝置包括一第二P型溝道裝置，上述第二P型溝道裝置具有一耦接上述基底偏壓電路的上述第一輸出端的源極、耦接上述第 一基底偏壓導(dǎo)線的 一 漏極與 一基底以及一耦接上述第一反相器的上述輸出端的柵極；以及其中上述第二選擇電路還包括一N型電平移位電路，具有一耦接上述控制裝置的上述第二輸出端的輸入端與提供一 第二電平移位電壓于上述核心電壓及上述第二基底偏壓之間的一輸出端；一第二反相器，具有接收上述第二電平移位電壓的一輸入端與切換于上述核心電壓與上述第二基底偏壓之間的一輸出端；上述第二鉗位裝置包括一第一N型溝道裝置，上述第一N型溝道裝置具有耦接上述第二供應(yīng)導(dǎo)體的一源極、耦接于上述第二基底偏壓導(dǎo)線的一漏極與一基底以及接收上述第二電平移位電壓的一柵4及；以及上述第一切換裝置包括一第二N型溝道裝置，上述第二N型溝道裝置具有一耦接上述基底偏壓電路的上述第二輸出端的源極，耦接上述第二基底偏壓導(dǎo)線的一漏極與一基底以及一耦接上述第二反相器的上述輸出端的柵極。
16.根據(jù)權(quán)利要求13所述的集成電路，其特征在于，上述功能區(qū)塊還包括一第一鉗位裝置耦接于上述第一供應(yīng)導(dǎo)體及上述第一基底偏壓導(dǎo)線之間以及具有一控制輸入端；一第二鉗位裝置耦接于上述第二供應(yīng)導(dǎo)體及上述二基底偏壓導(dǎo)線之間以及具有一控制輸入端；一第一電平移位電路，具有一耦接上述控制裝置的上述第一輸出端的輸入端以及 一 耦接上述第 一 鉗位裝置的上述控制輸入端的輸出端，其中上述第一電平移位電路切換上述第一電平移位電路的輸出端于上述參考電壓與上述第一基底偏壓之間；以及一第二電平移位電路，具有一耦接上述控制裝置的上述第二輸出端的輸入端與 一耦接上述第二鉗位裝置的上述控制輸入 端的輸出端，其中上述第二電平移位電路切換上述第二電平移 位電路的輸出端于上述核心電壓與上述第二基底偏壓之間。
17. 根據(jù)權(quán)利要求16所述的集成電路，其特征在于，還包括一第三鉗位裝置，耦接于上述第一供應(yīng)導(dǎo)體與上述第一基 底偏壓導(dǎo)線之間，并具有一控制輸入端；一第四鉗位裝置，耦接于上述第二供應(yīng)導(dǎo)體與上述第二基 底偏壓導(dǎo)線之間，并具有一控制輸入端；一第一緩沖器，具有一耦接于上述第一電平移位電路的上 述輸出端的輸入端與 一 耦接上述第三鉗位裝置的上述控制輸入 端的輸出端，其中上述第一緩沖器驅(qū)動(dòng)上述第一緩沖器的輸出 端至上述第一電平移位電路的上述輸出端；以及一第二緩沖器，具有一耦接于上述第二電平移位電路的上 述輸出端的輸入端及一耦接上述第四鉗位裝置的上述控制輸入 端的輸出端，其中上述第二緩沖器驅(qū)動(dòng)上述第二緩沖器的輸出 端跟隨上述第二電平移位電路的上述輸出端。
18. —種選擇基底偏壓的方法，其特征在于，用于一微處 理器晶片的一功能區(qū)塊的多個(gè)半導(dǎo)體裝置，上述微處理器晶片 包括繞線于上述功能區(qū)塊中的一基底偏壓導(dǎo)線，用于減少上述 半導(dǎo)體裝置的至少一次臨界漏電流，上述選擇基底偏壓的方法 包括當(dāng)上述功能區(qū)塊為一第一電力狀態(tài)，將鉗制上述基底偏壓 導(dǎo)線至一第一核心電壓；當(dāng)上述功能區(qū)塊為一第二電力狀態(tài)，將不鉗制上述基底偏 壓導(dǎo)線以及驅(qū)動(dòng)上述基底偏壓導(dǎo)線至一基底偏壓。
19. 根據(jù)權(quán)利要求18所述的選擇基底偏壓的方法，其特征在于，上述鉗制步驟包括致能耦接于上述基底偏壓導(dǎo)線與上述第一核心電壓之間的一鉗位裝置。
20. 根據(jù)權(quán)利要求19所述的選擇基底偏壓的方法，其特征在于，上述鉗位裝置包括一半導(dǎo)體裝置，具有一柵極、耦接于上述第一基底偏壓導(dǎo)線的一漏極與一基底以及耦接于上述第一核心電壓的 一 源極，其中上述鉗制步驟包括驅(qū)動(dòng)上述半導(dǎo)體裝置的上述柵極至 一 第二核心電壓，以及其中上述不鉗制步驟包括驅(qū)動(dòng)上述半導(dǎo)體裝置的上述柵極至上述基底偏壓。
21. 根據(jù)權(quán)利要求20所述的選擇基底偏壓的方法，其特征在于，還包括移位一致能信號(hào)的電平至一電平移位致能信號(hào)，上述致能信號(hào)切換于上述第一核心電壓及上述第二核心電壓之間以及上述電平移位致能信號(hào)切換于上述基底偏壓及上述第二核心電壓之間；以及提供上述電平移位致能信號(hào)至上述半導(dǎo)體裝置的上述柵極。
22. 根據(jù)權(quán)利要求18所述的選擇基底偏壓的方法，其特征在于，驅(qū)動(dòng)上述基底偏壓導(dǎo)線的步驟包括充電一充電節(jié)點(diǎn)至對(duì)應(yīng)于上述第一核心電壓的一偏移電壓；以及將上述基底偏壓導(dǎo)線耦接至上述充電節(jié)點(diǎn)。
23. 根據(jù)權(quán)利要求22所述的選擇基底偏壓的方法，其特征在于，上述將基底偏壓導(dǎo)線耦接至上述充電節(jié)點(diǎn)的步驟包括致能耦接于上述基底偏壓導(dǎo)線及上述充電節(jié)點(diǎn)之間的一半導(dǎo)體裝置。
全文摘要
一種微處理器裝置、集成電路以及選擇基底偏壓的方法，該微處理器裝置包括第一電源供應(yīng)節(jié)點(diǎn)、功能區(qū)塊、第一基底偏壓導(dǎo)線、第一充電節(jié)點(diǎn)、第一選擇電路及基底偏壓電路。第一電源供應(yīng)節(jié)點(diǎn)提供第一核心電壓。功能區(qū)塊有多個(gè)電力模式，包括多個(gè)半導(dǎo)體裝置，均具有基底接點(diǎn)及第一基底偏壓導(dǎo)線設(shè)置于功能區(qū)塊并耦接至少一半導(dǎo)體裝置的基底接點(diǎn)。第一選擇電路于低電力模式時(shí)耦接第一基底偏壓導(dǎo)線至第一充電節(jié)點(diǎn)以及于全電力模式時(shí)鉗制第一基底偏壓導(dǎo)線至第一電源供應(yīng)節(jié)點(diǎn)?；灼珘弘娐酚诘碗娏δＪ綍r(shí)將第一充電節(jié)點(diǎn)充電至相對(duì)于第一核心電壓的第一偏移電壓的第一基底偏壓。半導(dǎo)體裝置提供鉗制或耦接其他基底偏壓導(dǎo)線。本發(fā)明可降低次臨界漏電流。
文檔編號(hào)H01L27/092GK101686050SQ200910176069
公開日2010年3月31日 申請(qǐng)日期2009年9月25日 優(yōu)先權(quán)日2008年9月25日
發(fā)明者凡妮莎·S.·坎尼克, 詹姆斯·R.·隆柏格, 達(dá)魯斯·D.·嘉斯金斯, 雷蒙·A.·貝特倫, 馬修·羅素·尼克森, 馬克·J.·伯茲 申請(qǐng)人:威盛電子股份有限公司