技術(shù)編號(hào)：6937143
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明主要關(guān)于 一種于微處理器晶粒(die)提供基底偏壓(substrate biasing)以；咸^f氐;欠臨界漏電；克(sub-threshold leakage),特別有關(guān)于一種選擇性提供基底偏壓至微處理器上的功能區(qū)塊的裝置與方法，以減4氐電力消庫毛(power consumption)及最小化功能區(qū)塊內(nèi)的裝置基底的噪聲。背景技術(shù)因互補(bǔ)式金屬氧化物半導(dǎo)體(Complementary Metal-OxideSemiconductor,以下簡稱CMOS)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。