專利名稱：半導體元件的制造方法
技術領域：
本發(fā)明實施例涉及半導體元件，例如半導體集成電路，尤其涉及包括蝕刻工藝的半導體元件制造方法。
背景技術：
一般的半導體制造工藝包括于將被圖案化的材料層上形成掩模結構
(mask element),例如是光致抗蝕劑結構(photoresist feature)。掩模結構保護其下材料層的一部分，而使材料層的開放部分(openportions)或未被保護部分得以被蝕刻。公知的蝕刻工藝包括濕式蝕刻及干式蝕刻。然而，蝕刻工藝的各向同性特性(isotopic nature),特別是濕式蝕刻，可造成自掩模結構轉移圖案至目標層(targetlayer)時發(fā)生問題。特別是當目標層非常薄時，此問題更為重要。借著各向同性蝕刻的橫向蝕刻可能造成底切(undercutting)的問題，例如
將掩模結構下面的目標層移除。底切可造成目標層的圖案化上的缺陷，例如是不準確的尺寸控制。底切也可減小掩模結構與基底間的粘著表面積(surfacearea of adhesion),可能會在緊接的工藝期間導致缺陷，例如掩模結構的脫落(peding)。雖然干式蝕刻工藝的蝕刻各向同性特性較少，然其可能引入其他問題，例如傷害掩模結構、目標層、及/或下方的材料層。此問題在制作包含高介電常數柵極介電層/金屬柵極結構的半導體元件時可能更為緊要。柵極結構可包括薄材料層，其尺寸在圖案化期間必須精準地控制。
因此，業(yè)界急需用以蝕刻半導體元件的材料層的改良方法。

發(fā)明內容
本發(fā)明一實施例為了解決現有技術的問題而提供一種半導體元件的制造方法，包括于半導體基底上形成目標層；于目標層上形成蝕刻劑層；以及使用蝕刻劑層來蝕刻目標層的一部分。
本發(fā)明另一實施例提供一種半導體元件的制造方法，包括提供半導體基底；于半導體基底上形成高介電常數層；于高介電常數層上形成覆蓋層；于覆蓋層上形成第一蝕刻劑層；以及使用第一蝕刻劑層來蝕刻覆蓋層。
本發(fā)明又一實施例提供一種半導體元件的制造方法，包括提供半導體基底；于半導體基底上形成目標層；于目標層上形成掩模結構，其中掩模結構在目標層上定義出開放區(qū)及保護區(qū)；于半導體基底上沉積蝕刻劑層，其中蝕刻劑層與目標層的幵放區(qū)之間包括界面；使用蝕刻劑層來蝕刻目標層的開放區(qū)的原子層；以及在蝕刻開放區(qū)后自半導體基底移除蝕刻劑層。
本發(fā)明可更加精準地控制蝕刻工藝。


圖1顯示包含底切的公知半導體元件的剖面圖。
圖2顯示一實施例中包含蝕刻一目標層的半導體制造工藝方法的流程圖。
圖3顯示圖2的方法的一實施例，圖3的方法包括于柵極結構的材料層中蝕刻圖案。
圖4-圖8顯示以對應至圖3所述方法制作半導體元件的一系列工藝剖面圖。
其中，附圖標記說明如下
100 元件；
102、 402~基底；106、 410 掩模結構；
108 凹陷；
200、 300~方法；
202、 204、 206、 208、 210、 212、 214、 302、 304、 306、 308、 310、 312、314、 316、 318 步驟；406 高介電常數層；408 覆蓋層；502、 702 蝕刻劑層；tl、 t2、 t3 厚度。請參照圖1，其顯示公知半導體元件100的剖面圖。元件100包括基底102、目標層104(例如將被圖案化的材料層)、及多個掩模結構106。掩模結構106保護(或遮蔽)目標層104的一部分而留下其他開放(例如露出)部分。掩模結構106—般包括光致抗蝕劑材料。然而其也可能使用其他材料，例如金屬材料、介電材料、硬掩模(hard masks)材料、及/或其他適合的掩模材料。己進行了移除目標層104的開放部分(即不位于掩模結構106下的部分)的蝕刻工藝。然而，半導體元件100顯示出公知工藝的缺點。目標層104包括以凹陷(recesses)108顯示的底切(undercutting)。凹陷108位于掩模結構106之下。目標層104的此區(qū)域雖然不欲被移除，但仍因蝕刻工藝的各向同性特性而被蝕刻移除。
凹陷108使形成于目標層104上的圖案的尺寸控制遭遇困難。另外，在緊接的工藝期間，掩模結構106可能造成缺陷。例如，因為掩模結構106與目標層104之間的粘著表面積減少，使掩模結構106可能更容易自基底102脫落(peel-off)。
請參照圖2，其顯示用以蝕刻半導體基底的目標層的方法200。此蝕刻工藝可包括將目標層圖案化及/或對目標層進行全面性蝕刻(blanket etch)。方法200可包含在集成電路的制造工藝或其部分中，集成電路可包括靜態(tài)隨機存取存儲器(SRAM)及/或其他邏輯電路、無源元件，例如電阻、電容、及電感、及有源元件，例如P溝道場效應晶體管(PFET)、 N溝道場效應晶體管(NFET)、金屬氧化物半導體場效應晶體管(MOSFET)、互補式金屬氧化物半導體(CMOS)晶體管、雙載流子晶體管、高壓晶體管、高頻晶體管、其他存儲單元、及其他適合元件。
方法200開始于步驟202，提供基底。在一實施例中，基底包括結晶結構的硅基底(例如晶片)。在其他實施例中，基底可包括其他元素半導體，例如鍺(germanium)及鉆石(diamond)?；蛘?，基底可包括化合物半導體，例如碳化硅、砷化鎵、砷化銦、或磷化銦。基底可包括各種摻雜結構，其取決于設計需求，例如可為p型基底或n型基底。另外，基底可包括外延層(epi layer)(因而基底可被施加應變以增進效能)及/或可包括絕緣層上覆硅(SOI)結構?；卓砂ㄓ性磪^(qū)、隔離區(qū)、隔離結構，例如淺溝槽絕緣(STI)結構、導電層、半
6導體層、絕緣層、及/或其他適合結構。
方法200接著進行至步驟204，于基底上形成目標層。目標層可包括任
何將被蝕刻的材料層，例如包括介電層、導電層、絕緣層、及/或其他適合材料層。在一實施例中，于目標層上形成掩模結構。
方法200接著進行至步驟206，于目標層上形成蝕刻劑層(或蝕刻劑薄膜)。蝕刻劑層(etchantlayer)與目標層間包括界面，因此蝕刻劑層與目標層直接接觸。在一實施例中，掩模結構夾于蝕刻劑層與目標層之間，并至少覆蓋部分的目標層(例如可提供圖案)。蝕刻劑層可包括具有蝕刻劑成分(etehantcomponent)的高分子涂布(polymer coating)。蝕刻劑成分可經由特別選定以與目標層的成分反應。此反應例如是表面反應，其借著蝕刻劑層(例如其蝕刻劑成分)移除部分的目標層。
在一實施例中，蝕刻劑層包括高分子、溶劑、及蝕刻劑成分。高分子可使蝕刻劑層維持其形狀及堅硬度。所使用的高分子可大抵相似用作光致抗蝕劑成分中所使用的高分子。溶劑可提供蝕刻劑層材料及蝕刻劑成分適當的粘稠性(consistency)與流動性(fluidity)。在一實施例中，所使用的溶劑大抵相似于光致抗蝕劑成分中所使用的溶劑。蝕刻劑成分可包括官能基(functionalgroup)。蝕刻劑成分(例如其官能基)可與目標層的成分反應，使目標層被蝕刻或移除。
蝕刻劑層可借由旋轉涂布(spin-coating)工藝而形成。也可使用其他沉積工藝，例如化學氣相沉積、原子層沉積、物理氣相沉積、及/或其他適合的工藝。在一實施例中，在形成蝕刻劑層之后，進行軟烤工藝(softbakeprocess)。軟烤工藝的溫度例如包括(但不限于)90。C、 U0。C、及/或130。C。
方法200接著進行至步驟208，以蝕刻劑層來蝕刻目標層。特別是，蝕刻劑層的蝕刻劑成分可與目標層的成分反應而移除目標層的一部分。在一實施例中，步驟206及208是大抵同時發(fā)生的。蝕刻劑層的蝕刻劑成分(例如是官能基)在與目標層的界面處(例如目標層的表面)與目標層發(fā)生反應。此反應可大抵僅局限于蝕刻劑層與目標層的物理界面(physical interface)的區(qū)域(例如表面反應)。此反應可自我限制(self-limiting)。在一實施例中，目標層的一原子層(atomic layer)借著蝕刻劑層(例如為自我限制反應)而移除。蝕刻速率(etch rate)可取決于所提供的材質及/或溫度。烘烤工藝(例如軟烤)可增加蝕刻速率。
此蝕刻工藝顯然可獲有效的控制。蝕刻劑層可蝕刻(或移除)蝕刻劑層與目標層的界面處的目標層。因此，使用蝕刻劑層進行蝕刻可提供最小的橫向
蝕刻(lateml etching)。如此，可允許精準的蝕刻控制，例如以控制將形成的圖案尺寸的觀點及/或將移除材料份量的觀點。
方法200接著進行至步驟210，自基底移除蝕刻劑層。蝕刻劑層可包括與目標層反應而生成的成分(反應產物)。可使用灰化工藝(ashingprocess)、剝離溶液(stripping solution)、顯影液(developer)、及/或其他本領域普通技術人員所知的適合工藝來移除蝕刻劑層。在一實施例中，蝕刻劑層包括負性光致抗蝕劑(negative-tone photoresist)的高分子。適合用來顯影此負性光致抗蝕劑高分子的顯影液(devdoper solution)可用以移除蝕刻劑層。
方法200接著進行至步驟212，判斷是否已移除足夠部分的目標層。在一實施例中，判斷的結果是目標層仍具有額外部分需被移除(即需要進一步的蝕刻)。方法200重新回到步驟206，重新形成另一蝕刻劑層于目標層上。后來形成的蝕刻劑層可包括與先前的(第一)蝕刻劑層相同的成分。方法200可接著以大抵如上所述的步驟206、 208、及210進行。在一實施例中，后來形成的蝕刻劑層移除額外的原子層。可任意重復使用蝕刻劑層以蝕刻目標層的一部分(例如步驟206、 208、及210)。在一實施例中，每一次的重復均使目標層的一原子層被移除。在一實施例中，在步驟212中，足夠厚度的目標層已達到，而方法200接著進行至步驟214，完成了蝕刻工藝。在一實施例中，目標層大抵自基底的開放區(qū)移除。工藝步驟可接著繼續(xù)其他適合的半導體制造工藝。
因此，方法200提供使用形成在將被蝕刻的材料層上的蝕刻劑層來增進蝕刻工藝的控制。蝕刻劑層為固態(tài)成分(solid composition),其相對于公知濕式蝕刻溶液的液態(tài)成分。當將材料層圖案化時，使用蝕刻劑層允許有效地控制橫向蝕刻。
請參照圖3，其顯示方法300，其為圖2所述的方法200的一實施例。圖4-圖8顯示一實施例中，根據方法300制造元件的一系列工藝剖面圖。應注意的是，方法300僅提供一特定實施例而非用以限制本發(fā)明，包括不可用以限制方法200。方法300開始于步驟302，提供基底?；卓纱蟮窒嗨朴趫D2所述的方 法200中步驟202所提供的基底。請同時參照圖4所示的實施例，提供了基 底402。在一實施例中，基底402包括結晶結構的硅基底(例如晶片)。在其 他實施例中，基底402可包括其他元素半導體，例如鍺及鉆石。或者，基底 402可包括化合物半導體，例如碳化硅、砷化鎵、砷化銦、或磷化銦。基底 402可包括各種摻雜結構，其取決于設計需求，例如可為p型基底或n型基 底。另外，基底402可包括外延層(epi layer)(因而基底可被施加應變以增進 效能)及/或可包括絕緣層上覆硅(SOI)結構。基底可包括隔離區(qū)、有源區(qū)、摻 雜區(qū)、介電層、導電層、及/或其他適合結構。
方法300接著進行至步驟304，于基底上形成高介電常數層。高介電常 數層可用作柵極介電層。如圖4的實施例所示，提供有高介電常數層406。 在一實施例中，高介電常數層406與基底402之間可設置有界面層。界面層 可包括硅、氧、及/或氮。在一實施例中，界面層為氧化硅。界面層可借著原 子層沉積(ALD)、熱氧化、及/或其他適合工藝而形成。柵極介電層包括高介 電常數材料，其中高介電常數是指相對于公知氧化硅而言。在一實施例中， 高介電常數層包括氧化鉿(Hf02)。其他實施例中，高介電常數層包括氧化硅 鉿(HfSiO)、氮氧化硅鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧 化鋯鉿(HfZrO)、前述的組合、及/或其他適合材料。高介電常數層可借由使 用ALD、 PVD、 CVD、及/或其他適合工藝而形成。
方法300接著進行至步驟306，于基底上形成覆蓋層(capping layer)。覆 蓋層可大抵相似于方法200中所述的目標層。覆蓋層可于柵極介電層與其上 的柵極電極層之間提供界面。在一實施例中，覆蓋層影響金屬柵極的功函數。 覆蓋層的厚度可例如(但不限于)介于約10A至約15A之間。覆蓋層可借著使 用例如CVD、 PVD、電鍍(plating)、氧化、及/或其他適合制造工藝而形成。 如圖4的實施例所示，形成有覆蓋層408。覆蓋層408可包括金屬氧化物。 覆蓋層408可包括1^203、 DyO、 A1203、及/或其他適合成分。覆蓋層408包 括厚度tl，例如介于約10A至約15A之間。
方法300接著進行至步驟308，于覆蓋層上形成一或多個掩模結構 (masking elements)。在一實施例中，掩模結構包括光致抗蝕劑。掩模結構除 了光致抗蝕劑之外也可包括金屬材料、介電材料、硬掩模材料，或也可以上
9述材料取代光致抗蝕劑。掩模結構可借著使用例如旋轉涂布工藝、包含曝光、 烘烤、及顯影的光刻工藝、蝕刻工藝(包含灰化及剝離工藝)、及/或其他本領 域普通技術人員所知的制造工藝而形成。掩模結構可提供包括保護覆蓋層的 一部分(例如借由覆蓋)及露出覆蓋層的一部分(例如借由留下開口)的圖案。在 一實施例中，掩模結構提供與形成柵極結構有關的圖案。
方法300接著進行至步驟310，形成蝕刻劑層。蝕刻劑層可形成于掩模
結構及覆蓋層之上。蝕刻劑層可大抵相似于圖2所示的方法200中步驟206 所述的蝕刻劑層。例如，蝕刻劑層可包括高分子、溶劑、及蝕刻劑成分。蝕 刻劑層的形成可包括沉積工藝，例如旋轉涂布工藝。沉積工藝后可接著進行 烘烤工藝，例如軟烤。如圖5的實施例所示，蝕刻劑層502形成在覆蓋層408 上。蝕刻劑層502與覆蓋層408之間形成了直接接觸的界面。蝕刻劑層502 包括適合與覆蓋層408反應(即將覆蓋層408蝕刻)的成分。蝕刻劑層502可 包括高分子、溶劑、及蝕刻劑成分(例如是官能基)。蝕刻劑成分可特別選定 而可蝕刻覆蓋層408，例如可為金屬氧化物蝕刻劑。例如，蝕刻劑成分可大 抵相似于用以蝕刻覆蓋層408的蝕刻溶液中所使用的蝕刻劑。然相異地，在 蝕刻劑層中的蝕刻劑成分是固態(tài)形式。蝕刻劑成分可例如包括Cl、 S04、 S03、 C03、及/或其他適合成分。蝕刻劑層502可包括對掩模結構410及/或高介電 常數層406有蝕刻選擇性的成分。換言之，蝕刻劑層502的蝕刻劑成分可特 別選定，使其大抵不蝕刻掩模結構410及/或高介電常數層406。
方法300接著進行至步驟312，蝕刻劑層蝕刻(移除部分的)覆蓋層。步 驟312可大抵與步驟310同時發(fā)生。在一實施例中，步驟310的烘烤工藝(例 如軟烤)可加速蝕刻劑層對覆蓋層的蝕刻速度。蝕刻工藝可大抵相似于圖2 的方法200中步驟208所述的蝕刻工藝。此反應可為自我限制。此反應(例如 蝕刻)可為表面反應。此由單一蝕刻劑層所提供的反應可自覆蓋層蝕刻一原子 層。請參照圖6，覆蓋層408己被蝕刻劑層蝕刻。覆蓋層408露出的部分在 被蝕刻后具有厚度t2。此蝕刻是大抵不橫向蝕刻，且于掩模結構410下方維 持厚度tl。在一實施例中，厚度tl與t2之間的差異大抵等于覆蓋層的一原 子層的厚度。
方法300接著進行至步驟314，將蝕刻劑層自基底移除。步驟314可大 抵相似于圖2所示方法200中的步驟210。蝕刻劑層在與覆蓋層反應之后，可借由使用液態(tài)溶液移除。蝕刻劑層可借著使用顯影溶液、灰化工藝、濕式 化學溶液(例如是剝離工藝)、及/或其他適合工藝而移除。如圖6的實施例所
示，圖5中所示的蝕刻劑層502已被移除。
方法300接著進行至步驟316，判斷是否已移除足夠部分的覆蓋層。在 一實施例中，判斷的結果是仍需額外的蝕刻。方法300重新回到步驟310， 重新形成另一蝕刻劑層于覆蓋層上。后來形成的蝕刻劑層包括與覆蓋層直接 接觸的界面。方法300可大抵如上所述使用后來形成的蝕刻劑層進行以蝕刻 覆蓋層的一部分，進一步減低覆蓋層的厚度。如圖7的實施例所示，于覆蓋 層408上形成了第二蝕刻劑層702，覆蓋層408現于開放區(qū)具有已減低的厚 度t2(尚未與第二蝕刻劑層702反應時的厚度)。蝕刻劑層702可大抵相似于 蝕刻劑層502。
請參照圖8，蝕刻劑層702已移除部分的覆蓋層480以進一步減低其厚 度至厚度t3。在一實施例中，厚度t2與t3之間的差異約略為一原子層的厚 度。如先前步驟312所述，蝕刻劑層702已自基底402移除。可任意進行重 復次數的工藝(例如重復進行步驟310、 312、及314)。在一實施例中，方法 300持續(xù)進行直到開放區(qū)(即未被掩模結構410遮蔽的區(qū)域)中的覆蓋層408 大抵自基底402移除。在一實施例中，蝕刻劑層可對高介電常數層406具蝕 刻選擇性，因而蝕刻劑層僅少量地蝕刻移除高介電常數層406。
在一實施例中，在步驟316中判斷出已移除足夠部分的覆蓋層，而方法 300接著進行至步驟318，完成了蝕刻工藝。
方法300可繼續(xù)進行進一步的工藝，包括形成金屬柵極結構。金屬柵極 可包括一或多層材料層，例如包含Ti、 TiN、 TaN、 Ta、 TaC、 TaSiN、 W、 WN、 MoN、 MoON、 Ru02、及/或其他適合材料。柵極可包括一或多層材料 層是由PVD、 CVD、 ALD、電鍍、及/或其他適合工藝形成?？赡艹练e的金 屬例如包括P型金屬材料(p-type metal material)及N型金屬材料(n-type metal material)。 P型金屬材料的成分例如包括釕(ruthenium)、鈀(palladium)、鈷、 鎳、導電金屬氧化物、及/或其他適合材料。N型金屬材料的成分例如包括鉿 (hafnium)、鋯、鉭(tantalum)、鋁、金屬碳化物(例如碳化鉿、碳化鋯、碳化 鈦、碳化鋁)、鋁化物(aluminides)、及/或其他適合材料。除了功函數金屬(work function metals)可沉積其他材料(例如填充金屬)，其可包括氮化鈦、鎢、鈦、
ii鋁、鉭、氮化鉭、鈷、銅、鎳、及/或其他適合材料。
在一實施例中，方法300也可繼續(xù)包括其他進一步的工藝，例如形成內
連線(interconnects)、覆蓋層、及/或其他適合結構。方法300可包含在"柵極 優(yōu)先(gate first)"或"柵極最后(gate-last)"的金屬柵極制造工藝中。"柵極最 后"制造工藝可包括形成犧牲虛置柵極結構(sacrificial dummy gate structure), 例如是多晶硅柵極，其將于后續(xù)工藝中移除以形成溝槽，并接著于溝槽中形 成金屬柵極。"柵極最后"制造工藝可有助于保護金屬柵極免于在工藝期間 (例如高溫工藝)遭受傷害。
雖然所述的方法300是蝕刻高介電常數介電層/金屬柵極結構(high-k metal gate structure)的覆蓋層，其可應于眾多的其他實施例中。例如，相似的 方法可用以于高介電常數介電層/金屬柵極結構的高介電常數介電層、界面 層、及/或其他材料層中蝕刻出圖案。另外，方法300的其他實施例可用以形 成除了高介電常數介電層/金屬柵極結構以外的結構。
簡言之，本發(fā)明實施例提供使用蝕刻劑層來蝕刻材料層的方法。蝕刻劑 層(固體)包括一成分，其會蝕刻下方的目標層。蝕刻劑層可于蝕刻劑層與目 標層之間提供大抵限于表面反應的蝕刻工藝。因此，可更加精準地控制蝕刻 工藝。例如，可減輕橫向蝕刻現象(各向同性蝕刻)。
雖然本發(fā)明已以數個優(yōu)選實施例揭示如上，然其并非用以限定本發(fā)明， 任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作任意的 更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界定的范圍為 準。
權利要求
1.一種半導體元件的制造方法，包括如下步驟于一半導體基底上形成一目標層；于該目標層上形成一蝕刻劑層；以及使用該蝕刻劑層來蝕刻該目標層的一部分。
2. 如權利要求1所述的半導體元件的制造方法，還包括于該目標層上形成一掩模結構。
3. 如權利要求1所述的半導體元件的制造方法，其中形成該蝕刻劑層的 步驟包括一旋轉涂布工藝。
4. 如權利要求1所述的半導體元件的制造方法，其中該蝕刻劑層包括一 高分子。
5. 如權利要求1所述的半導體元件的制造方法，其中該蝕刻劑層包括一 蝕刻官能基。
6. 如權利要求5所述的半導體元件的制造方法，其中該蝕刻官能基包括Cl、 so4、 so3、 co2、或前述的組合。
7. —種半導體元件的制造方法，包括如下步驟提供一半導體基底；于該半導體基底上形成一高介電常數層； 于該高介電常數層上形成一覆蓋層； 于該覆蓋層上形成一第一蝕刻劑層；以及 使用該第一蝕刻劑層來蝕刻該覆蓋層。
8. 如權利要求7所述的半導體元件的制造方法，還包括移除該第一蝕刻 劑層。
9. 如權利要求8所述的半導體元件的制造方法，還包括 在移除該第一蝕刻劑層之后，于該覆蓋層上形成一第二蝕刻劑層；以及 使用該第二蝕刻劑層來蝕刻該覆蓋層。
10. 如權利要求7所述的半導體元件的制造方法，其中該第一蝕刻劑層 移除該覆蓋層的一原子層。
11. 如權利要求7所述的半導體元件的制造方法，其中形成該第一蝕刻 劑層的步驟包括于該半導體基底上旋轉涂布該第一蝕刻劑層；以及 對形成有該第一蝕刻劑層的該半導體基底進行一軟烤工藝。
12. —種半導體元件的制造方法，包括如下步驟提供一半導體基底； 于該半導體基底上形成一 目標層；于該目標層上形成一掩模結構，其中該掩模結構在該目標層上定義出一 開放區(qū)及一保護區(qū)；于該半導體基底上沉積一蝕刻劑層，其中該蝕刻劑層與該目標層的該開 放區(qū)之間包括一界面；使用該蝕刻劑層來蝕刻該目標層的該開放區(qū)的一原子層；以及在蝕刻該開放區(qū)后自該半導體基底移除該蝕刻劑層。
13. 如權利要求12所述的半導體元件的制造方法，其中該蝕刻步驟包括 形成該目標層的一橫向側壁，該橫向側壁大抵與該掩模結構的一橫向側壁共 平面。
14. 如權利要求12所述的半導體元件的制造方法，其中該蝕刻劑層的移 除步驟包括對該半導體基底提供一顯影溶液。
15. 如權利要求12所述的半導體元件的制造方法，還包括使用一第二蝕 刻劑層來蝕刻該目標層的一第二原子層。
全文摘要
本發(fā)明實施例提供一種半導體元件的制造方法，包括于半導體基底上形成目標層，于目標層上形成蝕刻劑層，以及使用蝕刻劑層來蝕刻目標層的一部分。本發(fā)明可更加精準地控制蝕刻工藝。
文檔編號H01L21/02GK101673669SQ20091016915
公開日2010年3月17日 申請日期2009年9月11日 優(yōu)先權日2008年9月12日
發(fā)明者張慶裕, 陳嘉仁, 陳薏新 申請人:臺灣積體電路制造股份有限公司