專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種實現(xiàn)提高強電介質(zhì)電容器的電極和布線之間的接觸的 半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來，作為即使切斷電源也能存儲信息的非易失存儲器，強電介質(zhì)存 儲器(FeRAM)引人關(guān)注。FeRAM利用強電介質(zhì)的磁滯特性來存儲信息。 在強電介質(zhì)存儲器，按每一個存儲器單元設(shè)置有強電介質(zhì)電容器。強電介質(zhì) 電容器是在一對電極之間作為電容器電介質(zhì)而設(shè)置有強電介質(zhì)膜。由于強電 介質(zhì)電容器相應(yīng)于電極間的施加電壓而產(chǎn)生極化，即使取消施加電壓，也保 留自發(fā)極化，所以能夠保留信息。另外，當施加電壓的極性翻轉(zhuǎn)時，自發(fā)極 化的極性也翻轉(zhuǎn)。如果能檢測出此自發(fā)極化，就能讀出信息。
另夕卜，因為強電介質(zhì)膜的電容比Si02膜的電容大，所以也有將強電介質(zhì) 電容器編入升壓電路或平滑電路的情況。在被編入升壓電路或平滑電路的強 電介質(zhì)電容器中，下部電極、強電介質(zhì)膜以及上部電極的任意一個都比構(gòu)成 存儲器單元的強電介質(zhì)電容器大。因此，在下部電極上形成有多個接觸孔。
在此，針對具有具備了強電介質(zhì)電容器的周邊電路的半導(dǎo)體裝置的以往 的制造方法進行說明。

圖18A以及圖18B至圖20A以及圖20B是表示以往 的半導(dǎo)體裝置的制造方法的圖。此外，圖18B、圖19B以及圖20B是沿圖 18A、圖19A以及圖20A中的II-II線的剖面圖。在制造這樣的半導(dǎo)體裝置(強電介質(zhì)存儲器)時，首先，在半導(dǎo)體基板、
例如Si基板上形成CMOS晶體管等元件之后，形成層間絕緣膜以及布線等， 如圖18A以及圖18B所示，形成氧化鋁膜111作為強電介質(zhì)電容器的粘合層 (基底膜)。接著，在氧化鋁膜lll上依次形成下部電極用的導(dǎo)電膜(下部 電極膜)以及強電介質(zhì)膜。形成Pt膜來作為下部電極膜，形成Pb (Zr、 Ti) 03膜(PZT膜)來作為強電介質(zhì)膜。接著，通過進行熱處理，使強電介質(zhì)膜 結(jié)晶化。其后，在強電介質(zhì)膜上形成IrOj莫來作為上部電極用的導(dǎo)電膜(上 部電極膜)。并且，通過按上部電極膜、強電介質(zhì)膜以及下部電極膜的順序 加工這些膜，從而在形成FeRAM單元陣列的預(yù)定區(qū)域內(nèi)，在形成多個強電 介質(zhì)電容器(未圖示)的同時，在形成包含升壓電路以及平滑電路的周邊電 路的預(yù)定區(qū)域內(nèi)，如圖18A以及圖18B所示，形成下部電極115、 PZT膜 116以及上部電極117。
此外，各下部電極115的平面形狀是短邊長度為50pm 6(Vm、長邊的 長度為200nm 250nm的長方形。另外，設(shè)置于強電介質(zhì)存儲器單元陣列的 下部電極的平面形狀是短邊長度為4.0prn、長邊的長度為560pm的長方形。
加工完這些膜之后，形成TEOS氧化膜118作為層間絕緣膜，對該TEOS 氧化膜118通過CMP (化學(xué)機械研磨)進行平坦化。接著，在TEOS氧化膜 118以及氧化鋁膜111等上形成接觸孔(未圖示)，該接觸孔直到形成在下 部電極115的下方的擴散層(半導(dǎo)體基板)等。接著，如圖19A以及圖19B 所示，在TEOS氧化膜118形成直到下部電極115的接觸孔121以及直到上 部電極117的接觸孔122。此時，在每一個下部電極115形成多個接觸孔121。
接著，整個面上形成作為下部阻擋金屬(barrier metal)膜的TiN膜(150nm 左右)、Al膜以及作為上部阻擋金屬膜的TiN膜，通過在這些膜上形成圖形， 如圖20A以及圖20B所示，形成經(jīng)由所有的接觸孔121而與下部電極115 連接的布線125、以及經(jīng)由接觸孔122與上部電極117連接的布線126。
此外，即使是強電介質(zhì)存儲器單元陣列部，也和周邊電路部并行而進行 布線的形成等。
接著，形成覆蓋布線125以及126的層間絕緣膜之后，在35(TC的N2 環(huán)境中進行60分鐘的用于除去該層間絕緣膜的水分的熱處理。 之后，進一步形成布線以及層間絕緣膜來完成半導(dǎo)體裝置。但是，實際上，本發(fā)明人觀察用這種以往的方法所制造的半導(dǎo)體裝置的 表面的結(jié)果是，在周邊電路部的下部電極的接觸部的附近存在凹陷這樣的異 常。這種異常在存儲器單元陣列部并未產(chǎn)生。本申請發(fā)明人為了確定該異常
是怎樣的情況而進行了剖面觀察以及組成分析。圖21A至圖21C是表示接觸
部附近的布線的組成分析的結(jié)果的曲線圖。在剖面觀察中，在下部電極的接
觸部附近，布線產(chǎn)生變色。另外，如圖21A至圖21C所示，在本來應(yīng)該顯著 出現(xiàn)A1的峰值的區(qū)域出現(xiàn)了 Si以及Pt等的峰值。這表示伴隨著反應(yīng)，這些 原子擴散到布線中。
另外，在具有強電介質(zhì)電容器的半導(dǎo)體裝置中，為了改善強電介質(zhì)膜的 特性，在形成了上部電極之后，必須進行在氧氣環(huán)境中的退火處理。因此， 作為電極材料，使用難以氧化的材料、或者即使氧化也保持導(dǎo)電體狀態(tài)的材 料。作為這種材料，主要使用Pt、 Ir、或者IrO,這樣的鉑族類金屬及其氧化 物。另外，作為其它的布線材料，在其它的半導(dǎo)體裝置中也使用一般所使用 的A1。并且，在強電介質(zhì)電容器中，經(jīng)由Al布線與其它的元件等連接。此 時，強電介質(zhì)膜的厚度比較厚，電容器的垂直方向的尺寸也比較大。因此， 朝向電容器電極的接觸孔較深的居多。并且，經(jīng)由該接觸孔形成有A1布線。
但是，公知Al和Pt等的鉑族類金屬發(fā)生共晶反應(yīng)，如JP特許第3045928 號說明書和JP特許第3165093號說明書所記載的那樣，需要在它們之間形 成TiN膜等的阻擋金屬膜。即，如圖22所示，在絕緣膜145上形成有具有 由Pt構(gòu)成的下部電極148的強電介質(zhì)電容器，以覆蓋該強電介質(zhì)電容器的方 式形成有絕緣膜146。并且，在絕緣膜146上形成有直到下部電極148的接 觸孔，在絕緣膜146上形成有經(jīng)由該接觸孔內(nèi)而與下部電極148連接的阻擋 金屬膜151以及布線152。阻擋金屬膜151以及布線152分別由TiN、 Al構(gòu) 成。
可是，Pt以及TiN的結(jié)晶沿相互相同的方位取向，所以當在TiN阻擋金 屬膜上形成Al布線之后進行熱處理時，存在Pt穿過TiN阻擋金屬膜而與Al 反應(yīng)的情況。并且，當這種反應(yīng)發(fā)生時，不僅會引起接觸不良，還會產(chǎn)生向 上方的較大的凸起，進而也產(chǎn)生對上層布線的影響。
通常，在LOGIC產(chǎn)品中，在Ti膜上形成TiN膜而使用層疊阻擋金屬膜， 但是，在強電介質(zhì)電容器中，Ti膜在接觸界面從使用于電極的鉑族類金屬氧化物吸收02，形成TiOx層。其結(jié)果是，接觸電阻變高。另外，在JP特開 2002-100740號公報中，記載了在TiN膜上形成了Ti膜的層疊阻擋金屬膜， 但是在該結(jié)構(gòu)中，Ti和Al反應(yīng)，產(chǎn)生電遷移。
專利文獻1: JP特許第3045928號說明書；
專利文獻2: JP特許第3165093號說明書；
專利文獻3: JP特開2002-100740號公報。
發(fā)明的公開
本發(fā)明的目的在于提供一種能夠抑制強電介質(zhì)電容器的電極和布線之 間的反應(yīng)而得到良好的接觸部的半導(dǎo)體裝置及其制造方法。
本申請第一以及第二發(fā)明所述的半導(dǎo)體裝置是以下述半導(dǎo)體裝置為對
象，該半導(dǎo)體裝置具有強電介質(zhì)電容器，其具有下部電極、強電介質(zhì)膜以 及上部電極；層間絕緣膜，其形成在上述強電介質(zhì)電容器上，相對于上述下 部電極形成有多個接觸孔；布線，其形成在上述層間絕緣膜上，經(jīng)由上述接 觸孔而與上述下部電極連接。
并且，第一發(fā)明的特征在于，在上述多個接觸孔中的至少兩個接觸孔的 下端之間，在上述下部電極上設(shè)置有間隙。另外，第二發(fā)明的特征在于，在 上述多個接觸孔中的至少兩個接觸孔的上端之間，在上述布線上設(shè)置有間 隙。
本申請第三發(fā)明所述的半導(dǎo)體裝置是以下述半導(dǎo)體裝置為對象，該半導(dǎo) 體裝置具有強電介質(zhì)電容器，其具有下部電極、強電介質(zhì)膜以及上部電極； 層間絕緣膜，其形成在上述強電介質(zhì)電容器上，相對于上述下部電極形成有 多個接觸孔；布線，其形成在上述層間絕緣膜上，經(jīng)由上述接觸孔而與上述 下部電極連接；阻擋金屬膜，其形成在上述下部電極和上述布線之間。并且， 第三發(fā)明的特征在于，上述阻擋金屬膜具有第一TiN膜，其與上述下部電 極直接接觸；Ti膜，其形成在上述第一TiN膜上；第二TiN膜，其形成在上 述Ti膜上。
本申請的第四發(fā)明所述的半導(dǎo)體裝置與第一以及第二發(fā)明相同，以下述 半導(dǎo)體裝置為對象，該半導(dǎo)體裝置具有強電介質(zhì)電容器，其具有下部電極、 強電介質(zhì)膜以及上部電極；層間絕緣膜，其形成在上述強電介質(zhì)電容器上，
7相對于上述下部電極形成有多個接觸孔；布線，其形成在上述層間絕緣膜上，
經(jīng)由上述接觸孔而與上述下部電極連接。并且，第四發(fā)明的特征在于，上述
布線具有Ir膜或者Pt膜。
附圖的簡單說明
圖1是表示本發(fā)明第一實施方式的半導(dǎo)體裝置的示意圖。
圖2A以及圖2B是表示本發(fā)明第一實施方式的半導(dǎo)體裝置的制造方法的 圖，表示相當于FeRAM單元陣列1的區(qū)域。
圖3A至圖3C是表示本發(fā)明第一實施方式的半導(dǎo)體裝置的制造方法的 圖，表示相當于周邊電路2的區(qū)域。
圖4A以及圖4B是緊接著圖2A以及圖2B，表示本發(fā)明第一實施方式 的半導(dǎo)體裝置的制造方法的圖。
圖5A以及圖5B是緊接著圖3A至圖3C，表示本發(fā)明第一實施方式的 半導(dǎo)體裝置的制造方法的圖。
圖6A以及圖6B是緊接著圖4A以及圖4B，表示本發(fā)明第一實施方式 的半導(dǎo)體裝置的制造方法的圖。
圖7A以及圖7B是緊接著圖5A以及圖5B，表示本發(fā)明第一實施方式 的半導(dǎo)體裝置的制造方法的圖。
圖8A以及圖8B是表示本發(fā)明第二實施方式的半導(dǎo)體裝置的制造方法的圖。
圖9A以及圖9B是緊接著圖8A以及圖8B，表示本發(fā)明第二實施方式 的半導(dǎo)體裝置的制造方法的圖。
圖10A以及圖10B是緊接著圖9A以及圖9B，表示本發(fā)明第二實施方 式的半導(dǎo)體裝置的制造方法的圖。
圖11是表示本發(fā)明第三實施方式的半導(dǎo)體裝置的制造方法的圖。
圖12是緊接著圖11，表示本發(fā)明第三實施方式的半導(dǎo)體裝置的制造方 法的圖。
圖13是緊接著圖12，表示本發(fā)明第三實施方式的半導(dǎo)體裝置的制造方 法的圖。
圖14是表示本發(fā)明第四實施方式中的下部電極和布線的連接部位的剖面圖。
圖15是表示本發(fā)明第四實施方式的半導(dǎo)體裝置的剖面圖。 圖16是表示第二實驗例的結(jié)果的曲線圖。
圖17是表示本發(fā)明第五實施方式的半導(dǎo)體裝置的制造方法的剖面圖。
圖18A以及圖18B是表示以往的半導(dǎo)體裝置的制造方法的圖。
圖19A以及圖19B是緊接著圖18A以及圖18B，表示以往的半導(dǎo)體裝
置的制造方法的圖。
圖20A以及圖20B是緊接著圖19A以及圖19B，表示以往的半導(dǎo)體裝
置的制造方法的圖。
圖21A至圖21C是表示接觸部附近的布線的組成分析的結(jié)果的曲線圖。 圖22是表示以往的半導(dǎo)體裝置中的下部電極和布線的連接部位的剖面圖。
實施發(fā)明的最佳方式
下面，針對本發(fā)明的實施方式，參照附圖進行具體說明。此外，為了便 于說明，在下面的實施方式中，針對半導(dǎo)體裝置的結(jié)構(gòu)，適當?shù)呐c其制造方 法一起進行說明。
(第一實施方式)
首先，針對本發(fā)明第一實施方式進行說明。圖l是表示本發(fā)明第一實施 方式的半導(dǎo)體裝置的示意圖。圖2A以及圖2B至圖7A以及圖7B是表示本
發(fā)明第一實施方式的半導(dǎo)體裝置的制造方法的圖。此外，圖2B、圖4B以及 圖6B是沿圖2A、圖4A以及圖6A中的I-I線的剖面圖，圖3B、圖5B以及 圖7B是沿圖3A、圖5A以及圖7A中的II-II線的剖面圖，圖3C是沿圖3A
中的in-ni線的剖面圖。
在第一實施方式中設(shè)置有FeRAM單元陣列1和周邊電路2。在FeRAM 單元陣列1中排列配置有多個FeRAM單元。在周邊電路2中設(shè)置有FeRAM 單元陣列1中的信息的寫入、讀取以及刪除等所必要的電路、例如升壓電路 以及平滑電路等。
在制造這樣的半導(dǎo)體裝置(強電介質(zhì)存儲器)時，在第一實施方式中， 首先，在半導(dǎo)體基板、例如Si基板上形成CMOS晶體管等元件之后，形成層間絕緣膜以及布線等，如圖2A、圖2B、圖3A以及圖3B所示，形成氧化鋁膜ll作為強電介質(zhì)電容器的粘合層(基底膜)。接著，在氧化鋁膜ll上依次形成下部電極用的導(dǎo)電膜(下部電極膜)以及強電介質(zhì)膜。形成例如厚度為150nm左右的Pt膜來作為下部電極膜，形成例如厚度為150nm左右的Pb (Zr、 TO 03膜(PZT膜)來作為強電介質(zhì)膜。接著，通過在750。C左右進行快速加熱處理，使強電介質(zhì)膜結(jié)晶化。其后，在強電介質(zhì)膜上形成例如厚度為250nm左右的IrOj莫來作為上部電極用的導(dǎo)電膜(上部電極膜)。并且，按上部電極膜、強電介質(zhì)膜以及下部電極膜的順序加工這些膜，從而在形成FeRAM單元陣列1的預(yù)定區(qū)域(第二區(qū)域)內(nèi)，如圖2A以及圖2B所示，形成下部電極12、 PZT膜13以及上部電極14，同時，在形成周邊電路2的預(yù)定區(qū)域(第一區(qū)域)內(nèi)，如圖3A以及圖3B所示，形成下部電極15、PZT膜16以及上部電極17。
在此，針對下部電極12、 PZT膜13及上部電極14以及下部電極15、PZT膜16以及上部電極17的形狀進行說明。
在第一區(qū)域中，形成多個下部電極15。各下部電極15的平面形狀大概是短邊的長度為50pm 6(^m、長邊的長度為200pm 25(Him的長方形，但是如圖3A、圖3B以及圖3C所示，縱向的一端的10pm的部分，形成有沿著縱向延伸的多個切口 (間隙)，而被分割成梳齒狀。被分割而殘留的部分(梳齒部分)的寬度例如是0.5pm左右。PZT膜16形成在每個下部電極15上，和形成在下部電極15上的切口的間隔是lpm左右。上部電極17也形成在每個下部電極15上。
在第二區(qū)域也形成多個下部電極12。各下部電極12的平面形狀大概是短邊的長度為4.0prn、長邊的長度為560pm的長方形(細長薄片狀)。因此，下部電極12與下部電極15相比較是非常小的。PZT膜13在每個下部電極12上形成為細長薄片狀，上部電極14按每個存儲器單元而形成。上部電極14的平面形狀例如是短邊的長度為1.15|im，長邊的長度為1.8pm的長方形。
加工完這些膜之后，形成例如厚度為1.5pm左右的TEOS氧化膜18來作為層間絕緣膜，對此TEOS氧化膜18通過CMP進行平坦化。接著，在TEOS氧化膜18以及氧化鋁膜11等上形成有直到形成在下部電極12以及15的下方的擴散層(半導(dǎo)體基板)為止的接觸孔(未圖示)。接著，如圖5A以及圖5B所示，在第一區(qū)域，在TEOS氧化膜18形成直到下部電極15的接觸孔21以及直到上部電極17為止的接觸孔22的同時，如圖4A以及圖4B所示，在第二區(qū)域，在TEOS氧化膜18形成有直到下部電極12為止的接觸孔19以及直到上部電極14為止的接觸孔20。此時，在第一區(qū)域，在每一個下部電極15，在形成該切口一側(cè)的端部沿縱向以1.3pm左右的間隔形成多個接觸孔21。在第二區(qū)域，在每個下部電極14各形成一個接觸孔19。接觸孔19以及21的平面形狀例如是一邊的長度為1.8pm的正方形。
接著，整個面上形成阻擋金屬膜、Al膜以及阻擋金屬膜，通過對這些膜進行圖形成形，如圖6A以及圖6B所示，形成經(jīng)由接觸孔19而與下部電極12連接的布線部23、以及經(jīng)由接觸孔20而與上部電極14連接的布線部24，同時如圖7A以及圖7B所示，形成經(jīng)由所有的接觸孔21而與下部電極15連接的布線部25、以及經(jīng)由接觸孔22而與上部電極17連接的布線部26。此時，布線部24形成在每個上部電極14上。此外，作為構(gòu)成這些布線部23 26的阻擋金屬膜、Al膜(Al布線)以及阻擋金屬膜，分別形成例如厚度為150nm的TiN膜、厚度為550nm的Al膜、厚度為150nm的TiN膜，但是并不限于此。例如，如后面所述的實施方式那樣，也可以由TiN膜、Ti膜、TiN膜構(gòu)成阻擋金屬膜。
之后，為了對層間絕緣膜18進行脫水，在35(TC的N2環(huán)境中在60分鐘
期間里進行熱處理。并且，進一步形成上層布線以及層間絕緣膜等，從而完成半導(dǎo)體裝置(強電介質(zhì)存儲器)。
即使在以往，在FeRAM單元陣列中，在布線和下部電極之間的反應(yīng)不發(fā)生，也不產(chǎn)生缺陷。這可以認為是因為在俯視狀況下，在下部電極和Al布線互相重疊的區(qū)域內(nèi)，接觸孔占了大部分的面積，反應(yīng)的Pt以及Al的量很少的緣故。在本實施方式中，當與以往的結(jié)構(gòu)比較時，從下部電極15的接觸孔21偏離的部分的面積變小了形成切口的部分，Pt的反應(yīng)量減少。其結(jié)果是，下部電極15和布線部25中的Al布線的反應(yīng)難以產(chǎn)生，能夠避免接觸電阻的上升、斷線以及變形等缺陷。
以往，與由Pt構(gòu)成的下部電極連接的是擴散阻擋膜、即TiN膜。因此即使中間設(shè)置有TiN膜，也發(fā)生Pt和Al的異常反應(yīng)(共晶反應(yīng))，這是因為TiN膜的擴散阻擋性不充分的緣故。另外當考慮在存儲器單元不發(fā)生共晶
ii反應(yīng)時，也要考慮到下部電極的布局、接觸孔的數(shù)量以及布線的布局對共晶反應(yīng)的影響。因此，為了抑制在周邊電路部的Pt和Al的共晶反應(yīng)，作為解決方法，列舉出提高TiN膜的擴散阻擋性和制成難以發(fā)生反應(yīng)的布局的方法。
要提高TiN膜的阻擋性，雖然只要提高TiN膜的膜質(zhì)或者使膜厚增厚就可以，但是這些對策考慮到對強電介質(zhì)電容器的影響和布線的可靠性這一點，不能原樣使用。相對于此，因為布局的調(diào)整不需要改變工序條件，所以很難發(fā)生性能的變化，容易執(zhí)行。(第二實施方式)
接著，針對第二實施方式進行說明。在第二實施方式中，關(guān)于FeRAM單元陣列l(wèi)，采用和第一實施方式相同的制造方法，但是周邊電路2的結(jié)構(gòu)以及制造方法和第一實施方式不同。圖8A以及圖8B至圖10A以及圖10B是表示本發(fā)明第二實施方式的半導(dǎo)體裝置的制造方法的圖。此外，圖8B、圖9B以及圖10B是沿圖8A、圖9A以及圖10A中的II-II線的剖面圖。
在第二實施方式中，首先，和第一實施方式相同，在半導(dǎo)體基板、例如Si基板上形成了 CMOS晶體管等元件之后，形成層間絕緣膜以及布線等，如圖8A以及圖8B所示，形成氧化鋁膜11。接著，在氧化鋁膜11上依次形成下部電極膜以及強電介質(zhì)膜。形成例如厚度為150nm左右的Pt膜來作為下部電極膜，形成例如厚度為150nm左右的PZT膜來作為強電介質(zhì)膜。接著，通過在75(TC左右進行快速加熱處理，使強電介質(zhì)膜結(jié)晶化。其后，在強電介質(zhì)膜上形成例如250nm左右的IrOj莫來作為上部電極膜。并且，按上部電極膜、強電介質(zhì)膜以及下部電極膜的順序加工這些膜，從而在形成FeRAM單元陣列1的預(yù)定區(qū)域(第二區(qū)域)內(nèi)，形成下部電極12、 PZT膜13以及上部電極14 (參照圖2A以及圖2B)的同時，在形成周邊電路2的預(yù)定區(qū)域(第一區(qū)域)內(nèi)，如圖8A以及圖8B所示，形成下部電極15、 PZT膜16以及上部電極17。但是，在第二實施方式中，各下部電極15的平面形狀大概是短邊的長度為50pm 60iim、長邊的長度為200nm 250nm的長方形，不形成切口 。
加工完這些膜之后，形成例如厚度為1.5pm左右的TEOS氧化膜18作為層間絕緣膜，對該TEOS氧化膜18通過CMP進行平坦化。接著，在TEOS氧化膜18以及氧化鋁膜11等形成到達擴散層(半導(dǎo)體基板)等的接觸孔(未圖示)，該擴散層形成在下部電極12以及15的下方。接著，如圖9A以及 圖9B所示，在第一區(qū)域，在TEOS氧化膜18上形成到達下部電極15的接 觸孔31以及到達上部電極17的接觸孔22的同時，在第二區(qū)域，在TEOS 氧化膜18上形成到達下部電極12的接觸孔19以及到達上部電極14的接觸 孔20 (參照圖4A以及圖4B所示)。此時，在第一區(qū)域中，在每一個下部 電極15，在縱向的一端沿縱向以1.3pm左右的間隔形成多個接觸孔31。
接著在整個面上形成阻擋金屬膜、Al膜以及阻擋金屬膜，通過對這些膜 進行圖形成形，形成經(jīng)由接觸孔19而與下部電極12連接的布線部23、以及 經(jīng)由接觸孔20而與上部電極14連接的布線部24的同時(參照圖6A以及圖 6B)，如圖10A以及圖IOB所示，形成經(jīng)由所有的接觸孔31而與下部電極 15連接的布線部35、以及經(jīng)由接觸孔22而與上部電極17連接的布線部26。 此時，在布線部35，形成在與下部電極15的縱向垂直的方向上呈梳齒狀延 伸的多個延伸部35a，各延伸部35a經(jīng)由1列的接觸孔31而與下部電極15 連接。此外，作為構(gòu)成這些布線部的阻擋金屬膜、Al膜(Al布線)以及阻 擋金屬膜，分別形成例如厚度為150nm的TiN膜、厚度為550nm的Al膜、 厚度為150nm的TiN膜，但是并不限于此。例如，如后面所述的實施方式那 樣，可以由TiN膜、Ti膜、TiN膜構(gòu)成阻擋金屬膜。
之后，為了對層間絕緣膜18進行脫水，在35(TC的N2環(huán)境中在60分鐘 期間里進行熱處理。并且，進一步形成上層布線以及層間絕緣膜等，從而完 成半導(dǎo)體裝置(強電介質(zhì)存儲器)。
在這種第二實施方式中，當與以往的結(jié)構(gòu)比較時，從布線部35的接觸 孔31偏離的部分的面積變小了梳齒的間隙的部分，Al的反應(yīng)量減少。其結(jié) 果是，與第一實施方式相同，下部電極15與布線部35中的Al布線很難發(fā) 生反應(yīng)，能夠避免接觸電阻的上升、斷線以及變形等缺陷。 (第三實施方式)
下面，針對本發(fā)明第三實施方式進行說明。第三實施方式是組合第一實 施方式和第二實施方式而成的實施方式。圖11至圖13是本發(fā)明第三實施方 式的半導(dǎo)體裝置的制造方法。
在第三實施方式中，首先，與第一實施方式相同，在半導(dǎo)體基板、例如 Si基板上形成了 CMOS晶體管等元件之后，形成層間絕緣膜以及布線等，如
13圖8A以及圖8B所示，形成氧化鋁膜11。接著，在氧化鋁膜11上依次形成 下部電極膜以及強電介質(zhì)膜。形成例如厚度為150nm左右的Pt膜來作為下 部電極膜，形成例如厚度為150nm左右的PZT膜來作為強電介質(zhì)膜。接著， 通過在75(TC左右進行快速加熱處理，使強電介質(zhì)膜結(jié)晶化。其后，在強電 介質(zhì)膜上形成例如厚度為250nm左右的IrOj莫來作為上部電極膜。并且，按 上部電極膜、強電介質(zhì)膜以及下部電極膜的順序加工這些膜，從而在形成 FeRAM單元陣列1的預(yù)定區(qū)域(第二區(qū)域)內(nèi)，形成下部電極12、 PZT膜 13以及上部電極14 (參照圖2A以及圖2B)的同時，在形成周邊電路2的 預(yù)定區(qū)域(第一區(qū)域)內(nèi)，如圖11所示，形成下部電極15、 PZT膜16以及 上部電極17。此時，與第一實施方式相同，在各下部電極15形成切口。
加工完這些膜之后，形成例如厚度為1.5pm左右的TEOS氧化膜18作 為層間絕緣膜，對該TEOS氧化膜18通過CMP進行平坦化。接著，在TEOS 氧化膜18以及氧化鋁膜11等上形成到達擴散層(半導(dǎo)體基板)等的接觸孔 (未圖示)，該擴散層形成在下部電極12以及15的下方。接著，如圖11 所示，在第一區(qū)域，在TEOS氧化膜18上形成到達下部電極15的接觸孔31 以及到達上部電極17的接觸孔22，同時在第二區(qū)域，在TEOS氧化膜18上 形成到達下部電極12的接觸孔19以及到達上部電極14的接觸孔20 (參照 圖4A以及圖4B所示)。此時，在第一區(qū)域中，在每一個下部電極15，在 形成該切口 一側(cè)的端部沿縱向以1.3pm左右的間隔形成多個接觸孔31 。
接著，在整個面上形成阻擋金屬膜、Al膜以及阻擋金屬膜，通過對這些 膜進行圖形成形，形成經(jīng)由接觸孔19而與下部電極12連接的布線部23、以 及經(jīng)由接觸孔20而與上部電極14連接的布線部24(參照圖6A以及圖6B)， 同時，如圖12所示，形成經(jīng)由所有的接觸孔31而與下部電極15連接的布 線部35、以及經(jīng)由接觸孔22而與上部電極17連接的布線部26。此時，與 第二實施方式相同，在布線部35，形成在與下部電極15的縱向垂直的方向 上呈梳齒狀延伸的多個延伸部35a，各延伸部35a經(jīng)由1列的接觸孔31而與 下部電極15連接。此外，作為構(gòu)成這些布線部的阻擋金屬膜、Al膜(Al布 線)以及阻擋金屬膜，分別形成例如厚度為150nm的TiN膜、厚度為550nm 的A1膜、厚度為150nm的TiN膜，但是并不限于此。例如，如后面所述的 實施方式那樣，可以由TiN膜、Ti膜以及TiN膜構(gòu)成阻擋金屬膜。之后，為了對層間絕緣膜18進行脫水，在35(TC的N2環(huán)境中在60分鐘 期間里進行熱處理。并且，進一步形成上層布線以及層間絕緣膜等，從而完 成半導(dǎo)體裝置(強電介質(zhì)存儲器)。
在這種第三實施方式中，相比于第一以及第二實施方式，Pt以及A1的 反應(yīng)量減少，更能避免缺陷。 (第一實驗例)
在此，針對實際上本申請發(fā)明人進行的關(guān)于第一至第三實施方式的實驗 進行說明。
在此實驗中，制造第一至第三實施方式的半導(dǎo)體裝置以及以往的半導(dǎo)體 裝置，觀察布線部以及下部電極的邊界附近。其結(jié)果是，相對于在以往的半 導(dǎo)體裝置中產(chǎn)生伴隨著反應(yīng)的凹陷，在第一至第三實施方式的半導(dǎo)體裝置 中，都沒有那樣的凹陷。但是，在第三實施方式中，雖然沒有變色，但是在 第一以及第二實施方式中，稍微發(fā)生些變色。
此外，在此實驗中，針對各半導(dǎo)體裝置，在周邊電路采用了表l所示那 樣的布局。此外，表l中的數(shù)值表示在俯視狀況下，在下部電極和A1布線 重疊的區(qū)域內(nèi)，將接觸孔內(nèi)的部分的面積設(shè)為了 1時的接觸孔外的部分的面 積的相對值。另外，關(guān)于FeRAM單元陣列，在任意一個半導(dǎo)體裝置中，將 接觸孔內(nèi)的部分的面積設(shè)為1時的接觸孔外的部分的面積的相對值設(shè)為 0.97。
根據(jù)表l，在俯視狀況下，在下部電極和Al布線重疊的區(qū)域內(nèi)，接觸孔 外的部分的面積相對于接觸孔內(nèi)的部分的面積的相對值小于等于2.0，特別 是小于等于1.9是比較理想的，小于等于1.8就更理想，小于等于1.3最為理 想。
(第四實施方式)
接著，針對本發(fā)明的第四實施方式進行說明。在第四實施方式中，使用 由依次形成的TiN膜、Ti膜以及TiN膜構(gòu)成的膜作為阻擋金屬膜。圖14是 表示本發(fā)明第四實施方式中的下部電極和布線的連接部位的剖面圖，圖15 是表示本發(fā)明第四實施方式的半導(dǎo)體裝置的剖面圖。
在第四實施方式中，在Si基板等的半導(dǎo)體基板40的表面上形成有元件 分離區(qū)域41，在由該元件分離區(qū)域41區(qū)劃的元件有源區(qū)內(nèi)形成有擴散層42。
15在擴散層42的表面形成有硅化物層43。并且，以覆蓋元件分離區(qū)域41以及 元件有源區(qū)的方式，形成有Si氧化膜等的絕緣膜44以及45。在絕緣膜45 上形成有由下部電極48、強電介質(zhì)膜49以及上部電極50構(gòu)成的強電介質(zhì)電 容器。進而，以覆蓋該強電介質(zhì)電容器的方式，形成有Si氧化膜等的層間絕 緣膜46。
在層間絕緣膜46、 45以及44形成有到達硅化物層43的接觸孔，W插 件47埋入在其中。另外，在絕緣膜46上形成有到達上部電極50的接觸孔 以及到達下部電極48的接觸孔。并且，在絕緣膜46上形成有由阻擋金屬膜 51以及A1膜(Al布線)52構(gòu)成的布線部。該布線部的一部分與W插件47 連接，另一部分經(jīng)由接觸孔而與下部電極48連接，另一部分經(jīng)由接觸孔而 與上部電極50連接。
例如，下部電極48以及上部電極50分別由Pt、 IrOx構(gòu)成。另外，如圖 14所示，阻擋金屬膜51例如由厚度為75nm左右的TiN膜51a、厚度為5nm 左右的Ti膜51b以及厚度為75nm左右的TiN膜51c構(gòu)成。
在此，關(guān)于第四實施方式的半導(dǎo)體裝置的制造方法，針對形成強電介質(zhì) 電容器的工序以后進行說明。
在形成強電介質(zhì)電容器時，形成了絕緣膜45之后，進行絕緣膜45的平 坦化，在其上面依次形成下部電極膜(Pt膜)以及強電介質(zhì)膜(例如PZT 膜)。接著，在氧氣環(huán)境中進行退火處理，從而使強電介質(zhì)膜結(jié)晶化。接著， 在強電介質(zhì)膜上形成上部電極膜(IrOj莫)。
之后，按上部電極膜、強電介質(zhì)膜以及下部電極膜的順序加工這些膜。 在該加工中，首先，通過使用了抗蝕劑掩模的濺射蝕刻對上部電極膜進行圖 形成形，由此形成上部電極50。接著，在氧氣環(huán)境中進行退火。接著，通過 使用了另外的抗蝕劑掩模的濺射蝕刻來加工強電介質(zhì)膜，從而形成強電介質(zhì) 膜49。并且，還在通過使用了其它的抗蝕劑掩模的濺射蝕刻來加工下部電極 膜，從而形成下部電極48。
接著，在整個面上形成絕緣膜46，例如通過CMP進行絕緣膜46的平坦 化。接著，通過進行使用了抗蝕劑掩模的干式蝕刻，形成到達硅化物層43 的接觸孔。之后，以埋入該接觸孔的方式形成作為阻擋金屬膜的TiN膜(未 圖示)以及W膜，通過對它們進行CMP，形成W插件47。接著，通過進行使用了抗蝕劑掩模的干式蝕刻，形成到達上部電極50的接觸孔以及到達下部電極48的接觸孔。接著，依次形成構(gòu)成阻擋金屬膜51的TiN膜(75nm) 、 Ti膜(5nm) 以及TiN膜(75nm)，在氮氣環(huán)境中進行退火。該退火的條件為例如350°C、 30分鐘。接著，形成構(gòu)成布線52的A1膜。并且，通過對Al膜以及TiN膜、 Ti膜及TiN膜進行圖形成形，形成由TiN膜(第一TiN膜)51a、 Ti膜51b、 以及TiN膜(第二TiN膜)51c構(gòu)成的阻擋金屬膜51以及由Al膜構(gòu)成的布 線52。之后，再形成層間絕緣膜以及布線等，完成半導(dǎo)體裝置。 在這樣的第四實施方式中，由于Ti膜51b的存在，從而防止下部電極 48中的Pt擴散到布線。另夕卜，因為在Ti膜51b和下部電極48之間形成TiN 膜51a，所以也防止了 TiOx的生成。并且，因為在Ti膜51b和布線(Al布 線)52之間形成有TiN膜51c，所以也能防止Ti和Al的反應(yīng)以及隨之產(chǎn)生 的電遷移。關(guān)于阻擋金屬膜51的厚度，TiN膜51a以及51c的厚度為大于等于50nm 是比較理想的。這是因為當TiN膜51a或51c的厚度不足50nm時，Ti膜51b 和下部電極48或者布線52容易發(fā)生反應(yīng)的緣故。另外，Ti膜51b的厚度大 于等于5nm是比較理想的。這是因為當TiN膜51b的厚度不足5nm時，下 部電極48和布線52容易發(fā)生反應(yīng)的緣故。此外，在形成構(gòu)成阻擋金屬膜的TiN膜51a時，首先，進行在接觸孔的 底部容易產(chǎn)生堆積的條件下的形成、和在接觸孔的側(cè)壁部容易產(chǎn)生堆積的條 件下的形成這兩個工序的形成是比較理想的。以往，只進行在接觸孔的底部 容易產(chǎn)生堆積的條件下的形成?？墒?，嚴格地講，在阻擋金屬膜的形成前， 以除去自然氧化膜等為目的而進行RF前處理的情況較多，其結(jié)果是，有在 接觸孔的側(cè)壁部附著Pt的情況。因此，僅在接觸孔的底部容易產(chǎn)生堆積的條 件下形成TiN膜時，附著在側(cè)壁部的Pt和構(gòu)成阻擋金屬膜的Ti膜就有可能 反應(yīng)。與此相對，通過在接觸孔的側(cè)壁部容易產(chǎn)生堆積的條件下也形成TiN 膜，就能避免這種缺陷。此外，從覆蓋的角度講，總之，先進行在接觸孔的 底部容易產(chǎn)生堆積的條件下的TiN膜的形成是比較理想的。另外，在接觸孔內(nèi)形成TiN膜，在其上形成IrOj莫(氧化銥?zāi)?，由這的結(jié)構(gòu)中，也能通過IrOx膜抑制Al 向下部電極側(cè)擴散。此外，IrOj莫的厚度大于等于50nm、或者為接觸孔的深 度的1/20或其以上是比較理想的。進而，為了更好的抑制IrOj莫與作為布線 材料的Al的反應(yīng)，也可以在IrOj莫上形成TiN膜。另夕卜，為了提高TiN膜和IrOj莫的粘合性，可以在它們之間形成Ti膜。 此時，為了更好地抑制在接觸孔的側(cè)壁部的Ti膜和Pt的反應(yīng)，在形成與下 部電極連接的TiN膜時，如上所述，在容易產(chǎn)生堆積的條件下在接觸孔的底 部形成TiN膜的一部份之后，在容易產(chǎn)生堆積的條件下在接觸孔的側(cè)壁部形 成TiN膜的其它部分是比較理想的。 (第二實驗例)在此，針對實際上本申請發(fā)明人進行的有關(guān)第四實施方式的實驗進行說明。在此實驗中，制造第四實施方式的半導(dǎo)體裝置以及以往的半導(dǎo)體裝置， 進行加速試驗來測定接觸電阻。此外，在以往的半導(dǎo)體裝置中，將由TiN構(gòu) 成的阻擋金屬膜151的厚度設(shè)為150nm。將該結(jié)果表示在圖16。如圖16所示，在40(TC以及42(TC下，雖然任意一種半導(dǎo)體裝置也沒有 較大的接觸電阻的上升，但是，當為42(TC時，在第四實施方式中，接觸電 阻幾乎不上升，但是，在以往的半導(dǎo)體裝置中，接觸電阻顯著上升。另外， 加速試驗后，在以往的半導(dǎo)體裝置的表面產(chǎn)生膨脹?？梢哉J為這些現(xiàn)象是因 為通過44(TC的加熱，在以往的半導(dǎo)體裝置中產(chǎn)生了 Pt和Al的共晶反應(yīng)的 緣故。(第五實施方式)接著，針對本發(fā)明的第五實施方式進行說明。在第五實施方式中，使用 Ir或Pt來取代Al作為布線材料。圖17是表示本發(fā)明第五實施方式的半導(dǎo)體 裝置的制造方法的剖面圖。在本實施方式中，在Si基板(半導(dǎo)體基板)60的表面形成了元件分離 區(qū)域61之后，在由該元件分離區(qū)域60區(qū)劃的元件有源區(qū)內(nèi)，形成具有高濃 度雜質(zhì)擴散層62、低濃度雜質(zhì)擴散層63、硅化物層64、柵極絕緣膜65、柵 極電極66、硅化物層67以及側(cè)壁68的晶體管等的元件。另夕卜，例如在柵極 電極67的接觸部附近，在柵極電極67和擴散層62之間形成絕緣膜69。之后，在整個面上形成Si氧化膜等的絕緣膜70以及71之后，進行絕緣膜71的平坦化，在其上面依次形成下部電極膜(Pt膜)以及強電介質(zhì)膜(例 如PZT膜)。接著，通過在氧氣環(huán)境中進行退火處理，使強電介質(zhì)膜結(jié)晶化。接著，在強電介質(zhì)膜上形成上部電極膜(IrOj莫)。之后，按上部電極膜、強電介質(zhì)膜以及下部電極膜的順序加工這些膜。 在該加工中，首先，通過使用了抗蝕劑掩模的濺射蝕刻對上部電極膜進行圖 形成形，從而形成上部電極75。接著，在氧氣環(huán)境中進行退火。接著，通過 使用了另外的抗蝕劑掩模的濺射蝕刻來加工強電介質(zhì)膜，從而形成強電介質(zhì) 膜74。之后，在整個面上形成氧化鋁膜，再通過利用使用了另外的抗蝕劑掩 模的濺射蝕刻來加工氧化鋁膜和下部電極膜，從而形成氧化鋁保護膜91以 及下部電極73。接著，在整個面上形成絕緣膜72，例如通過CMP進行絕緣膜72的平坦 化。接著，通過進行使用了抗蝕劑掩模的干式蝕刻，從而形成到達硅化物層 64等的接觸孔。之后，以埋入該接觸孔的方式形成作為阻擋金屬膜的TiN膜 (未圖示)以及W膜，通過對此進行CMP，形成W插件77。接著，通過 進行使用了抗蝕劑掩模的干式蝕刻，從而形成到達上部電極75的接觸孔以 及到達下部電極73的接觸孔。接著，形成了構(gòu)成阻擋金屬膜的TiN膜之后，形成構(gòu)成布線的Pt膜或 Ir膜等的金屬膜。進一步，在金屬膜上形成TiN膜作為硬質(zhì)掩模。接著，通 過使用了抗蝕劑掩模的干式蝕刻只對金屬膜上的TiN膜進行圖形成形，從而 形成硬質(zhì)掩模79。之后，通過灰化處理除去抗蝕劑掩模后，通過使用了硬質(zhì) 掩模79的干式蝕刻，對金屬膜以及其之下的TiN膜進行圖形成形，來形成 布線78以及阻擋金屬膜(未圖示)。此外，在該干式蝕刻中，使用例如可 以加熱到30(TC或其以上的干式蝕刻裝置，將蝕刻的條件設(shè)為例如溫度 300。C或其以上，氣體流速HBr/O2=10sccm/40sccm，壓力0.6Pa。在該干 式蝕刻中，蝕刻氣體中的鹵素氣體(Cl2、 HBr等)的比例設(shè)為0.4或其以下 是比較理想的。接著，形成Si氧化膜等的絕緣膜80以及81，在其上形成到達硬質(zhì)掩模 79的接觸孔。接著，在該接觸孔內(nèi)形成W插件82之后，在絕緣膜81上形 成阻擋金屬膜以及布線83。此外，硬質(zhì)掩模79在用于形成布線78的干式蝕 刻之后也不除去，而作為布線83和布線78之間的阻擋金屬膜使用。因為硬 質(zhì)掩模79形成在平坦部分，所以其阻擋性高，布線83即使是A1布線，在19布線間也不會發(fā)生共晶反應(yīng)。接著，形成Si氧化膜等的絕緣膜84以及85，在其上形成到達布線83 的接觸孔。接著，在該接觸孔內(nèi)形成W插件86之后，在絕緣膜85上形成 布線87。并且，形成絕緣膜88、 89以及聚酰亞胺膜90作為蓋膜，在其上形 成到達布線87的墊(pad)開口部。在這樣的第五實施方式中，因為連接在下部電極73、上部電極75的布 線78由Ir膜或者Pt膜構(gòu)成，所以在布線78和下部電極73以及上部電極75 之間不會發(fā)生共晶反應(yīng)。但是，在進行貴金屬膜的加工時，在通常的方法中，需要將去除寬度以 及保留寬度變寬，加工后的形狀成為錐形形狀。其結(jié)果是，布線電阻比由布 線寬度期待的值變得更高。與此相對，如上所述，當在30(TC或其以上、Cl2 和/或HBr和02的混合氣環(huán)境中進行蝕刻時，能夠獲得低電阻的布線78。另 外，在進行這樣的高溫蝕刻時，不能使用以往的光致抗蝕劑掩模，但是如上 所述，通過使用TiN膜作為硬質(zhì)掩模，可以應(yīng)對高溫蝕刻。另外，雖然TiN 膜即使在用于蝕刻貴金屬膜的環(huán)境(鹵素+氧氣)中也幾乎不被蝕刻，原樣 殘存著，但是，通過原樣作為阻擋金屬膜而使用，能夠防止在其上形成的布 線和貴金屬布線間的共晶反應(yīng)。此外，通過多個組合從第一實施方式到第五實施方式的各實施方式的結(jié) 構(gòu)的全部或一部分，也能組合得到各種效果。工業(yè)上的可利用性如上述的詳細說明，根據(jù)本發(fā)明，能夠抑制強電介質(zhì)電容器的電極和與 此連接的布線在接觸部中的異常的反應(yīng)。因此，能夠抑制電阻的上升，進而 也能抑制制造中的變形。表1接觸孔內(nèi)接觸孔外第一實施方式11.9第二實施方式11.8第三實施方式11.3以往(參考例)12.520
權(quán)利要求
1.一種半導(dǎo)體裝置，具有強電介質(zhì)電容器，其具有下部電極、強電介質(zhì)膜以及上部電極；層間絕緣膜，其形成在上述強電介質(zhì)電容器上，相對于上述下部電極形成有多個接觸孔；布線，其形成在上述層間絕緣膜上，經(jīng)由上述接觸孔與上述下部電極連接，上述半導(dǎo)體裝置的特征在于，上述布線具有Ir膜或者Pt膜。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，具有形成在上述布線上的TiN膜。
3. —種半導(dǎo)體裝置的制造方法，包括形成強電介質(zhì)電容器的工序，該強電介質(zhì)電容器具有下部電極、強電介質(zhì)膜及上部電極；在上述強電介質(zhì)電容器上形成層間絕緣膜的工序，該層間絕緣膜相對于上述下部電極具有多個接觸孔；在上述層間絕緣膜上形成布線的工序，該布線經(jīng)由上述接觸孔與上述下部電極連接，上述半導(dǎo)體裝置的制造方法的特征在于，形成上述布線的工序包括形成Ir膜或者Pt膜的工序。
4. 如權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于，形成上述布線的工序包括形成原料膜的工序，該原料膜由Ir或者Pt構(gòu)成；通過30(TC以上的干式蝕刻對上述原料膜進行圖形成形的工序。
5. 如權(quán)利要求4所述的半導(dǎo)體裝置的制造方法，其特征在于，在進行上述干式蝕刻時，使用含有鹵素氣體和02的氣體作為蝕刻氣體，并使得上述蝕刻氣體中的上述鹵素氣體的比例小于等于0.4，其中，該鹵素氣體為Cb或者HBr。
6. 如權(quán)利要求3所述的半導(dǎo)體裝置的制造方法，其特征在于，形成上述布線的工序包括形成原料膜的工序，該原料膜由Ir或者Pt構(gòu)成；在上述原料膜上形成TiN膜的工序；使用抗蝕劑掩模對上述TiN膜進行圖形成形，從而形成硬質(zhì)掩模的工序;除去上述抗蝕劑掩模的工序；使用上述硬質(zhì)掩模對上述原料膜進行圖形成形的工序。
全文摘要
具有下部電極(15)、強電介質(zhì)膜(16)以及上部電極(17)的強電介質(zhì)電容器由層間絕緣膜(18)覆蓋。下部電極(15)一端被加工成梳齒狀，為了與其殘存部匹配，在層間絕緣膜(18)上形成有多個接觸孔(21)。即，在多個接觸孔(21)中的至少兩個接觸孔的下端之間，在下部電極(15)上設(shè)置有間隙(切口)。并且，經(jīng)由接觸孔(21)與下部電極(15)連接的布線(25)形成在層間絕緣膜(18)上。
文檔編號H01L27/115GK101661940SQ20091016915
公開日2010年3月3日 申請日期2003年9月5日 優(yōu)先權(quán)日2003年9月5日
發(fā)明者三浦壽良, 中村光宏, 小室玄一, 立花宏俊, 高松知廣 申請人:富士通微電子株式會社