專利名稱：形成半導(dǎo)體元件及其柵極結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路元件，更特別涉及圖案化集成電路元件的柵極結(jié)構(gòu)。
背景技術(shù)：
隨著技術(shù)節(jié)點縮小，半導(dǎo)體工藝開始采用高介電常數(shù)的介電材料作為柵極介電 層。與公知的氧化硅相較，高介電常數(shù)材料的特性在介電層較厚時，仍具有等效氧化厚度 (EOTs)。與公知的多晶硅柵極結(jié)構(gòu)相較，采用金屬柵極結(jié)構(gòu)的半導(dǎo)體工藝具有較低電阻。然而上述采用高介電常數(shù)的介電材料及金屬柵極的方法面臨挑戰(zhàn)。舉例來說，公 知的光刻工藝在圖案化高介電常數(shù)的介電材料及金屬柵極時將產(chǎn)生問題。公知移除掩模單 元的方法(如干式灰化及濕式蝕刻工藝)會損傷其下的高介電常數(shù)的柵極介電層和/或金 屬柵極薄膜。此外，直接形成光致抗蝕劑特征于金屬膜上再圖案化光致抗蝕劑特征的方法 也同樣面臨挑戰(zhàn)。舉例來說，光致抗蝕劑與金屬之間的低附著力將會造成光致抗蝕劑剝離。綜上所述，目前亟需改良的方法以圖案化金屬柵極結(jié)構(gòu)。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)存在的上述問題，本發(fā)明提供一種形成半導(dǎo)體元件的方法，包 括形成金屬層于半導(dǎo)體基板上；形成可溶硬掩模層于金屬層上，其中可溶硬掩模層溶于水 或顯影液中；圖案化可溶硬掩模層以形成圖案單元；以及以圖案單元圖案化金屬層，以形 成至少部分的金屬柵極。本發(fā)明也提供一種形成柵極結(jié)構(gòu)的方法，包括形成柵極介電層于半導(dǎo)體基板上， 其中柵極介電層包括第一高介電常數(shù)的介電材料；形成金屬層于柵極介電層上；形成硬掩 模層于金屬層上，其中硬掩模層包括第二高介電常數(shù)的介電材料；圖案化硬掩模層及金屬 層，其中圖案化步驟將柵極介電層定義為第一部分及第二部分，且第一部分的柵極介電層 位于硬掩模下，而第二部分的柵極介電層位于半導(dǎo)體基板的露出區(qū)域；以及移除對應(yīng)第二 部分的柵極介電層的硬掩模層及金屬層。本發(fā)明更提供一種形成半導(dǎo)體元件的方法，包括形成金屬層于半導(dǎo)體基板上；形 成保護層于金屬層上；移除部分保護層，使保護層分為第一區(qū)域及第二區(qū)域，其中第一區(qū)域 的保護層具有第一厚度而第二區(qū)域的保護層具有第二厚度，且第一區(qū)域的保護層位于光致 抗蝕劑掩模單元下；移除光致抗蝕劑掩模單元后，移除半導(dǎo)體基板上的第二區(qū)域的保護層； 以及以第一區(qū)域的保護層圖案化金屬層。與公知技術(shù)相較，上述方法改善光致抗蝕劑層的附著力。公知干灰化和/或濕蝕 刻等工藝在移除光致抗蝕劑層和/或硬掩模層時，可能損傷金屬柵極和/或高介電常數(shù)的 柵極介電層的問題可通過上述方法改善。


圖1為本發(fā)明一實施例中，以可溶硬掩模層形成柵極結(jié)構(gòu)的方法的流程圖2、圖3、圖4a、圖4b、圖5、及圖6為對應(yīng)圖1的不同步驟中半導(dǎo)體元件的剖視 圖；圖7為本發(fā)明一實施例中，以高介電常數(shù)的介電材料作為硬掩模層以形成柵極結(jié) 構(gòu)的方法的流程圖；圖8-圖11為對應(yīng)圖7中不同步驟的半導(dǎo)體元件的剖視圖；圖12為本發(fā)明一實施例中，以保護層形成柵極結(jié)構(gòu)的方法的流程圖；以及圖13-圖17為對應(yīng)圖12中不同步驟的半導(dǎo)體元件的剖視圖。上述附圖中的附圖標記說明如下100、700、1200 方法；102、104、106、108、110、112、114、702、704、706、708、710、 712、714、716、718、1202、1204、1206、1208、1210、1212、1214、1216 步驟；202、802、1302 基板；204、804、1308 淺溝槽隔離；206、806、1304 第一有源區(qū)域；208、808、1306 第 二有源區(qū)域；210,810,1310 柵極介電層；212 覆蓋層；214、812、1312、1314 金屬層； 216,814 硬掩模層；218 光致抗蝕劑層；218a 曝光部分的光致抗蝕劑層；220 射線； 300、600、1700 元件；302、816、1318 圖案化光致抗蝕劑層；304、902 圖案化硬掩模層； 402,904,1602 金屬柵極；404 圖案化覆蓋層；1102 圖案化柵極介電層；1316 保護 層；1402 圖案化保護層；1502 掩模單元；tpl 第一厚度；tp2 第二厚度。
具體實施例方式本發(fā)明涉及形成集成電路元件的方法，更特別涉及圖案化半導(dǎo)體元件的金屬柵極 (如集成電路的場效應(yīng)晶體管元件)。可以理解的是，下述內(nèi)容提供多種實施例以說明本 發(fā)明的多種特征。為了簡化說明，將采用特定的實施例、單元、及組合方式說明。然而這些 特例并非用以限制本發(fā)明。此外為了簡化說明，本發(fā)明在不同附圖中采用相同標記標示不 同實施例的類似元件，但上述重復(fù)的標記并不代表不同實施例中的元件具有相同的對應(yīng)關(guān) 系。舉例來說，形成某一元件于另一元件上包含了兩元件為直接接觸，或者兩者間隔有其他 元件這兩種情況。下列實施例僅用以說明而非限縮本發(fā)明，若本發(fā)明未提及已知的高介電 常數(shù)的介電層及金屬柵極，本領(lǐng)域普通技術(shù)人員應(yīng)可理解該些元件仍可應(yīng)用于本發(fā)明中。如圖1所示，為一實施例以可溶硬掩模層形成柵極結(jié)構(gòu)的方法100的流程圖。圖 2、圖3、圖4a、圖4b、圖5、及圖6為對應(yīng)圖1的方法100其不同步驟中半導(dǎo)體元件的剖視圖。 方法100可形成集成電路，或部分集成電路如靜態(tài)隨機存取存儲器(SRAM)；和/或其他邏 輯電路；無源元件如電阻、電容、及誘導(dǎo)器；與有源元件如P型溝道場效應(yīng)晶體管(PFET)、N 型溝道場效應(yīng)晶體管(NFET)、金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補式金屬氧化 物半導(dǎo)體(CMOS)晶體管、雙極晶體管、高壓晶體管、高頻晶體管、其他存儲單元、上述的組 合、和/或其他半導(dǎo)體元件。首先進行方法100的步驟102以提供基板(如晶片)。如圖2所示，提供基板202。 在一實施例中，基板202包含結(jié)晶硅基板。為配合不同設(shè)計需求，基板202可包含不同的摻 雜型態(tài)如P型基板或N型基板。在其他實施例中，基板202包含其他半導(dǎo)體元素如鍺或碳。 此外，基板202可為化合物半導(dǎo)體如碳化硅、砷化鎵、砷化銦、或磷化銦。此外，基板202可 視情況含有具壓縮應(yīng)力的外延層以提高性能，和/或含有絕緣層上硅(SOI)結(jié)構(gòu)。此外，基 板202可含有多種特征形成其上，比如有源區(qū)域、有源區(qū)域中的源極/漏極區(qū)、隔離區(qū)如淺溝槽隔離(STI)、和/或其他公知特征。淺溝槽隔離(STI) 204可形成于基板202上，以隔離 第一有源區(qū)域206及第二有源區(qū)域208。淺溝槽隔離204也可形成于基板202中。淺溝槽 隔離204可為氧化硅、氮化硅、氮氧化硅、摻雜氟的硅酸玻離(FSG)、和/或低介電常數(shù)的介 電材料。其他隔離方法和/或特征可用以取代或輔助上述的淺溝槽隔離?？刹捎梅磻?yīng)性離 子蝕刻(RIE)基板202以形成溝槽，以公知的沉積工藝將溝槽填入隔離材料后，再進行化學(xué) 機械研磨(CMP)以形成上述淺溝槽隔離204。在一實施例中，第一有源區(qū)域206的部分基 板202將形成PMOS元件，而第二有源區(qū)域208的部分基板202將形成NMOS元件。在其他 實施例中，任何型態(tài)均可形成于上述區(qū)域中。如圖2所示，柵極介電層210及覆蓋層212形成于基板202上。然而上述結(jié)構(gòu)仍 可能包含其他型態(tài)。柵極介電層210可進一步包含介面層及高介電常數(shù)的柵極介電層。介 面層含有硅、氧、或氮。在一實施例中，介面層包含二氧化硅。介面層厚度約介于6至8埃， 或其他合適厚度。介面層可由原子層沉積(ALD)和/或其他合適工藝形成。在一實施例 中，柵極介電層210包含高介電常數(shù)材料如氧化鉿(HfO2)。在其他實施例中，高介電常數(shù)的 介電材料包含硅酸鉿氧化物(HfSiO)、硅酸鉿氮氧化物(HfSiON)、氧化鉿鉭(HfFaO)、氧化 鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、上述的組合、或其他合適材料。高介電常數(shù)的柵極介電層 210的形成方式可為ALD、化學(xué)氣相沉積(CVD)、和/或其他合適工藝。在一實施例中，高介 電常數(shù)的柵極介電層其厚度約介于10至30埃。覆蓋層212其功函數(shù)可用以調(diào)整稍后形成的金屬層(預(yù)定形成的金屬柵極)的功 函數(shù)。通過調(diào)整金屬柵極的功函數(shù)，可使其適用于NMOS或PMOS的晶體管元件。覆蓋層212 可為鋁或鑭系為主的介電層，和/或其他合適組成。在一實施例中，可省略上述介面層和/ 或覆蓋層212，和/或進一步形成其他合適的層于基板202上。接著進行方法100的步驟104以形成金屬層于基板上。金屬層可進一步圖案化以 形成金屬柵極，或金屬柵極的一部分。在一實施例中，金屬層的功函數(shù)需符合N型或P型的 金屬柵極的功函數(shù)。如圖2所示，金屬層214形成于基板202上。金屬層214可包含一層 或多層的 Ti、TiN、TaN, Ta、TaC、TaSiN、W、WN、MoN、MoON、RuO2、和 / 或其他合適材料。金屬 層214可為物理氣相沉積(PVD)、CVD、ALD、電鍍法、和/或其他合適工藝所形成的一層或多 層。具有功函數(shù)的金屬層214可包含P型及N型的功函數(shù)金屬材料。P型功函數(shù)材料可為 釕、鈀、鉬、鈷、鎳、導(dǎo)電金屬氧化物、和/或其他合適材料。N型功函數(shù)材料包括鉿、鋯、鈦、 鉭、鋁、金屬碳化物(如碳化鉿、碳化鋯、碳化鈦、及碳化鋁)、鋁化物、和/或其他合適材料。接著進行方法100的步驟106以形成硬掩模層于基板上，且硬掩模層位于步驟104 形成的金屬層上。由于此硬掩模層為可溶，因此可由基板上移除。硬掩模層可溶于下列物 質(zhì)中至少一種水、稀酸、或堿性溶液如顯影液。如步驟110所述，當移除光致抗蝕劑層時， 可臨場溶解上述的可溶硬掩模層。硬掩模層的形成方法可為PVD、CVD、和/或其他工藝。硬 掩模層的厚度約介于10至30埃。在一實施例中，硬掩模層的厚度為20埃。硬掩模層可為 單層或多層結(jié)構(gòu)。如圖2所示，硬掩模層216形成于基板202上。不論硬掩模層216的組 成為何，均可由水、弱酸、堿液如光致抗蝕劑顯影液、和/或上述的組合移除。硬掩模層216 可為多層結(jié)構(gòu)。在一實施例中，硬掩模層216包含可由水移除的介電材料組成，如含鑭的介電材 料La203。在一實施例中，硬掩模層216包含可由堿液移除的介電材料組成。堿液可為公知的光致抗蝕劑顯影液如氫氧化四甲基銨(TMAH)的光致抗蝕劑顯影液。可溶于堿液的介電 材料組成可為含鋁介電材料如ai2O3。接著進行方法100的步驟108以形成光致抗蝕劑層于硬掩模層上。光致抗蝕劑層 的形成方法可為旋涂法和/或其他合適方法。雖然附圖中為正光致抗蝕劑，但本發(fā)明也可 采用負光致抗蝕劑。如圖2所示，形成光致抗蝕劑層218于硬掩模層216上。接著進行方法100的步驟110以圖案化光致抗蝕劑層及硬掩模層。圖案化光致抗 蝕劑層的方法為適當?shù)墓に?。以圖2為例，以穿過光掩模的射線220對光致抗蝕劑層 218進行曝光工藝。射線220可為紫外線，或其他射線如離子束、X光、超紫外線、深紫外線、 及其他適當?shù)纳渚€。曝光后烘烤(PEB)可用來使照光的光致抗蝕劑聚合物分解。接著將具 有分解后的聚合物的基板移至顯影槽以溶解移除曝光部分的光致抗蝕劑。顯影液一般為四 甲基氫氧化銨，以漿狀施加于光致抗蝕劑表面后顯影曝光部分的光致抗蝕劑。接著可用去 離子水沖洗基板以移除溶解的光致抗蝕劑聚合物，再進行干燥工藝如旋干法。上述圖案化光致抗蝕劑的步驟可同時和/或臨場(in-situ)圖案化硬掩模層216。 在一實施例中，可通過堿液如顯影液移除部分硬掩模層216。在此實施例中，當顯影液施加 至光致抗蝕劑層218并移除曝光部分的光致抗蝕劑層218a時，將會露出原來位于曝光部分 的光致抗蝕劑層下的硬掩模層216。如此一來，接觸顯影液的硬掩模層216 (比如位于曝光 部分的光致抗蝕劑層218a下方的硬掩模層)將會溶于顯影液中，并自基板上移除。如圖3 所示，上述步驟后形成的元件300將具有圖案化光致抗蝕劑層304及圖案化硬掩模層302。在一實施例中，以水移除硬掩模層216。在此實施例中，顯影液是用來移除曝光部 分的光致抗蝕劑層218a，同時露出下方的硬掩模層216。在顯影工藝后以水沖洗基板，和/ 或顯影工藝本身即含有水。未被光致抗蝕劑層218a保護的硬掩模層216將溶于水中，并自 基板202上移除。如如圖3所示，上述步驟后形成的元件300將具有圖案化光致抗蝕劑層 304及圖案化硬掩模層302。接著進行方法100的步驟112以圖案化金屬層。圖案化的金屬層可形成金屬柵極。 在一實施例中，金屬層為功函數(shù)金屬。此外也可圖案化金屬層下的一層或多層。在一實施例中，圖案化的光致抗蝕劑層及圖案化的硬掩模層將作為圖案化金屬層 的掩模單元，如圖4a所示。以圖案化光致抗蝕劑層304及圖案化硬掩模層302作為掩模元 件，圖案化金屬層214及覆蓋層212以形成金屬柵極402及圖案化覆蓋層404。接著進行方 法100的步驟114以移除光致抗蝕劑層。如圖5所示，移除光致抗蝕劑層后留下圖案化的 硬掩模層302、金屬柵極402、及圖案化覆蓋層404于基板202上。在一實施例中，更圖案化 露出的柵極介電層210。在另一實施例中，方法100的步驟112將移除圖案化光致抗蝕劑層，而圖案化的硬 掩模層將作為圖案化金屬層的掩模單元，如圖4b所示。上述步驟將圖案化光致抗蝕劑層 304自基板202上移除，并保留圖案化硬掩模層302作為移除部分金屬層214的掩模單元。 如圖5所示，以圖案化的硬掩模層302作為掩模單元，可形成金屬柵極402及圖案化覆蓋層 404于基板202上。在一實施例中，更圖案化露出的柵極介電層210。接著進行方法100的步驟116以移除硬掩模層。移除硬掩模層的方式可為濕蝕刻、 干蝕刻、等離子體蝕刻、化學(xué)機械研磨(CMP)、和/或其他合適方法。在一實施例中，硬掩模 層包含水溶性組成(如La2O3)并可由水沖法移除。在一實施例中，硬掩模層為可溶于堿液的組成如Al2O3，并可由堿液如顯影液(TMAH)移除。如圖6的元件600所示，圖案化硬掩模層302已被移除，留下柵極介電層210、圖案 化覆蓋層404、及金屬柵極402于基板202上。在一實施例中，更圖案化柵極介電層210 (移 除第二有源區(qū)域208的柵極介電層)。金屬柵極402可作為基板202中第一有源區(qū)域206 的全部或部分的晶體管柵極。在一實施例中，當金屬層214自第二有源區(qū)域208(可形成 PMOS晶體管)移除后，金屬柵極402為NMOS晶體管的金屬柵極。在完成方法100后可接著進行其他工藝，比如形成另一金屬柵極于基板202的第 二有源區(qū)域208 (比如PMOS晶體管的金屬柵極)。在一實施例中，可形成具有P型功函數(shù)的 第二金屬層于基板上。第二金屬層順應(yīng)性地沉積于基板202上，包括沉積于金屬柵極402 上。接著進行CMP工藝以減少位于金屬柵極402上的第二金屬層。在一實施例中，金屬柵極 402上可能仍殘留薄層的第二金屬層，但已幾乎不影響金屬柵極402的功函數(shù)。此外，CMP 工藝可平坦化第二金屬層，使第二金屬層的上表面與金屬柵極402的上表面等高。如此一 來，第二金屬層將只保留于第二有源區(qū)域208。在一實施例中，如前所述的光刻工藝可用形 成第二金屬柵極于第二有源區(qū)域208中。方法100可應(yīng)用“柵極優(yōu)先”或“柵極后制”的工藝。在柵極后制的方法中，先形成 假性柵極(dummy gate)結(jié)構(gòu)如犧牲多晶硅柵極于柵極介電層和/或功函數(shù)金屬層上。接 著移除假性柵極結(jié)構(gòu)以形成溝槽，再填入金屬以完成金屬柵極。與公知技術(shù)相較，上述的方法100改善光致抗蝕劑層的附著力。若直接形成光致 抗蝕劑層于金屬層上，兩者之間的低附著力將造成光致抗蝕劑剝離。與此相較，方法100形 成光致抗蝕劑層于硬掩模層上可改善附著力。此外，公知的硬掩模層在移除時可能會產(chǎn)生 問題如氧化金屬柵極、損傷金屬柵極和/或高介電常數(shù)的介電層、和/或其他問題。本發(fā)明 采用的可溶硬掩?？山鉀Q上述問題。圖7為本發(fā)明一實施例的形成柵極結(jié)構(gòu)的方法700的流程圖。方法700所形成的 柵極結(jié)構(gòu)含有高介電常數(shù)的介電材料。圖8-圖11為對應(yīng)圖7中不同步驟的半導(dǎo)體元件的 剖視圖。首先進行方法700的步驟702以提供基板。如圖8所示，提供基板802。基板802 與前述圖2中的基板202實質(zhì)上相同。淺溝槽隔離結(jié)構(gòu)804與前述圖2中的淺溝槽隔離 204實質(zhì)上相同，將基板202分隔為第一有源區(qū)域806及第二有源區(qū)域808。接著進行方法700的步驟704以形成柵極介電層于基板上。柵極介電層可為高介 電常數(shù)的介電材料。如圖8所示，高介電常數(shù)的柵極介電層810與圖2所示的柵極介電層 210實質(zhì)上相同。在一實施例中，在柵極介電層810下更具有介面層。介面層厚度約介于5 至10埃。介面層含有硅、氧、氮、或其他合適材料。在一實施例中，介面層包含二氧化硅。接著進行方法700的步驟706以形成金屬層于基板上。金屬層可進一步圖案化以 形成金屬柵極，或金屬柵極的一部分。在一實施例中，金屬層包含N型或P型功函數(shù)的金屬。 如圖8所示，金屬層812形成于基板802上。金屬層812與圖2所示的金屬層214實質(zhì)上 相同。舉例來說，金屬層812可采用多種金屬形成單層或多層結(jié)構(gòu)。接著進行方法700的步驟708以形成硬掩模層于基板上。硬掩模層可為單層或多 層結(jié)構(gòu)。硬掩模層為高介電常數(shù)的介電材料，包含硅酸鉿氧化物(HfSiO)、硅酸鉿氮氧化物 (HfSiON)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鉿鋯(HfZrO)、上述的組合、或其他合 適材料。高介電常數(shù)的柵極介電層210的形成方式可為ALD、CVD、和/或其他合適工藝。硬層相同，或采用其他材料。在一實施例中，硬掩 模層及柵極介電層的組成不同且具有不同的蝕刻比。如圖8所示，形成硬掩模層814。硬掩 模層814包含高介電常數(shù)的介電材料。在一實施例中，硬掩模層814的厚度約為12埃。硬 掩模層814的厚度與柵極介電層810的厚度實質(zhì)上相同。接著進行方法100的步驟108以形成光致抗蝕劑層于硬掩模層上。光致抗蝕劑層 的形成方法可為旋涂法和/或其他合適方法。雖然附圖中為正光致抗蝕劑，但本發(fā)明也可 采用負光致抗蝕劑。如圖2所示，形成光致抗蝕劑層218于硬掩模層216上。接著進行方法700的步驟710以形成圖案化光致抗蝕劑層于基板上。首先以旋涂 法、或其他合適方法形成光致抗蝕劑層。光致抗蝕劑層可為正型或負型。接著以公知的適 當工藝圖案化光致抗蝕劑層。舉例來說，以穿過光掩模的射線對光致抗蝕劑層進行曝光工 藝。射線可為紫外線，或其他射線如離子束、X光、超紫外線、深紫外線、及其他適當?shù)纳渚€。 曝光后烘烤(PEB)可用來使照光的光致抗蝕劑聚合物分解。接著將具有分解后的聚合物的 基板移至顯影槽以溶解移除曝光部分的光致抗蝕劑。顯影液一般為TMAH，以漿狀施加于光 致抗蝕劑表面后顯影曝光部分的光致抗蝕劑。接著可用去離子水沖洗基板以移除溶解的光 致抗蝕劑聚合物，再進行干燥工藝如旋干法。如圖8所示，形成圖案化光致抗蝕劑層816以 定義后續(xù)形成的金屬柵極。接著進行方法700的步驟712以圖案化硬掩模層。以步驟710形成的圖案化光致 抗蝕劑層作為掩模單元，可圖案化硬掩模層。如圖9所示，形成圖案化硬掩模層902。接著進行方法700的步驟714以圖案化金屬層。在一實施例中，在圖案化硬掩模層 時可同時或臨場圖案化金屬層。圖案化金屬層所采用的掩模單元可包含圖案化硬掩模層。 金屬層的圖案化(蝕刻)所采用的掩模單元可包含圖案化光致抗蝕劑層。移除部分金屬層 的方法可為濕蝕刻、干蝕刻、等離子體、和/或其他合適工藝。如圖9所示，通過圖案化金屬 層812可形成金屬柵極904。接著進行方法700的步驟716，將圖案化光致抗蝕劑層自基板上移除。將圖案化光 致抗蝕劑層自基板移除(如剝除)的方法可為濕蝕刻、干蝕刻、干灰化、和/或其他合適工 藝。如圖10所示，移除圖案化光致抗蝕劑層后只保留柵極介電層810、金屬柵極904、及圖 案化硬掩模層902于基板802上。接著進行方法700的步驟718以移除硬掩模層。在一實施例中，上述步驟也移除 不位于金屬柵極下方的柵極介電層。移除硬掩模層和/或柵極介電層的方式可為濕蝕刻、 干蝕刻、等離子體、化學(xué)機械研磨(CMP)、和/或其他合適方法。硬掩模層及柵極介電層的蝕 刻速率可實質(zhì)上相同(即兩者均采用相同的高介電常數(shù)組成)。在另一實施例中，僅移除部 分厚度的柵極介電層。在此實施例中，金屬柵極下的柵極介電層具有第一厚度，而基板上露 出部分的柵極介電層則具有第二厚度(小于第一厚度)。如圖11所示，移除硬掩模層902及部分柵極介電層后可形成圖案化柵極介電1102 于金屬柵極904下。基板露出部分如第二有源區(qū)域808上的柵極介電層被移除。在一實施 例中，可形成含有金屬柵極904的PMOS或NMOS元件于第一有源區(qū)域806，再形成另一 PMOS 或NMOS元件于第二有源區(qū)域808。在完成方法700后可接著進行其他工藝，比如形成另一金屬柵極于第二有源區(qū)域 808 (比如PMOS晶體管的金屬柵極)。在一實施例中，可形成具有N型或P型功函數(shù)的第二金屬層于基板上。第二金屬層順應(yīng)性地沉積于基板802上，包括沉積于金屬柵極904上。接 著進行CMP工藝以減少位于金屬柵極904上的第二金屬層。在一實施例中，金屬柵極904 上可能仍殘留薄層的第二金屬層，但已幾乎不影響金屬柵極904的功函數(shù)。此外，CMP工藝 可平坦化第二金屬層，使第二金屬層的上表面與金屬柵極904的上表面等高。如此一來，第 二金屬層將只保留于第二有源區(qū)域808。在一實施例中，如前所述的光刻工藝可用形成第二 金屬柵極于第二有源區(qū)域808中。在第二金屬層下可另外形成柵極介電層，或采用選擇性 移除硬掩模的步驟716中部分或全部保留的柵極介電層(如柵極介電層810)。方法700可應(yīng)用“柵極優(yōu)先”或“柵極后制”的工藝。在柵極后制的方法中，先形成 假性柵極(dummy gate)結(jié)構(gòu)如犧牲多晶硅柵極于柵極介電層和/或功函數(shù)金屬層上。接 著移除假性柵極結(jié)構(gòu)以形成溝槽，再填入金屬以完成金屬柵極。與公知技術(shù)相較，上述的方法700改善光致抗蝕劑層的附著力。與光致抗蝕劑層 及金屬層之間的附著力相較，光致抗蝕劑層與高介電常數(shù)的介電材料所形成的硬掩模層之 間的附著力較強。如此一來，將可減少光致抗蝕劑剝離(比如濕蝕刻工藝)。此外，公知干 灰化和/或濕蝕刻等工藝在移除光致抗蝕劑層和/或硬掩模層時，可能損傷金屬柵極和/ 或高介電常數(shù)的柵極介電層的問題也可通過上述方法改善。圖12為本發(fā)明一實施例形成柵極結(jié)構(gòu)的方法1200的流程圖。圖13-圖17為對 應(yīng)圖12中不同步驟的半導(dǎo)體元件的剖視圖。首先，方法1200的步驟1202提供基板。如圖 13所示，提供基板1302?；?302與前述圖2中的基板202實質(zhì)上相同。基板1302具 有淺溝槽絕緣1308將基板1302分隔成不同區(qū)域如PMOS區(qū)域及NMOS區(qū)域?；?302也 包含柵極介電層1310及金屬層1312。適用于金屬層1312的材料包含TaN、TaSIN、W、TaC、 1^^1141141、111和/或其他合適材料。在一實施例中，金屬層1312的厚度約介于10 至200埃。柵極介電層1310可為高介電常數(shù)材料如Hf02、HfSi0、HfSi0N、HfZrOJP /或其 他合適材料。柵極介電層1310與圖2所示的柵極介電層210實質(zhì)上相同。在一實施例中， 柵極介電層1310的厚度約介于10至30埃。接著進行方法2100的步驟1204以形成金屬柵極層于基板上。金屬層的功函數(shù)需 符合N型或P型的金屬柵極的功函數(shù)。如圖13所示，形成金屬層1314。金屬層1314與圖 2所示的金屬層214實質(zhì)上相同。在一實施例中，金屬層1314的厚度約介于10至200埃。 金屬層1314可為單層或多層結(jié)構(gòu)以形成全部或部分的金屬柵極。接著進行方法2100的步驟1206以形成保護層覆蓋基板上的金屬層。在一實施例 中，保護層為氧化物如旋涂玻璃(S0G)、四乙氧硅烷(TEOS)、等離子體增強氧化物(由等離 子體增強工藝如CVD形成的氧化物)、高深寬比工藝氧化物(HARP oxide)、和/或其他合適 氧化物材料。在一實施例中，保護層為硅如多晶硅、非晶硅、和/或其他合適材料。如圖13 所示，形成保護層1316。在一實施例中，保護層1316的厚度約介于100至200埃。接著進行方法1200的步驟1208以形成圖案化光致抗蝕劑層于保護層上。首先以 旋涂或其他合適方法形成光致抗蝕劑層。光致抗蝕劑層可為正光致抗蝕劑或負光致抗蝕 劑。圖案化光致抗蝕劑層的方法為適當?shù)墓に?。舉例來說，可采用穿過光掩模的射線 對光致抗蝕劑層進行曝光工藝。射線可為紫外線，或其他射線如離子束、X光、超紫外線、深 紫外線、及其他適當?shù)纳渚€。曝光后烘烤(PEB)可用來使照光的光致抗蝕劑聚合物分解。 接著將具有分解后的聚合物的基板移至顯影槽以溶解移除曝光部分的光致抗蝕劑。顯影液一般為四甲基氫氧化銨(TMAH)，以漿狀施加于光致抗蝕劑表面后顯影曝光部分的光致抗蝕 劑。接著可用去離子水沖洗基板以移除溶解的光致抗蝕劑聚合物，再進行干燥工藝如旋干 法。如圖13所示，形成圖案化光致抗蝕劑層1318以定義后續(xù)形成的金屬柵極。接著進行方法1200的步驟1210，采用圖案化光致抗蝕劑層作為掩模單元以圖案 化保護層。未受掩模(即露出區(qū)域)的部分保護層將被移除。如此一來，不位于步驟1208 所形成的圖案化光致抗蝕劑層下(即露出區(qū)域)的保護層的厚度較薄。上述圖案化保護層 的步驟可為濕蝕刻。其他圖案化保護層的步驟可為干蝕刻、等離子體蝕刻、和/或其他合適 方法。如圖14所示，形成圖案化保護層1402。位于基板1302的露出區(qū)域(第二有源區(qū)域 1306)的圖案化保護層1402的厚度較薄。位于圖案化光致抗蝕劑層1318下方的圖案化保 護層1402具有第一厚度tpl，而位于基板1302的露出區(qū)域的圖案化保護層1402具有第二 厚度tp2。在一實施例中，第一厚度tpl約介于100至2000埃之間。在一實施例中，第二厚 度tp2約介于20至200埃之間。在又一實施例中，第二厚度tp2約介于30至50埃之間。接著進行方法1200的步驟1212以移除露出區(qū)域的保護層及光致抗蝕劑層。此移 除工藝包含濕蝕刻如硫酸-雙氧水(SPM)和/或稀鹽酸(DHF，濃度介于1 50至1 1000 之間)。在一實施例中，進行SPM工藝后再進行DHF工藝。SPM的工藝時間約介于30秒至 1分鐘，而DHF工藝約介于10秒至3分鐘，但可隨需要增加或減少工藝時間。SPM和/或 DHF工藝可有效移除含氧化物的保護層。在一實施例中，濕蝕刻工藝包含SPM及ΝΗ40Η(或 TMAH)。上述組成可有效移除含硅的保護層如多晶硅或非晶硅。如圖15所示，圖案化光致 抗蝕劑層1318及部分未受掩模的圖案化保護層1402被移除后只保留部分保護層作為掩模 單元1502。掩模單元1502可用以圖案化金屬層1314以形成部分或全部的金屬柵極于第一 有源區(qū)域1304上。接著進行方法1200的步驟1214，采用保護層作為掩模單元以圖案化金屬層。圖 案化金屬層后將作為全部或部分的金屬柵極。圖案化金屬層的方法可為濕蝕刻、干蝕刻、等 離子體蝕刻、和/或其他合適工藝。在一實施例中，采用氨水-雙氧水(APM)以圖案化金 屬層。如圖16所示，形成金屬柵極1602。金屬柵極1602可作為基板132中第一有源區(qū)域 1304的全部或部分的NMOS或PMOS晶體管柵極。在一實施例中，更圖案化較下層的金屬層 1312和/或柵極介電層1310。接著進行方法1200的步驟1216，將殘留的保護層自基板上移除。移除保護層的方 法可為濕蝕刻、干蝕刻、CMP、等離子體、和/或其他合適工藝。在一實施例中，采用含稀鹽酸 的濕蝕刻移除保護層。如圖16及圖17所示，移除掩模單元1502以形成元件1700。在完成方法1200后可接著進行其他工藝，比如形成另一金屬柵極于第二有源區(qū) 域1306 (比如PMOS晶體管的金屬柵極)。在一實施例中，可形成具有N型或P型功函數(shù)的 第二金屬層于基板上。第二金屬層順應(yīng)性地沉積于基板1302上，包括沉積于金屬柵極1602 上。接著進行CMP工藝以減少位于金屬柵極1602上的第二金屬層。在一實施例中，金屬柵 極1602上可能仍殘留薄層的第二金屬層，但已幾乎不影響金屬柵極1602的功函數(shù)。此外， CMP工藝可平坦化第二金屬層，使第二金屬層的上表面與金屬柵極1602的上表面等高。如 此一來，第二金屬層將只保留于第二有源區(qū)域1306。在一實施例中，如前所述的光刻工藝可 用形成第二金屬柵極于第二有源區(qū)域1306中。方法1200可應(yīng)用“柵極優(yōu)先”或“柵極后制”的工藝。在柵極后制的方法中，先形成假性柵極(dummy gate)結(jié)構(gòu)如犧牲多晶硅柵極于柵極介電層上。接著移除假性柵極結(jié) 構(gòu)以形成溝槽，再填入金屬以完成金屬柵極。與公知技術(shù)相較，上述的方法1200改善光致抗蝕劑層的附著力。與光致抗蝕劑層 及金屬層之間的附著力相較，光致抗蝕劑層與保護層之間的附著力較強。如此一來，將可減 少光致抗蝕劑剝離(比如濕蝕刻工藝)。此外，公知干灰化及/或濕蝕刻等工藝在移除光致 抗蝕劑層和/或硬掩模層時，可能損傷金屬柵極和/或高介電常數(shù)的柵極介電層的問題也 可通過上述方法改善。此外位于基板的第二有源區(qū)域1306的圖案化保護層具有厚度tp2， 可保護高介電常數(shù)的柵極介電層1310及金屬層1314不受剝除圖案化光致抗蝕劑層1318 的工藝損傷。雖然本發(fā)明已以數(shù)個較佳實施揭示露如上，然其并非用以限定本發(fā)明，任何本領(lǐng) 域普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作任意的更動與潤飾，因此本發(fā)明 的保護范圍當視所附的權(quán)利要求所界定的范圍為準。
權(quán)利要求
一種形成半導(dǎo)體元件的方法，包括形成一金屬層于一半導(dǎo)體基板上；形成一可溶硬掩模層于該金屬層上，其中該可溶硬掩模層是溶于水或顯影液中；圖案化該可溶硬掩模層以形成一圖案單元；以及以該圖案單元圖案化該金屬層，以形成至少部分的金屬柵極。
2.如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，其中圖案化該可溶硬掩模層的步驟包 括以水或顯影液移除部分該可溶硬掩模層。
3.如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，還包括 沉積一光致抗蝕劑層于該金屬層上；曝光該光致抗蝕劑層；以及使用一顯影液至曝光的該光致抗蝕劑層上，其中該顯影液移除曝光部分的該光致抗蝕 劑層與位于曝光部分的該光致抗蝕劑層下的該可溶硬掩模層。
4.如權(quán)利要求1所述的形成半導(dǎo)體元件的方法，還包括 形成一高介電常數(shù)的柵極介電層于該金屬層下。
5.一種形成柵極結(jié)構(gòu)的方法，包括形成一柵極介電層于一半導(dǎo)體基板上，其中該柵極介電層包括一第一高介電常數(shù)的介 電材料；形成一金屬層于該柵極介電層上；形成一硬掩模層于該金屬層上，其中該硬掩模層包括一第二高介電常數(shù)的介電材料； 圖案化該硬掩模層及該金屬層，其中該圖案化步驟將該柵極介電層定義為第一部分及 第二部分，且該第一部分的該柵極介電層位于該硬掩模下，而第二部分的該柵極介電層位 于該半導(dǎo)體基板的一露出區(qū)域；以及移除對應(yīng)第二部分的該柵極介電層的該硬掩模層及該金屬層。
6.如權(quán)利要求5所述的形成柵極結(jié)構(gòu)的方法，其中該第一及第二高介電常數(shù)的介電材 料實質(zhì)上相同。
7.如權(quán)利要求5所述的形成柵極結(jié)構(gòu)的方法，其中該第一及第二高介電常數(shù)的介電材 料具有不同的蝕刻速率。
8.如權(quán)利要求5所述的形成柵極結(jié)構(gòu)的方法，還包括 沉積一光致抗蝕劑層于該硬掩模層上；圖案化該光致抗蝕劑層以形成一光致抗蝕劑掩模單元，其中圖案化該硬掩模層及該金 屬層的步驟包括應(yīng)用該光致抗蝕劑掩模單元；剝除該光致抗蝕劑掩模單元后，再移除該硬掩模層。
9.一種形成半導(dǎo)體元件的方法，包括 形成一金屬層于一半導(dǎo)體基板上； 形成一保護層于該金屬層上；移除部分該保護層，使保護層分為第一區(qū)域及第二區(qū)域，其中第一區(qū)域的該保護層具 有第一厚度而第二區(qū)域的該保護層具有第二厚度，且該第一區(qū)域的該保護層位于一光致抗 蝕劑掩模單元下；移除該光致抗蝕劑掩模單元后，移除半導(dǎo)體基板上的該第二區(qū)域的該保護層；以及以第一區(qū)域的該保護層圖案化該金屬層。
10.如權(quán)利要求9所述的形成半導(dǎo)體元件的方法，還包括 沉積一高介電常數(shù)的介電層于該半導(dǎo)體基板及該金屬層之間。
11.如權(quán)利要求9所述的形成半導(dǎo)體元件的方法，其中該保護層包括一氧化物。
12.如權(quán)利要求9所述的形成半導(dǎo)體元件的方法，其中該保護層擇自旋涂玻璃、四乙氧 硅烷、等離子體增強氧化物、或高深寬比工藝氧化物。
13.如權(quán)利要求9所述的形成半導(dǎo)體元件的方法，其中該保護層包括硅。
全文摘要
本發(fā)明提供形成半導(dǎo)體元件及其柵極結(jié)構(gòu)的方法，其包括多種含有高介電常數(shù)的柵極介電層的圖案化金屬柵極結(jié)構(gòu)的形成方法。在一實施例中，可溶硬掩模層可作為圖案化金屬柵極的掩模單元。通過水或光致抗蝕劑顯影液可將可溶硬掩模自基板上移除。在一實施例中，硬掩模層包含高介電常數(shù)的介電材料。在另一實施例中，保護層形成于光致抗蝕劑圖案下。在剝除光致抗蝕劑的步驟中，保護層可保護基板上的一層或多層結(jié)構(gòu)。與公知技術(shù)相較，上述方法改善光致抗蝕劑層的附著力。公知干灰化和/或濕蝕刻等工藝在移除光致抗蝕劑層和/或硬掩模層時，可能損傷金屬柵極和/或高介電常數(shù)的柵極介電層的問題可通過上述方法改善。
文檔編號H01L21/31GK101924035SQ20091016734
公開日2010年12月22日 申請日期2009年8月21日 優(yōu)先權(quán)日2008年8月22日
發(fā)明者葉明熙, 林舜武, 趙元舜, 陳啟群, 陳嘉仁, 陳建豪, 陳薏新, 黃國賓 申請人:臺灣積體電路制造股份有限公司