專利名稱：半導體器件的制作方法
技術領域：
本發(fā)明涉及半導體器件。
背景技術：
近年來，半導體集成電路器件的操作頻率大大地增加。當半導體 集成電路器件在高頻下操作時，容易發(fā)生諸如短暫電流尖峰的電源電 壓的波動。在包括多個電路的集成電路中，噪聲在電路之間傳播，并 且使得電路可能會錯誤地操作。在現有技術中，將去耦電容器與電源 并聯連接以抑制電源電壓中的波動的技術是已知的。按照這種方式， 電源噪聲可以被減小到能夠抑制電源電壓的波動，并且可以防止半導 體集成電路器件由于電源噪聲和電源電壓的波動而錯誤地操作。為了 實現該目的，相對于一個芯片或封裝，由于電源電壓的波動而被布置 的去耦電容器必須具有大約數十納法的電容。然而，當布置如上所述 的去耦電容器時，安裝面積增大，并且集成度不利地降低。
在日本專利申請?zhí)亻_No. 2001-36015中，描述了一種技術，其中， 底部的N阱被形成在P型硅襯底上，彼此相鄰的N阱和P阱被形成在 其上，電壓Vcx被施加給N擴散區(qū)，地電壓GND被施加給P擴散區(qū)， 并且在電源電壓Vcc和地電壓Vss之間的電容器被形成在N阱和P阱 之間的接觸表面上，并且在P阱和底部的N阱之間。按照這種方式， 可以解決諸如電容器所需的區(qū)域和互連的必要性，以及其中可布置器 件的有效區(qū)域的減小的問題。在曰本專利申請?zhí)亻_No. 2004-146613中，描述了一種構造，其中， 襯底的背表面被連接到電源端子，并且pn結形成在襯底和在襯底上形 成的反向導電型外延層之間，以形成電容器。按照這種方式，提供了 不需要用于布置去耦電容器的專門布置區(qū)域的并且制造容易的半導體 集成電路器件。
然而，本發(fā)明人發(fā)現，在日本專利申請?zhí)亻_No. 2001-36015中描 述的構造中，當在去耦電容器的形成中沒有適當地設置阱大小時，去 耦電容器的頻率特性惡化。圖7是示出其中N阱208被形成在P阱206 中的構造的截面圖。在這種構造中，電容器構件被形成在N阱208的 下表面和P阱206之間的接觸表面上，并且電容器構件用作去耦電容 器。然而，當N阱208的寬度增加，雖然在N阱208的周邊部分的電 容器構件適用于高頻，但是高電阻被施加給在N阱208的中心部分的 電容器構件。因為這個原因，當施加給半導體器件的頻率增加時，相 對于通過N阱208和P阱206構造的去耦電容器的阻抗，由N阱208 的電阻引起的寄生電阻不能被忽略，并且去耦電容器不用作電容器。

發(fā)明內容
在一個實施例中，提供了一種半導體器件，包括襯底；第一導 電類型的隱埋阱，其形成在襯底上；以及多個第一導電類型的阱和多 個第二導電類型的阱，所述多個第一導電類型的阱和多個第二導電類 型的阱形成在第一導電類型的隱埋阱上，并且彼此相鄰地交替布置， 其中，第二導電類型的阱的每一個與第一導電類型的隱埋阱接觸的區(qū) 域的寬度不大于2pm，地電壓和電源電壓被分別施加給第一導電類型 的阱和第二導電類型的阱，并且去耦電容器被形成在第二導電類型的 阱和第一導電類型的隱埋阱之間。
通過上述構造，在第二導電類型的阱的整個表面上，可以減小在 第二導電類型的阱和第一導電類型的隱埋阱之間的電阻。因此，即使 頻率變高，由電阻造成的寄生電阻器對去耦電容器的阻抗的影響可以被減小，并且獲得了適用于被施加到半導體器件的高頻的電容器。
通過變換本發(fā)明的以上的構成元件和表示的隨意組合而獲得的實施例作為本發(fā)明的實施例是有效的。
根據本發(fā)明，當去耦電容器被形成在第二導電類型的阱和第一導電類型的隱埋阱之間時，可獲得適用于高頻的電容器，其中，第一導電類型的隱埋阱形成在襯底上。


結合附圖，從特定優(yōu)選實施例的下面描述中，本發(fā)明的上述和其他目的、優(yōu)點以及特征將更加明顯，其中
圖1是示出根據本發(fā)明實施例的半導體器件的構造的平面圖；圖2是沿著在圖1中的A-A'線的截面圖3是沿著在圖2中的B - B'線截取的半導體器件的平面圖4是示出N阱的寬度和電容器可適用的頻率之間的關系的曲線
圖5是示出其中去耦電容器被形成在根據本發(fā)明的實施例的半導體器件的N阱和P阱之間的狀態(tài)的截面圖6是示出形成在根據本發(fā)明的實施例的半導體器件上的數字區(qū)域和模擬區(qū)域的平面圖；以及
圖7是示出其中當N阱的寬度大時，在半導體器件的N阱和P阱之間形成去耦電容器的狀態(tài)的截面圖。
具體實施例方式
這里將參考示例性實施例描述本發(fā)明。本領域技術人員將意識到，利用本發(fā)明的教導，可以實現很多可選實施例，并且本發(fā)明不限制于為說明性目的而示出的實施例。
下面將參考附圖描述本發(fā)明的實施例。在所以附圖中，相同的附圖標記表示相同的構造元件，并且因此其說明不被重復。
在下面的實施例中，第一導電類型是P型，并且第二導電類型是N型?？闪硗獾膶嵤├?，這些組合可以是相反的。
圖1是示出根據本實施例的半導體器件的構造的平面圖。圖2是沿著在圖1中的A-A'線的截面圖。圖3是沿著在圖2中的B-B'線截取的半導體器件100的平面圖。
如在圖2中所示，半導體器件100包括襯底結構101，該襯底結構101包括p型襯底102 (襯底)、形成在P型襯底102上的隱埋P阱104
(第一導電類型的隱埋阱)、多個P阱106 (第一導電類型的阱)和多個N阱108 (第二導電類型的阱)、以及形成在P阱106上和N阱108的表面上的元件隔離絕緣膜110，其中，P阱106和N阱108形成在隱埋P阱104上并且彼此相鄰地交替布置。半導體器件IOO包括柵極120a
(第一柵極電極)和柵極120b (第二柵極電極)，其分別形成于在襯底結構101上的P阱106和N阱108上；以及金屬122和金屬124，其分別通過觸點126和128形成在柵極120a和柵極120b上。
隱埋P阱104的雜質濃度高于P型襯底102的雜質濃度。P阱106的雜質濃度高于隱埋P阱104的雜質濃度。P阱106和N阱108的深度可以被設置為例如大約O.lpm。隱埋P阱104的深度可以被設置為例如大約lpm。
在該情形下，地電壓被施加給金屬122，而電源電壓被施加給金屬124。通過該構造，地電壓被從金屬122通過觸點126施加到柵極120a。為此，地電壓也被施加到P阱106和隱埋P阱104。電源電壓被從金屬124通過觸點128施加到柵極120b。為此，電源電壓也被施加到N阱108。按照這種方式，去耦電容器被形成在N阱108和隱埋P阱104之間。在本實施例中的半導體器件100的去耦電容器可以適當地形成在其中形成金屬氧化物半導體(MOS)電容器的區(qū)域中。
在該實施例中，當P型襯底102具有與隱埋P阱104的導電類型相同的導電類型時，地電壓被從襯底結構101的背面施加，以使得可以向隱埋P阱104提供地電壓。例如，當半導體器件IOO將被封裝時，地電壓被提供給諸如母板的半導體封裝的襯底，以使得可以將地電壓從襯底結構101的背表面提供給襯底結構101。
在該實施例中，其中N阱108與隱埋P阱104接觸的區(qū)域的寬度L可以被設置為等于或小于2pm。在該情形中，如在圖3中所示，寬度L表示與彼此平行地形成的P阱106和N阱108的延伸方向垂直的寬度。按照這種方式，如下面將會描述的，在N阱108的整個表面上，可以減小在N阱108和隱埋P阱104之間的電阻，并且可以獲得能夠適用于高頻的電容器。N阱108的的寬度可以等于或大于例如5pm。按照這種方式，在N阱108和隱埋P阱104之間的去耦電容器可以足夠地大。
圖4是示出N阱108的寬度L和電容器不適用的邊界頻率之間的關系的模擬結果的曲線圖。
在該模擬中，相對于電容器的阻抗ZM/(jo)C)H/(27rfCj)，由N阱108的電阻器R引起的寄生電阻不能被忽略的頻率被確定為"電容器不適用的邊界頻率"。如在圖4中所示，當N阱108的寬度等于或小于2pm時，電容器可適用于在20GHz到30GHz之間的高頻。
圖5是示出其中去耦電容器被形成在根據本實施例的半導體器件IO的N阱108和P阱106之間的狀態(tài)的截面圖。
如在圖5中所示，通過將N阱108的寬度L設置為窄，可減小N阱108與隱埋P阱104和P阱106之間的電阻，并且可獲得適用于高頻的電容器。
圖6是示出其中數字區(qū)域150和模擬區(qū)域152形成在半導體器件100的襯底結構101上的實例的平面圖，其中，所述數字區(qū)域150和模擬區(qū)域152通過元件隔離絕緣膜110彼此絕緣。在該實施例中，半導體器件100可具有如此構造。在該情形下，可以在數字區(qū)域150和模擬區(qū)域152中都形成去耦電容器，或者可以在數字區(qū)域150和模擬區(qū)域152的任何一個中形成去耦電容器。數字區(qū)域150和模擬區(qū)域152被如上所述地彼此隔離，從而去耦電容器可以被獨立地形成在具有大量噪聲的數字區(qū)域中和對噪聲的抵抗性弱的模擬區(qū)域中。按照這種方式，可以防止模擬區(qū)域被數字區(qū)域的噪聲影響，并且可以更加可靠地防止在模擬區(qū)域中的電路被錯誤地操作。
根據本實施例的半導體器件100，在N阱108的整個表面上，可以減小在N阱108和隱埋P阱104之間的電阻，并且因此可獲得適用于高頻的電容器。
以上已經參考附圖描述了本發(fā)明的實施例。然而，實施例是本發(fā)明的示例，并且除了上面的構造之外的多種構造也可以被采用。
在上述的實施例中，P阱106的寬度可以等于N阱108的寬度，或者可以與N阱108的寬度不同。
明顯的是，本發(fā)明不限制于上述實施例，并且可以在不脫離本發(fā)明的范圍和精神的情況下，對其進行修改和改變。
權利要求
1.一種半導體器件，包括襯底；在所述襯底上形成的第一導電類型的隱埋阱；以及在所述第一導電類型的所述隱埋阱上形成的并且彼此相鄰地交替布置的多個所述第一導電類型的阱和多個第二導電類型的阱，其中，所述第二導電類型的所述各阱的每一個阱與所述第一導電類型的所述隱埋阱相接觸的區(qū)域的寬度不大于2μm，地電壓和電源電壓被分別施加給所述第一導電類型的所述各阱和所述第二導電類型的所述各阱，并且去耦電容器被形成在所述第二導電類型的所述各阱和所述第一導電類型的所述隱埋阱之間。
2. 根據權利要求l所述的半導體器件，其中，所述襯底為所述第一導電類型。
3. 根據權利要求l所述的半導體器件，進一步包括-在所述第一導電類型的所述阱和所述第二導電類型的所述阱上形成的第一柵極電極和第二柵極電極，其中，地電壓和電源電壓被分別施加給所述第一柵極電極和所述第二柵極電極，并且地電壓和電源電壓被分別通過所述第一柵極電極和所述第二柵極電極施加給所述第一導電類型的所述阱和所述第二導電類型的所述阱。
4. 根據權利要求l所述的半導體器件，其中，彼此絕緣的數字區(qū)域和模擬區(qū)域被形成在所述襯底上，并且，所述去耦電容器被形成在所述數字區(qū)域和所述模擬區(qū)域的任何一
5.根據權利要求l所述的半導體器件，其中，所述第一導電類型是P型，并且所述第二導電類型是N型。
全文摘要
本發(fā)明提供一種半導體器件。N阱的每一個與隱埋P阱接觸的區(qū)域的寬度不大于2μm。地電壓和電源電壓被分別施加給P阱和N阱。去耦電容器被形成在N阱與隱埋P阱之間。
文檔編號H01L27/04GK101640198SQ20091016469
公開日2010年2月3日 申請日期2009年7月29日 優(yōu)先權日2008年7月29日
發(fā)明者中柴康隆, 大窪宏明, 富留宮正之 申請人:恩益禧電子股份有限公司