專利名稱：：一種集成電路及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明是關(guān)于基于相變存儲(chǔ)器材質(zhì)的存儲(chǔ)器元件以及此元件的制造方法，存儲(chǔ)器材質(zhì)包括含硫?qū)倩?chalcogenide)的材質(zhì)和其它可編程電阻材質(zhì)。
背景技術(shù)：
：一般而言，系統(tǒng)單芯片(system-on-chip,SOC)技術(shù)是將多個(gè)電子系統(tǒng)的子系統(tǒng)集成于單個(gè)集成電路內(nèi)，并可包含數(shù)字、模擬、混合信號(hào)以及射頻功能?？杉捎诩呻娐穬?nèi)的各種類型的子系統(tǒng)包括微處理器(microprocessor)及微控帝(J器內(nèi)核(microcontrollercore)、數(shù)字信號(hào)處理器(digitalsignalprocessor,DSP)、可酉己置邏輯單元(configurablelogicunit)、存儲(chǔ)器區(qū)塊(memoryblock)、時(shí)序源(timingsource)、外部接口(externalinterface)以及電源管理電路(powermanagementcircuit)等。SOC由上述硬件和控制子系統(tǒng)的軟件(software)組成。術(shù)語(yǔ)"系統(tǒng)單芯片"可用以描述復(fù)雜的專用集成電路(applicationspecificintegratedcircuit,ASIC)，其中先前通過(guò)將多個(gè)集成電路組合于一塊板(board)上來(lái)達(dá)成的許多功能現(xiàn)在通過(guò)單個(gè)集成電路就能提供。這種集成度極大地降低了系統(tǒng)的尺寸和功耗，同時(shí)也普遍地降低了制造成本。為了滿足SOC的各種功能的存儲(chǔ)器性能需求，服務(wù)于不同目的的不同類型的存儲(chǔ)器電路通常嵌入于集成電路的不同位置，以作存儲(chǔ)器之用，例如隨機(jī)存取存儲(chǔ)器(randomaccessmemory,RAM)、閃存(flashmemory)及只讀存儲(chǔ)器(readonlymemory,ROM)。然而，在SOC內(nèi)集成不同類型的存儲(chǔ)元件以作各種存儲(chǔ)器之用是困難的并導(dǎo)致極為復(fù)雜的設(shè)計(jì)和工藝。因此，希望提供一種位于單個(gè)集成電路上的存儲(chǔ)器，以解決不同存儲(chǔ)器性能需求(諸如SOC的各種功能的需求)，同時(shí)也解決設(shè)計(jì)集成的問(wèn)題。還希望提供制造此類元件的方法。
發(fā)明內(nèi)容有鑒于此，本發(fā)明的一個(gè)目的在于提供一種集成電路，包括位于襯底上的多個(gè)存儲(chǔ)單元。多個(gè)存儲(chǔ)單元包括第一組存儲(chǔ)單元，包括第一可編程電阻存儲(chǔ)器材質(zhì)；第二組存儲(chǔ)單元，包括第二可編程電阻存儲(chǔ)器材質(zhì)。第一和第二存儲(chǔ)器材質(zhì)具有不同屬性，使得第一和第二組存儲(chǔ)單元具有不同的操作存儲(chǔ)器特性。本發(fā)明的另一個(gè)目的在于提供一種集成電路的制造方法，包括提供具有頂面(topsurface)的存儲(chǔ)器存取層(memoryaccesslayer),存儲(chǔ)器存取層包括延伸至存儲(chǔ)器存取層的頂面的第一組電極和第二組電極。接觸第一組電極的頂面形成包括第一存儲(chǔ)器材質(zhì)的第一組存儲(chǔ)器元件，以及接觸第二組電極的頂面形成包括第二存儲(chǔ)器材質(zhì)的第二組存儲(chǔ)器元件。第一存儲(chǔ)器材質(zhì)和第二存儲(chǔ)器材質(zhì)具有不同屬性，使得第一存儲(chǔ)器元件和第二組存儲(chǔ)器元件具有不同的操作存儲(chǔ)器特性。作為SOC或其它集成電路元件一部份的包括不同屬性存儲(chǔ)器材質(zhì)的存儲(chǔ)單元組在同一芯片上產(chǎn)生提供不同操作特性的存儲(chǔ)單元組，操作特性例如是切換速度(swtichingspeed)、循環(huán)耐受度(cycleendurance)以及數(shù)據(jù)保持度(dataretention)。存儲(chǔ)單元組可根據(jù)集成電路的需求呈現(xiàn)其自身的存儲(chǔ)器功能操作特性，并可因此解決不同的存儲(chǔ)器性能需求，例如單個(gè)集成電路上的SOC的各種功能的需求。為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉本發(fā)明的實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。圖1是包括存儲(chǔ)器陣列的集成電路第一實(shí)施例的方塊圖，存儲(chǔ)器陣列包括含不同屬性的相變材質(zhì)的多組存儲(chǔ)單元。圖2繪示了陣列實(shí)施例的示意圖，其包括含第一相變材質(zhì)的第一組存儲(chǔ)單元及含第二相變材質(zhì)的第二組存儲(chǔ)單元。圖3繪示了陣列的第二實(shí)施例的示意圖。圖4A至圖4E繪示了實(shí)現(xiàn)于多組存儲(chǔ)單元內(nèi)的存儲(chǔ)器元件的各種物理配置的橫截面圖。圖5是包括多個(gè)陣列的集成電路的第二實(shí)施例的方塊圖，此多個(gè)陣列包括含第一相變材質(zhì)的第一組存儲(chǔ)單元的第一存儲(chǔ)器陣列以及含第二相變材質(zhì)的第二組存儲(chǔ)單元的第二存儲(chǔ)器陣列。圖6至圖11繪示了制造本發(fā)明所述的包括第一和第二相變材質(zhì)的第一和第二組存儲(chǔ)單元的工藝步驟。圖12A至圖15B繪示了圖8A至圖IOB所示的工藝實(shí)施例的替代工藝實(shí)施例。圖16至圖19繪示了圖7至圖IOB所示的工藝實(shí)施例的替代工藝實(shí)施例。圖20至圖25繪示了制造本發(fā)明所述的包括第一和第二相變材質(zhì)的第一和第二組存儲(chǔ)單元的工藝步驟。主要元件符號(hào)說(shuō)明110:集成電路112:存儲(chǔ)器陣列114:字線譯碼器和驅(qū)動(dòng)器116、116a、116b:字線118:位線譯碼器120:位線122:總線124:讀出放大器/數(shù)據(jù)輸入結(jié)構(gòu)124a、124b:讀出放大器/數(shù)據(jù)輸入結(jié)構(gòu)126:數(shù)據(jù)總線(多個(gè)位線)126a、126b、126c、126d:位線128:數(shù)據(jù)輸入線130:其它電路132:數(shù)據(jù)輸出線134:控制器136:偏壓配置供應(yīng)電壓及電流源200:第一組存儲(chǔ)單元201:路徑202、204、206、208:存儲(chǔ)單元212、214、218:存儲(chǔ)器元件250:第二組存儲(chǔ)單元251:路徑252、254、256、258:存儲(chǔ)單元262、264、266、268:存儲(chǔ)器元件295:源極線終端電路296、296a:源極線400:存儲(chǔ)器元件412:第一電極413:電介質(zhì)間隔器414:第二電極415:寬度418:主動(dòng)區(qū)421:寬度422:第一電極423:頂面424:第二電極428:主動(dòng)區(qū)429:底面431:側(cè)壁表面432:第一電極434:第二電極435:電介質(zhì)間隔器438:主動(dòng)區(qū)441:寬度442:第一電極443:頂面444:第二電極448:主動(dòng)449:底面451:寬度452:第二電極453:寬度454:第一電極458:主動(dòng)區(qū)500、502:襯底的不同位置510:集成電路512:存儲(chǔ)器陣列512a:第一存儲(chǔ)器陣列512b:第二存儲(chǔ)器陣列514a:字線譯碼器和驅(qū)動(dòng)器514b:字線譯碼器和驅(qū)動(dòng)器516a、516b:字線518a、518b:位線譯碼器520a、520b:位線522a、522b:總線524a、524b:讀出放大器/數(shù)據(jù)輸入結(jié)構(gòu)526a、526b:數(shù)據(jù)總線528a、528b:數(shù)據(jù)輸入線530a、530b:其它電路532a、532b:數(shù)據(jù)輸出線534a、534b:控制器536a、536b:偏壓配置供應(yīng)電壓及電流源600:存儲(chǔ)器存取層601:頂面602:第一組存儲(chǔ)單元的區(qū)域604:第二組存儲(chǔ)單元的區(qū)域610:第一導(dǎo)電觸頭620:第二導(dǎo)電觸頭670、680、700:電介質(zhì)710:第一組介層窗715:寬度720:第二組介層窗725:寬度跳第一組存儲(chǔ)器元件850:第一相變材質(zhì)900:掩模1000:第二組存儲(chǔ)器元件1050:第二相變材質(zhì)1110、1120:第二電極1200:犧牲材質(zhì)1300、1500、1600、1900:掩模2010:第一組底部電極2020:第二組底部電極2100:第一相變材質(zhì)2110:第一頂部電極材質(zhì)2200:掩模2300:第二相變材質(zhì)2310:第二頂部電極材質(zhì)2500、2505:第二電極2510:第一組存儲(chǔ)器元件2520:第二組存儲(chǔ)器元具體實(shí)施例方式本發(fā)明的后續(xù)描述通常是參照特定的結(jié)構(gòu)性實(shí)施例和方法。應(yīng)當(dāng)理解的是其并不意圖將本發(fā)明局限于具體公開的實(shí)施例和方法，而是本發(fā)明可使用其它特征、元件、方法和實(shí)施例實(shí)現(xiàn)。描述較佳實(shí)施例是為了說(shuō)明本發(fā)明，并非限制其范圍，其范圍由權(quán)利要求范圍定義。本領(lǐng)域熟知此項(xiàng)技藝者將意識(shí)到后續(xù)描述的各種等同變化。各實(shí)施例中相似的元件統(tǒng)一地用相似的標(biāo)號(hào)來(lái)表示。圖1是集成電路110的第一實(shí)施例的方塊圖，集成電路110包括相變存儲(chǔ)單元的存儲(chǔ)器陣列112，其中包括含不同屬性的相變材質(zhì)的多組存儲(chǔ)單元。如下文更詳細(xì)描述的，相變材質(zhì)具有不同屬性，使得相變存儲(chǔ)單元組具有不同的操作存儲(chǔ)器特性。具有讀取、設(shè)置和復(fù)位模式的字線譯碼器(wordlinedecoder)114耦接于沿存儲(chǔ)器陣列112中的列配置的多個(gè)字線116，并與其保持電子通訊。位線譯碼器(bitlinedecoder)/行譯碼器(columndecoder)118與沿陣列112中的行配置的多個(gè)位線120保持電子通訊，以讀取、設(shè)置、復(fù)位陣列112中的相變存儲(chǔ)單元(未繪示)。地址經(jīng)總線122供應(yīng)至字線譯碼器和驅(qū)動(dòng)器114以及位線譯碼器118。區(qū)塊124內(nèi)的讀出放大器(senseamplifier)和數(shù)據(jù)輸入結(jié)構(gòu)，包括用于讀取、設(shè)置及復(fù)位模式的電壓源和/或電流源，經(jīng)數(shù)據(jù)總線126耦接于位線譯碼器118。數(shù)據(jù)經(jīng)由數(shù)據(jù)輸入線128從集成電路110上的輸入/輸出端口或從數(shù)據(jù)源內(nèi)部或外部的其它數(shù)據(jù)源供應(yīng)至區(qū)塊124內(nèi)的數(shù)據(jù)輸入結(jié)構(gòu)。其它電路130可包括于集成電路110上，諸如通用處理器(generalpurposeprocessor)或?qū)Ｓ脩?yīng)用電路(specialpurposeapplicationcircuitry),或提供由陣列112支持的系統(tǒng)單芯片功能的模塊的結(jié)合。數(shù)據(jù)經(jīng)由數(shù)據(jù)輸出線132從區(qū)塊124內(nèi)的讀出放大器供應(yīng)至集成電路110上的輸入/輸出端，或供應(yīng)至集成電路110內(nèi)部或外部的其它數(shù)據(jù)目的地。本實(shí)例中實(shí)施的控制器134使用偏壓配置狀態(tài)機(jī)(biasarrangementstatemachine)控制偏壓配置供應(yīng)電壓及電流源136的施加，例如施加讀取、編程、擦除、擦除驗(yàn)證和程序驗(yàn)證電壓和/或電流?？刂破?34根據(jù)正在進(jìn)行存取的陣列112的存儲(chǔ)單元組來(lái)控制偏壓配置供應(yīng)電壓及電流源(biasarrangementsupplyvoltagesandcurrentsources)136的方但力口?？刂破?34可使用本領(lǐng)域所常用的專用邏輯電路(specialpurposelogiccircuitry)實(shí)現(xiàn)。在替代實(shí)施例中，控制器134包括通用處理器，其可實(shí)現(xiàn)于同一集成電路上以運(yùn)行計(jì)算機(jī)程序來(lái)控制裝置的操作。在其它實(shí)施例中，可使用專用邏輯電路和通用處理器的結(jié)合來(lái)實(shí)現(xiàn)控制器134。陣列112包括多組存儲(chǔ)單元，每組存儲(chǔ)單元包括不同屬性的相變材質(zhì)，使得存儲(chǔ)單元組具有不同的操作存儲(chǔ)器特性。存儲(chǔ)單元組配置于陣列112內(nèi)的不同位置，且可具有不同尺寸，并且在實(shí)施例中設(shè)置于陣列112的不同單元內(nèi)，例如陣列112的不同存儲(chǔ)庫(kù)(bank)、區(qū)塊(block)或部份(section)。多種相變材質(zhì)的不同屬性取決于各相變存儲(chǔ)單元組200、250的所需操作存儲(chǔ)器特性。例如，實(shí)施例中的相變材質(zhì)的不同屬性可包括導(dǎo)電性、導(dǎo)熱性、熱容量、熱膨脹、熱穩(wěn)定性、轉(zhuǎn)換溫度及熔化溫度中的一個(gè)或多個(gè)的差異。例如，由此產(chǎn)生的不同操作存儲(chǔ)器特性可包括電流電壓特性、讀取速度、寫入速度、功耗、儲(chǔ)存數(shù)據(jù)值的關(guān)聯(lián)電阻范圍、松弛時(shí)間、數(shù)據(jù)保持度、切換速度及循環(huán)耐受度中的一個(gè)或多個(gè)。例如，陣列112的多個(gè)相變材質(zhì)可分別包括由Zn、To、Tl、Ge、Sb、Te、Se、In、Ti、Ga、Bi、Sn、Cu、Pd、Pb、Ag、S、C、Si、O、P、As、N及Au所構(gòu)成的族群中的一種或多種材質(zhì)。陣列112的相變材質(zhì)的實(shí)施例包括基于相變的存儲(chǔ)器材質(zhì)，包括含硫?qū)倩锏牟馁|(zhì)和其它材質(zhì)。硫族元素包括形成元素周期表第VIA族一部份的以下四種元素中的任意一種氧(o)、硫(S)、硒(Se)及碲(Te)。硫?qū)倩锇蜃逶嘏c更具正電性的元素或基團(tuán)的化合物。硫?qū)倩锖辖鸢驅(qū)倩锱c諸如過(guò)渡金屬等其它材質(zhì)的組合。硫?qū)倩锖辖鹜ǔ０刂芷诒淼贗VA族的一種或多種元素，例如鍺(Ge)和錫(Sn)。通常，硫?qū)倩锖辖鸢êR(Sb)、鎵(Ga)、銦(In)及銀(Ag)中的一個(gè)或多個(gè)的組合。在科技文獻(xiàn)中已描述許多相變存儲(chǔ)器材質(zhì)，包括以下合金Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金的家族中，寬范圍的合金復(fù)合物都是可工作的。此復(fù)合物的特征為TeaGebSb1(3Q.(a+b)。一研究者已描述了最有效的合金在沉積材質(zhì)中的Te平均濃度低于70%，典型的是低于大約60%并且一般范圍在低至23%到高至58%Te之間并且最佳為48%至58%Te。Ge的濃度為高于5%并且其范圍在材質(zhì)內(nèi)平均從8%至30%，一般保持在50%以下。更佳的，Ge的濃度在8%至40°/。之間。此復(fù)合物中主要組成元素的剩余部份為Sb。這些百分比為原子百分比，組成元素的原子總計(jì)為100%(Ovshinsky第5,687,112號(hào)專利，第10至11欄)。另一研究者所評(píng)估的特定合金包括Ge2Sb2Te5、GeSb2Te4及GeSb4Te7(NobomYamada，"PotentialofGe-Sb-TePhase-ChangeOpticalDisksforHigh-Data-RateRecording",SPIEv.3109，pp.28-37(1997))。更一般的，諸如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)等過(guò)渡金屬及其混合物或合金可與Ge/Sb/Te結(jié)合以形成具有可編程電阻性質(zhì)的相變合金。在Ovshinsky'112的第11至13欄中給出了有用的存儲(chǔ)器材質(zhì)的具體實(shí)例，其實(shí)例并入本發(fā)明以供參考。硫?qū)倩锖推渌嘧儾馁|(zhì)在一些實(shí)施例中摻雜有雜質(zhì)，以使用摻雜的硫?qū)倩飦?lái)改變存儲(chǔ)器元件的導(dǎo)電性、轉(zhuǎn)換溫度、熔化溫度及其它屬性。用以摻雜硫?qū)倩锏拇硇噪s質(zhì)包括氮、硅、氧、二氧化硅、氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦及氧化鈦。例如，參見美國(guó)專利第6,800,504號(hào)以及美國(guó)專利申請(qǐng)公開第2005/0029502號(hào)。相變合金在存儲(chǔ)單元的主動(dòng)通道區(qū)內(nèi)的局部次序(localorder)可在第一結(jié)構(gòu)態(tài)與第二結(jié)構(gòu)態(tài)之間進(jìn)行切換，其中在第一結(jié)構(gòu)狀態(tài)中，材質(zhì)處于大致的非晶態(tài)固相(amorphoussolidphase),在第二結(jié)構(gòu)狀態(tài)中，材質(zhì)處于大致的晶態(tài)固相(crystallinesolidphase)。這些合金至少是雙穩(wěn)態(tài)的(bistable)。術(shù)語(yǔ)"非晶態(tài)"用于表示比單晶無(wú)序的相對(duì)無(wú)序結(jié)構(gòu)，其具有諸如高于晶相的電阻率的可檢測(cè)特性。術(shù)語(yǔ)"晶態(tài)"用于表示比非晶態(tài)結(jié)構(gòu)有序的相對(duì)有序結(jié)構(gòu)，其可具有諸如低于非晶相的低電阻率的可檢測(cè)特性。典型地，相變材質(zhì)可在完全非晶態(tài)和完全晶態(tài)之間的譜線上在局部次序的不同可檢測(cè)狀態(tài)之間進(jìn)行電性切換。由非晶和晶相之間的改變所影響的其它材質(zhì)特性包括原子次序、自由電子密度和激活能量。材質(zhì)可切換成不同固相或切換成二個(gè)或更多個(gè)固相的混合物，以提供位于完全非晶態(tài)和完全晶態(tài)之間的灰階(grayscale)。材質(zhì)中的電氣屬性因此不同。相變合金可通過(guò)施加電脈沖而從一種相態(tài)改變?yōu)榱硪环N相態(tài)。據(jù)觀察，較短且較高振幅的脈沖傾向于將相變材質(zhì)改成大致非晶態(tài)。較長(zhǎng)且較低振幅的脈沖傾向于將相變材質(zhì)改成大致晶態(tài)。較短且較高振幅的脈沖中的能量高到足以允許晶態(tài)結(jié)構(gòu)的結(jié)鍵斷開，并且短到足以阻止原子重新排列成晶態(tài)?？稍诓贿M(jìn)行過(guò)度實(shí)驗(yàn)的情況下確定脈沖的適當(dāng)輪廓(profile),以具體適應(yīng)某一特定相變合金。在本發(fā)明的后續(xù)部份中，相變材質(zhì)被稱為GST，并且應(yīng)當(dāng)理解可使用其它類型的相變材質(zhì)。本發(fā)明所述的用以實(shí)現(xiàn)PCRAM的材質(zhì)為Ge2Sb2Te5。其它可編程電阻存儲(chǔ)器材質(zhì)可用于本發(fā)明的其它實(shí)施例中，包括使用不同晶體相變來(lái)確定電阻的其它材質(zhì)，或使用電脈沖來(lái)改變電阻狀態(tài)的其它存儲(chǔ)器材質(zhì)。實(shí)例包括用于電阻式隨機(jī)存取存儲(chǔ)器(resistancerandomaccessmemory,RRAM)中的材質(zhì)，諸如包括氧化鴿(WOx)、NiO、Nb205、Cu02、Ta2Os、A1203、CoO、Fe203、Hf02、Ti〇2、SrTi03、SrZr03、(BaSr)Ti03在內(nèi)的金屬氧化物。其它實(shí)例包括用于諸如旋轉(zhuǎn)力矩轉(zhuǎn)移(spin-torque-transfer，STT)MRAM的磁電阻式隨機(jī)存取存儲(chǔ)器(magnetoresistancerandomaccessmemory,MRAM)中的材質(zhì)，例如CoFeB、Fe、Co、Ni、Gd、Dy、CoFe、NiFe、MnAs、MnBi、MnSb、Cr02、MnOFe203、FeOFe205、NiOFe203、MgOFe2、EuO及Y3Fe5Ol2中的至少一個(gè)。例如，參見標(biāo)題為"MagneticMemoryDeviceandMethodofFabricatingtheSame"的美國(guó)公開號(hào)第2007/0176251號(hào)，此美國(guó)公開并入本發(fā)明以供參考。形成硫?qū)倩锊馁|(zhì)的范例性方法是使用在lmTorr100mToir的壓力下以Ar、N2和/或He等作為氣體源的PVD濺射或磁控濺射方法。沉積通常在室溫下進(jìn)行。長(zhǎng)寬比為1~5的準(zhǔn)直器可用于改良填充性能(fill-inperformance)。為了改良填充性能，還可使用幾十伏特至幾百伏特的直流(DC)偏壓。另一方面，可同時(shí)地使用DC偏壓和準(zhǔn)直器的組合。一種形成硫?qū)倩锊馁|(zhì)的范例性方法使用諸如標(biāo)題為"ChemicalVaperDepositonofChalcogenideMaterials"的美國(guó)公開號(hào)第2006/0172067號(hào)中揭露的化學(xué)氣相沉積CVD，其并入本發(fā)明以供參考。:任選在真空中或N2環(huán)境中進(jìn)行沉積后退火處理以改良硫?qū)倩锊馁|(zhì)的晶態(tài)。退火溫度通常在100°C至400°C的范圍內(nèi)，并且退火時(shí)間低于30分鐘。如上所述，陣列112的相變材質(zhì)的不同屬性導(dǎo)致陣列112的所需存儲(chǔ)器功能。在實(shí)施例中，陣列112的相變材質(zhì)的不同屬性可通過(guò)以下方式獲得，例如使存儲(chǔ)單元組包括不同硫?qū)倩锊馁|(zhì)、包括具有不同摻質(zhì)及不同摻質(zhì)濃度中的至少一個(gè)的同一硫?qū)倩锊馁|(zhì)以及包括具有不同Ge、Te及Sb組份的硫?qū)倩锖辖?。相變材質(zhì)的不同屬性導(dǎo)致存儲(chǔ)單元組根據(jù)陣列112的需求而分別呈現(xiàn)其自身存儲(chǔ)器功能操作特性。存儲(chǔ)器功能取決于集成電路110的實(shí)施方式并可包括例如具有隨機(jī)存取存儲(chǔ)器(RAM)、閃存、只讀存儲(chǔ)器(ROM)及熔絲存儲(chǔ)器特性并以上述形式實(shí)現(xiàn)的存儲(chǔ)單元組。以下是一些范例性類型的相變材質(zhì)，其可實(shí)現(xiàn)于陣列112的存儲(chǔ)單元組內(nèi)以具有不同存儲(chǔ)器功能操作特性來(lái)解決單個(gè)集成電路上的不同存儲(chǔ)器性能需求。靜態(tài)隨機(jī)存取存儲(chǔ)器(Staticrandomaccessmemory,SRAM)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dynamicrandomaccessmemory,DRAM)通常要求非?？焖俚南嘧儾馁|(zhì)及較好的循環(huán)耐受度，并可為集成電路提供工作存儲(chǔ)器。然而，延長(zhǎng)的數(shù)據(jù)保持度一般不是必須的。適當(dāng)?shù)牟馁|(zhì)實(shí)例為GexSy。包括NOR和NAND陣列配置在內(nèi)的閃存通常要求相變材質(zhì)具有非常好的數(shù)據(jù)保持特性，并可為集成電路儲(chǔ)存運(yùn)行碼和用戶數(shù)據(jù)。然而，一般不需要快速的切換速度和非常好的循環(huán)耐受度。適當(dāng)?shù)牟馁|(zhì)實(shí)例為G2S2T5。只讀存儲(chǔ)器(ROM)和可編程只讀存儲(chǔ)器(PROM)，有時(shí)被稱為熔絲存儲(chǔ)器(因存儲(chǔ)器僅被程序一次)，通常要求非常好的數(shù)據(jù)保持度和小的復(fù)位電流以使存儲(chǔ)單元的尺寸得以最小化。此類存儲(chǔ)器的相變材質(zhì)可呈現(xiàn)慢的程序/擦除時(shí)間。適當(dāng)?shù)牟馁|(zhì)實(shí)例為摻氮的G2S2T5;這種摻雜材質(zhì)的數(shù)據(jù)保持度優(yōu)于G2S2Ts，但操作速度略慢。陣列112中的各組存儲(chǔ)單元的存儲(chǔ)器功能操作特性由存儲(chǔ)單元的地址區(qū)別并確定從控制器134發(fā)送的信號(hào)的特性來(lái)耦接偏壓電路(偏壓配置供應(yīng)電壓及電流源136)以施加脈沖來(lái)操作陣列112的存儲(chǔ)單元(例如，讀取和編程操作)。例如，在第一組存儲(chǔ)單元的讀取操作中，第一讀取脈沖施加至第一組存儲(chǔ)單元中的相變存儲(chǔ)單元，并且在第二組存儲(chǔ)單元的讀取操作中，第二讀取脈沖施加至第二組存儲(chǔ)單元中的相變存儲(chǔ)單元。依據(jù)存沖寬度和脈沖高度中的至少一個(gè)具有不同值。類似地，在第一組存儲(chǔ)單元的編程操作中，第一編程脈沖施加至第一組存儲(chǔ)單元中的相變存儲(chǔ)單元，而在第二組存儲(chǔ)單元的編程操作中，第二編程脈沖施加至第二組存儲(chǔ)單元中的相變存儲(chǔ)單元。第一和第二編程脈沖的脈沖寬度和脈沖高度中的至少一個(gè)具有不同值。在一些實(shí)施例中，驅(qū)動(dòng)器和讀出放大器可由對(duì)應(yīng)于存儲(chǔ)單元組且具有不同性能屬性的各種類型的電路組成，并且/或者依據(jù)進(jìn)行操作的存儲(chǔ)單元組而操作成不同狀態(tài)。圖2繪示了陣列112的實(shí)施例的原理圖，陣列112包括含第一相變材質(zhì)的第一組存儲(chǔ)單元200以及含第二相變材質(zhì)的第二存儲(chǔ)單元組250，第一相變材質(zhì)和第二相變材質(zhì)具有不同屬性，使得第一組相變存儲(chǔ)單元200和第二組相變存儲(chǔ)單元250具有不同的操作存儲(chǔ)器特性。在圖2中，存儲(chǔ)單元分別包括存取晶體管和含相變材質(zhì)的存儲(chǔ)器元件。第一組存儲(chǔ)單元200包括存儲(chǔ)單元202、204、206、208，各自具有含第一相變材質(zhì)的存儲(chǔ)器元件212、214、216、218;第二組存儲(chǔ)單元250包括存儲(chǔ)單元252、254、256、258，各自具有含第二相變材質(zhì)的存儲(chǔ)器元件262、264、266、268，其僅代表可包括數(shù)百萬(wàn)存儲(chǔ)單元的陣列的一小部份。在一些實(shí)施例中，第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250可包括不同數(shù)量的存儲(chǔ)單元。第一相變材質(zhì)和第二相變材質(zhì)具有不同屬性，使得第一組相變存儲(chǔ)單元200和第二組相變存儲(chǔ)單元250具有不同的操作存儲(chǔ)器特性。第一相變材質(zhì)和第二相變材質(zhì)的不同屬性取決于第一組相變存儲(chǔ)單元200和第二組相變存儲(chǔ)單元250的較佳不同操作存儲(chǔ)器特性。例如，第一和第二相變材質(zhì)的不同性質(zhì)可包括導(dǎo)電性、導(dǎo)熱性、熱容量、熱膨脹、熱穩(wěn)定性、轉(zhuǎn)換溫度、熔化溫度、結(jié)晶時(shí)間、功率及電流以及非晶化時(shí)間、功率及電流中的一個(gè)或多個(gè)。由此產(chǎn)生的不同操作存儲(chǔ)器特性例如可包括電流電壓特性、讀取速度、寫入速度、功耗、儲(chǔ)存數(shù)據(jù)值的關(guān)聯(lián)電阻范圍、松弛時(shí)間、數(shù)據(jù)保持度、轉(zhuǎn)換速度及循環(huán)耐受度中的一個(gè)或多個(gè)。陣列112包括多個(gè)字線116，其包括在第一方向上平行延伸的字線116a、116b，以及多個(gè)位線126，其包括在垂直于第一方向的第二方向上平行延伸的位線126a、126b、126c、126d。在圖2中，第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250沿字線116配置。或者，第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250可沿位線126配置。第一組存儲(chǔ)單元200的四個(gè)存取晶體管的各自源極共同連接至源極線296，源極線296終止于源極線終端電路295，例如接地端子。在另一實(shí)施例中，存取裝置的源極未電性連接，而是可獨(dú)立地控制的。第二組存儲(chǔ)單元250的四個(gè)存取晶體管的各自源極共同連接至源極線296。在另一實(shí)施例中，存取裝置的源極未電性連接，而是可獨(dú)立地控制的。在一些實(shí)施例中，源極線終端電路295可包括諸如電壓源和電流源的偏壓電路以及譯碼電路，以向源極線296施加接地以外的偏壓配置。存儲(chǔ)單元202是陣列112的第一組存儲(chǔ)單元200的代表性存儲(chǔ)單元。字線116a耦接于存儲(chǔ)單元202的存取晶體管的柵極，并且存儲(chǔ)器元件212配置于存取晶體管的漏極和位線126a之間?；蛘撸鎯?chǔ)器元件212可位于存取晶體管的源極側(cè)。存儲(chǔ)單元202的讀取或?qū)懭肟赏ㄟ^(guò)以下方式實(shí)現(xiàn)耦接偏壓配置供應(yīng)電壓及電流源136以提供適當(dāng)?shù)碾妷汉?或電流脈沖到字線116a、位線126a及源極線296來(lái)開啟存取晶體管并在路徑201內(nèi)感生從位線126a流至源極線296a的電流，或反之亦然。施加的脈沖電平和持續(xù)時(shí)間取決于所進(jìn)行的操作，例如讀取操作或?qū)懭氩僮鳌Ｔ诖鎯?chǔ)單元202的復(fù)位(或擦除)操作中，字線譯碼器114向字線116a提供適當(dāng)?shù)碾妷好}沖來(lái)開啟存儲(chǔ)單元202的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅和持續(xù)時(shí)間的電壓脈沖至位線126a以感生流經(jīng)存儲(chǔ)器元件212的電流，電流將存儲(chǔ)器元件212的主動(dòng)區(qū)溫度提升至高于第一相變材質(zhì)的轉(zhuǎn)換溫度且同樣高于熔化溫度以使主動(dòng)區(qū)處于液態(tài)。然后電流終止，例如通過(guò)終止字線116a和位線126a上的電壓脈沖，隨著主動(dòng)區(qū)迅速冷卻而產(chǎn)生相對(duì)快速的淬火時(shí)間以穩(wěn)定至高電阻的大致非晶相。復(fù)位操作還可包括多個(gè)脈沖，例如使用一對(duì)脈沖。在存儲(chǔ)單元202的設(shè)置(或編程)操作中，字線譯碼器114為字線116a提供適當(dāng)?shù)碾妷好}沖以開啟存儲(chǔ)單元202的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅和持續(xù)時(shí)間的電壓脈沖至位線126a以感生流經(jīng)存儲(chǔ)器元件212的電流，電流足以將主動(dòng)區(qū)的至少一部份的溫度提升至高于第一相變材質(zhì)的轉(zhuǎn)換溫度并導(dǎo)致主動(dòng)區(qū)的至少一部份從非晶相轉(zhuǎn)變到晶相，這種轉(zhuǎn)變將降低存儲(chǔ)器元件212的電阻并將存儲(chǔ)單元202設(shè)置至所希望的狀態(tài)。在儲(chǔ)存于存儲(chǔ)單元202內(nèi)的數(shù)據(jù)值的讀取(或讀出)操作中，字線譯碼器114向字線116a提供適當(dāng)?shù)碾妷好}沖以開啟存儲(chǔ)單元202的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅和持續(xù)時(shí)間的電壓脈沖至位線126a以感生流經(jīng)存儲(chǔ)器元件212的電流，電流不足以改變存儲(chǔ)器元件212的電阻狀態(tài)。流經(jīng)存儲(chǔ)單元202的電流取決于存儲(chǔ)器元件212的電阻并且因此取決于儲(chǔ)存于存儲(chǔ)單元202內(nèi)的數(shù)據(jù)值。因此，可通過(guò)比較位線126a上的電流與區(qū)塊124a的讀出放大器的適當(dāng)參照來(lái)確定儲(chǔ)存于存儲(chǔ)單元202內(nèi)的數(shù)據(jù)值。存儲(chǔ)單元252是陣列112的第二組存儲(chǔ)單元250的代表性存儲(chǔ)單元。字線116a耦接于存儲(chǔ)單元252的存取晶體管的柵極，并且存儲(chǔ)器元件262配置于存取晶體管的漏極和位線126c之間?；蛘?，存儲(chǔ)器元件262可位于存取晶體管的源極側(cè)。存儲(chǔ)單元252的讀取或?qū)懭肟赏ㄟ^(guò)以下方式實(shí)現(xiàn)耦接偏壓配置供應(yīng)電壓及電流源136以提供適當(dāng)?shù)碾妷汉?或電流脈沖至字線116a、位線126c及源極線296來(lái)開啟存取晶體管并在路徑251中感生從位線126c流至源極線296的電流，反之亦然。施加的脈沖電平和持續(xù)時(shí)間取決于所進(jìn)行的操作，例如讀取操作或?qū)懭氩僮鳌Ｔ诖鎯?chǔ)單元252的復(fù)位(或擦除)操作中，字線譯碼器114向字線116a提供適當(dāng)?shù)碾妷好}沖以開啟存儲(chǔ)單元252的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅和持續(xù)時(shí)間的電壓脈沖至位線126c以感生流經(jīng)存儲(chǔ)器元件262的電流，電流將存儲(chǔ)器元件262的主動(dòng)區(qū)溫度提升至高于第二相變材質(zhì)的轉(zhuǎn)換溫度并同樣高于熔化溫度以使主動(dòng)區(qū)處于液態(tài)。然后電流終止，例如通過(guò)終止字線116a和位線126c上的電壓脈沖，隨著主動(dòng)區(qū)迅速冷卻而導(dǎo)致相對(duì)快速的淬火時(shí)間，以穩(wěn)定成高電阻的大致非晶相。復(fù)位操作還可包括多個(gè)脈沖，例如使用一對(duì)脈沖D在存儲(chǔ)單元252的設(shè)置(或編程)操作中，字線譯碼器114向字線116a提供適當(dāng)?shù)碾妷好}沖以開啟存儲(chǔ)單元252的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅和持續(xù)時(shí)間的電壓脈沖至位線126c以感生流經(jīng)存儲(chǔ)器元件252的電流，電流足以將主動(dòng)區(qū)的至少一部份的溫度提升至高于第二相變材質(zhì)的轉(zhuǎn)換溫度并使主動(dòng)區(qū)的至少一部份從非晶相轉(zhuǎn)變至晶相，這種轉(zhuǎn)變將降低存儲(chǔ)器元件252的電阻并將存儲(chǔ)單元252設(shè)置至所希望的狀態(tài)。在儲(chǔ)存于存儲(chǔ)單元252的數(shù)據(jù)值的讀取(或讀出)操作中，字線譯碼器114向字線116a提供適當(dāng)?shù)碾妷好}沖以開啟存儲(chǔ)單元202的存取晶體管。位線譯碼器118供應(yīng)適當(dāng)振幅及持續(xù)時(shí)間的電壓脈沖至位線126c以感生流經(jīng)存儲(chǔ)器元件262的電流，電流足以改變存儲(chǔ)器元件262的電阻狀態(tài)。流經(jīng)存儲(chǔ)單元252的電流取決于存儲(chǔ)器元件262的電阻并因此取決于儲(chǔ)存于存儲(chǔ)單元252內(nèi)的數(shù)據(jù)值。因此，可通過(guò)比較位線126a上的電流與區(qū)塊124b的讀出放大器的適當(dāng)參照來(lái)確定儲(chǔ)存于存儲(chǔ)單元252內(nèi)的數(shù)據(jù)值。應(yīng)該理解，存儲(chǔ)器陣列112并不限于圖2所示的陣列配置，并且也可使用其它陣列配置，包括對(duì)第一和第二組存儲(chǔ)單元200、250的每組使用不同配置。在圖2中，陣列112包括第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250，第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250分別包括第一相變材質(zhì)和第二相變材質(zhì)。然而，應(yīng)該理解，陣列112并不限于二種不同屬性的相變材質(zhì)，并且本發(fā)明包括二種或二種以上不同性質(zhì)的不同相變材質(zhì)，使得對(duì)應(yīng)存儲(chǔ)單元組具有不同操作存儲(chǔ)器特性。例如，在實(shí)施例中，陣列112可包括含第三相變材質(zhì)的第三組相變存儲(chǔ)單元，第三相變材質(zhì)的性質(zhì)不同于第一和第二相變材質(zhì)，使得第三組相變存儲(chǔ)單元具有不同于第一和第二組相變存儲(chǔ)單元的操作存儲(chǔ)器特性。例如，第三組存儲(chǔ)單元可沿耦接于第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250的位線126配置，或另一實(shí)例可沿第一和第二組存儲(chǔ)單元200、250的字線116配置。另外，在一實(shí)施例中，陣列112還包括含第四相變材質(zhì)的第四組相變存儲(chǔ)單元，第四相變材質(zhì)的屬性不同于第一、第二和第三相變材質(zhì)，使得第四組相變存儲(chǔ)單具有不同于第一、第二和第三相變存儲(chǔ)單元的操作存儲(chǔ)器特性。在圖2所示的實(shí)施例中，第一和第二組存儲(chǔ)單元200、250包括場(chǎng)效晶體管(fieldeffecttransistor)存取裝置。或者，第一和第二組存儲(chǔ)單元200、250可分別包括相同類型的其它存取裝置，例如二極管或雙極結(jié)晶體管(bipolarjunctiontransistor)。圖3繪示了陣列112的第二實(shí)施例，其中第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250包括雙極結(jié)晶體管存取裝置(bipolarjunctiontransistor)。其它替代實(shí)施例可包括二極管存取裝置。在一些實(shí)施例中，第一組存儲(chǔ)單元200和第二組存儲(chǔ)單元250包括不同類型的存取裝置。在一些實(shí)施例中，陣列112的多組存儲(chǔ)單元可包括具有相同物理配置的存儲(chǔ)器元件?；蛘撸嚵?12的多組存儲(chǔ)單元可包括具有不同物理配置的各種類型的存儲(chǔ)器元件。圖4A至圖4E繪示了可實(shí)施于陣列112的多組存儲(chǔ)單元中的存儲(chǔ)器元件400的各種物理配置的橫截面圖。應(yīng)當(dāng)理解，本發(fā)明并不限于圖4A至圖4E所示的存儲(chǔ)器元件的物理配置類型。圖4A是繪示耦接于第一和第二電極412、414的存儲(chǔ)器元件400的第一配置的簡(jiǎn)化橫截面圖。例如，第一電極412可耦接于諸如二極管或晶體管的存取裝置的端子上，同時(shí)第二電極414可耦接于位線。具有一定寬度415的電介質(zhì)間隔壁(dielectricspacer)413隔離第一電極412和第二電極414。存儲(chǔ)器元件400的相變材質(zhì)延伸過(guò)電介質(zhì)間隔壁413并接觸第一電極412和第二電極414，藉此在第一電極412和第二電極414之間定義電極間路徑(inter-electrodepath)，其路徑長(zhǎng)度由電介質(zhì)間隔壁413的寬度415定義。在操作中，隨著電流在第一電極412和第二電極414之間并經(jīng)存儲(chǔ)器元件400通過(guò)時(shí)，存儲(chǔ)器元件400的相變材質(zhì)的主動(dòng)區(qū)418相較于存儲(chǔ)器元件400的其它部份更快地加熱。圖4B是繪示耦接于第一電極422和第二電極424的存儲(chǔ)器元件400的第二配置的簡(jiǎn)化橫截面圖。存儲(chǔ)器元件400的相變材質(zhì)具有主動(dòng)區(qū)428并分別在頂面423和底面429接觸第一電極422和第二電極424。存儲(chǔ)器元件400的寬度421與第一和第二電極422、424的寬度相同。圖4C是繪示耦接于第一電極432和第二電極434的存儲(chǔ)器元件400的第三配置的簡(jiǎn)化橫截面圖，存儲(chǔ)器元件400的相變材質(zhì)具有一主動(dòng)區(qū)438。第一電極432和第二電極434由電介質(zhì)間隔壁435間隔。第一電極432、第二電極434及電介質(zhì)間隔壁435具有側(cè)壁表面431。存儲(chǔ)器元件400的相變材質(zhì)位于側(cè)壁表面431上并延伸過(guò)電介質(zhì)間隔壁435以接觸第一電極432和第二電極434。圖4D是繪示了耦接于第一電極442和第二電極444的存儲(chǔ)器元件400的第四配置的簡(jiǎn)化橫截面圖。存儲(chǔ)器元件400的相變材質(zhì)具有主動(dòng)區(qū)448并在頂面443和底面449分別接觸第一電極442和第二電極444。存儲(chǔ)器元件400的寬度441小于第一和第二電極442、444。圖4E是繪示耦接于第一電極454和第二電極452的存儲(chǔ)器元件400的第五配置的簡(jiǎn)化橫截面圖。第一電極454的寬度453小于第二電極452和存儲(chǔ)器元件400的寬度451。由于寬度451和寬度453之間的差異，在操作中，存儲(chǔ)器元件400的相變材質(zhì)中的電流密度在鄰進(jìn)第一電極454的區(qū)域中是最大的，導(dǎo)致主動(dòng)區(qū)458具有如圖所示的"蘑菇"形狀。在圖1的實(shí)施例中，多組存儲(chǔ)單元配置于單個(gè)存儲(chǔ)器陣列112內(nèi)的不同位置，并且多組存儲(chǔ)單元共享公共控制電路和偏壓電路。圖5是包括多個(gè)存儲(chǔ)器陣列512的集成電路510的第二實(shí)施例的方塊圖，陣列512包括含第一相變材質(zhì)的第一組存儲(chǔ)單元的第一存儲(chǔ)器陣列512a。多個(gè)存儲(chǔ)器陣列512包括含第二相變材質(zhì)的第二組存儲(chǔ)單元的第二存儲(chǔ)器陣列512b，第一陣列512a和第二陣列512b位于集成電路510的襯底的不同位置500、502，并且彼此間隔。第一和第二相變材質(zhì)具有不同屬性，使得陣列512a、512b的第一和第二組存儲(chǔ)單元具有不同操作特性，例如上述特性。在圖5中，繪示了兩個(gè)陣列512a、512b，然而應(yīng)該理解本發(fā)明并不限于此，并且本發(fā)明包括位于集成電路510上的兩個(gè)或更多個(gè)陣列512。由于第一組存儲(chǔ)單元配置于第一陣列512a內(nèi)，而第二組存儲(chǔ)單元配置于第二陣列512b內(nèi)，第一陣列512a和第二陣列512b可配置成進(jìn)一步解決第一陣列512a和第二陣列512b的各種存儲(chǔ)器功能需求。例如，在RAM存儲(chǔ)器中，存儲(chǔ)單元設(shè)置成提供隨機(jī)存取，并且通常希望較短的位線序線長(zhǎng)度來(lái)增加編程/擦除速度。在閃存中，存儲(chǔ)單元可配置成NAND或NOR陣列配置以提供較好的陣列效率，并且通常希望較長(zhǎng)的位線/字線長(zhǎng)度來(lái)增加陣列效率并且由于不太關(guān)心閃存的切換速度。為了增加ROM和熔絲存儲(chǔ)器中的陣列面積效率，通常希望較長(zhǎng)的位線/字線長(zhǎng)度。如圖5所示，陣列512a、512b包括參照?qǐng)D1所討論的各種元件，因此此處將不再重復(fù)各種元件操作的討論。陣列512a、512b可包括上文參照陣列112討論的相變材質(zhì)、存取裝置、陣列結(jié)構(gòu)以及存儲(chǔ)器元件物理配置。在圖5中，此多個(gè)陣列512分別包括分開的控制電路和偏壓電路。各陣列512中的各組存儲(chǔ)單元的存儲(chǔ)器功能操作特性確定從各控制器534a、534b發(fā)送的信號(hào)特性，來(lái)耦接對(duì)應(yīng)的偏壓電路(偏壓配置供應(yīng)電壓及電流源536a、536b)以施加脈沖來(lái)操作陣列512的各自存儲(chǔ)單元(例如，讀取和編程操作)。例如，在讀取操作中，通過(guò)對(duì)應(yīng)的偏壓電路和控制電路施加第一讀取脈沖至陣列512a的第一組存儲(chǔ)單元中的相變存儲(chǔ)單元，并且通過(guò)對(duì)應(yīng)的偏壓電路和控制電路將第二讀取脈沖施加至陣列512b的第二組存儲(chǔ)單元中的相變存儲(chǔ)單元，第一和第二讀取脈沖的脈沖寬度和脈沖高度中的至少一個(gè)依據(jù)存儲(chǔ)單元組的特性具有不同值。類似地，在編程操作中，通過(guò)對(duì)應(yīng)的偏壓電路和控制電路將第一編程脈沖施加至陣列512a的第一組存儲(chǔ)單元中的相變存儲(chǔ)單元，并且通過(guò)對(duì)應(yīng)的偏壓電路和控制電路將第二編程脈沖施加至陣列512b的第二組存儲(chǔ)單元中的相變存儲(chǔ)單元，第一和第二編程脈沖的脈沖寬度和脈沖高度中的至少一個(gè)依據(jù)存儲(chǔ)單元組的特性具有不同值。在圖5中，第一陣列512a和第二陣列512b分別包括單一相變材質(zhì)。然而，本發(fā)明并不限于此，并且第一陣列512a和第二陣列512b可分別包括一種或多種配置的相變材質(zhì)，例如，如上文參照陣列112所討論的。圖6至圖11繪示了制造本發(fā)明所述的含第一和第二相變材質(zhì)的第一和第二組存儲(chǔ)單元的工藝步驟。圖6繪示了提供存儲(chǔ)器存取層600的第一步驟的橫截面圖，存儲(chǔ)器存取層600具有頂面601并包括第一組存儲(chǔ)單元的區(qū)域602和第二組存儲(chǔ)單元的區(qū)域604。區(qū)域602、604可位于同一陣列內(nèi)(例如圖1的陣歹lj112)或位于分開的陣列內(nèi)(例如圖5的陣列512a和512b)。存儲(chǔ)器存取層600包括位于區(qū)域602內(nèi)的第一組導(dǎo)電觸點(diǎn)(firstsetofconductivecontacts)610，其經(jīng)電介質(zhì)670延伸至下方存取電路(未繪示)且延伸至頂面601，以及位于區(qū)域604內(nèi)的第二組導(dǎo)電觸點(diǎn)620，其經(jīng)電介質(zhì)680延伸至下方存取電路(未繪示)且延伸至頂面601。在一些實(shí)施例中，電介質(zhì)670、680包括相同的電介質(zhì)材質(zhì)，例如氧化硅。存儲(chǔ)器存取層600可通過(guò)本領(lǐng)域所常用的標(biāo)準(zhǔn)工藝形成，并且第一組導(dǎo)電觸點(diǎn)610和第二組導(dǎo)電觸點(diǎn)620的配置取決于實(shí)現(xiàn)本發(fā)明所述的存儲(chǔ)單元組的陣列配置。一般來(lái)說(shuō)，存儲(chǔ)器存取層600可包括諸如晶體管和二極管的存取裝置、字線、源極線、導(dǎo)電插塞以及位于半導(dǎo)體襯底內(nèi)的摻雜區(qū)。例如，導(dǎo)電觸點(diǎn)610、620可包括TiN或TaN。在后續(xù)形成的存儲(chǔ)器元件包括GST的實(shí)施例中，TiN為較佳的，因?yàn)門iN可與GST形成良好接觸，TiN為一種半導(dǎo)體工藝的常用材質(zhì)，并在GST發(fā)生轉(zhuǎn)變的較高溫度下(通常在600至700°C之間)提供良好的擴(kuò)散勢(shì)壘層(diffusionbarrier)。或者，導(dǎo)電觸點(diǎn)610、620可為TiAlN或TaAlN，或其它實(shí)例可包括選自由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O、Ru及其組合所構(gòu)成的族群的一種或多種元素。在一些實(shí)施例中，導(dǎo)電觸點(diǎn)610、620可包括摻雜的半導(dǎo)體材質(zhì)，其可形成諸如二極管或晶體管的存取裝置的端子，或者可包括諸如硅化物等材質(zhì)的導(dǎo)電層。接下來(lái)，于存儲(chǔ)器存取層600的頂面601上形成電介質(zhì)700，形成貫穿電介質(zhì)700的第一組介層窗(thefirstsetofvias)710以暴露第一組導(dǎo)電觸點(diǎn)610的頂面，并且形成貫穿電介質(zhì)700的第二組介層窗(thesecondsetofvias)720以暴露第二組導(dǎo)電觸點(diǎn)620的頂面，形成如圖7的橫截面圖中所示的結(jié)構(gòu)。第一組介層窗710和第二組介層窗720的各自寬度715、725較佳是亞光刻的(sublithographic)，在所示的實(shí)施例中，寬度715、725實(shí)質(zhì)上相同。如本發(fā)明所使用，術(shù)語(yǔ)"實(shí)質(zhì)上"意圖包括制造容限。在所示的實(shí)施例中，介層窗710、720具有圓形橫截面并因此寬度715、725為其直徑。然而，在實(shí)施例中，依據(jù)用以形成介層窗710、720的制造技術(shù)，介層窗710、720可具有方形、橢圓形、矩形或略微不規(guī)則形狀的橫截面。例如，具有各自亞光刻寬度715、725的介層窗710、720可使用2007年9月14日提交的標(biāo)題為"PhaseChangeMemoryCellinViaArraywithSelf-Alighed,Self-ConvergedBottomElectrodeandMethodforManufacturing"的美國(guó)專利申請(qǐng)第11/855979號(hào)揭露的方法、材質(zhì)和工藝形成，此專利申請(qǐng)并入本發(fā)明以供參考。例如，于電介質(zhì)700上形成隔離層，并且于隔離層上形成犧牲層(sacrificiallayer)。接下來(lái)，于犧牲層上形成掩模(mask),掩模具有接近或等于用以產(chǎn)生掩模的工藝的最小特征尺寸(featuresize)的開口，此開口覆蓋介層窗710、720的位置。然后，使用掩模選擇性刻蝕隔離層和犧牲層，藉此在隔離層和犧牲層內(nèi)形成開口并暴露電介質(zhì)700的頂面。在移除掩模后，在開口上進(jìn)行選擇性底切刻蝕(undercuttingetch)，使得隔離層被刻蝕，同時(shí)犧牲層和電介質(zhì)700保持不動(dòng)。然后，于開口內(nèi)形成填充材質(zhì)，由于選擇性底切刻蝕，其在各開口的填充材質(zhì)內(nèi)產(chǎn)生自對(duì)準(zhǔn)空隙(void)。接下來(lái)，在填充材質(zhì)上進(jìn)行非等向性刻蝕工藝(anisotropicetchingprocess)以打開空隙，并且繼續(xù)刻蝕直到暴露開口下方區(qū)域內(nèi)的電介質(zhì)700，藉此在各開口內(nèi)形成包括填充材質(zhì)的側(cè)壁間隔壁。側(cè)壁間隔壁的開口尺寸實(shí)質(zhì)上由空隙尺寸確定，并因此可小于光刻工藝的最小特征尺寸。接下來(lái)，使用側(cè)壁間隔壁作為刻蝕掩?？涛g電介質(zhì)700，藉此形成寬度715、725小于最小特征尺寸的介層窗710、720。通過(guò)諸如CMP的平坦化工藝(planarizationprocess)移除隔離層和犧牲層，產(chǎn)生如圖7中所示的結(jié)構(gòu)。接下來(lái)，于圖7所示的結(jié)構(gòu)上沉積第一相變材質(zhì)850，產(chǎn)生圖8A所示的結(jié)構(gòu)。例如，通過(guò)化學(xué)氣相沉積(chemicalvapordeposition，CVD)將第一相變材質(zhì)形成于第一介層窗710和第二介層窗720內(nèi)。例如，第一相變材質(zhì)850可包括上文討論的任意材質(zhì)。或者，在本發(fā)明的其它實(shí)施例可使用其它存儲(chǔ)器材質(zhì)。接下來(lái)，在圖8所示的結(jié)構(gòu)上進(jìn)行平坦化工藝以暴露電介質(zhì)700的頂面，藉此形成包括位于第一組介層窗710內(nèi)的第一相變材質(zhì)的第一組存儲(chǔ)器元件800并產(chǎn)生圖8B所示的結(jié)構(gòu)。例如，平坦化工藝可包括化學(xué)機(jī)械拋光(chemical-mechanicalpolishing,CMP)。接下來(lái)，形成位于第一組存儲(chǔ)單元的區(qū)域602內(nèi)并覆蓋第一組存儲(chǔ)器元件800的掩模900，并且選擇性移除第二組介層窗720內(nèi)的第一相變材質(zhì)，產(chǎn)生圖9所示的結(jié)構(gòu)。在所示的實(shí)施例中，掩模900包括光刻膠(photoresist),并且通過(guò)選擇性刻蝕工藝移除第二組介層窗720內(nèi)的第一相變材質(zhì)。接下來(lái)，于圖9所示的結(jié)構(gòu)上形成屬性不同于第一相變材質(zhì)850的第二相變材質(zhì)1050，產(chǎn)生圖10A所示的結(jié)構(gòu)。例如，可通過(guò)化學(xué)氣相沉積(CVD)形成第二相變材質(zhì)1050。例如，第二相變材質(zhì)1050可包括上文討論的任意材質(zhì)。或者，在本發(fā)明的其它實(shí)施例中可使用其它可編程電阻存儲(chǔ)器材質(zhì)。接下來(lái)，于圖IOA所示的結(jié)構(gòu)上進(jìn)行平坦化工藝以暴露電介質(zhì)700的頂面，藉此于第二組介層窗720內(nèi)形成第二組存儲(chǔ)器元件1000并產(chǎn)生圖IOB所示的結(jié)構(gòu)。例如，平坦化工藝可包括化學(xué)機(jī)械拋光(CMP)。接下來(lái)，于第一組存儲(chǔ)器元件800和第二組存儲(chǔ)器元件1000上形成第二電極1110、1120，產(chǎn)生圖11所示的結(jié)構(gòu)。在圖11中，通過(guò)圖案化位于圖IOB所示的結(jié)構(gòu)上的第二電極材質(zhì)層來(lái)形成第二電極1110、1120，此材質(zhì)層例如是上文參照第一導(dǎo)電觸點(diǎn)610、620討論的任意材質(zhì)。在圖11中，于對(duì)應(yīng)的第一組存儲(chǔ)器元件800和第二組存儲(chǔ)器元件1000上形成分開的第二電極1110、1120?；蛘?，將第二電極材質(zhì)圖案化成位線，并且因此第二電極1110、1120可包括對(duì)應(yīng)位線的一部份。在區(qū)域602、604配置于同一陣列內(nèi)的實(shí)施例中，位線可形成為延伸于區(qū)域602、604之間并接觸第一組存儲(chǔ)器元件800和第二組存儲(chǔ)器元件1000。圖12至圖15繪示了圖8至圖IO所示的工藝實(shí)施例的替代工藝實(shí)施于圖7所示的結(jié)構(gòu)上形成犧牲材質(zhì)1200，產(chǎn)生圖12A所示的結(jié)構(gòu)。犧牲材質(zhì)1200包括可相對(duì)電介質(zhì)700進(jìn)行選擇性處理(例如選擇性刻蝕)的材質(zhì)。接下來(lái)，于圖12A所示的結(jié)構(gòu)上進(jìn)行諸如CMP的平坦化工藝以暴露電介質(zhì)700的頂面，產(chǎn)生圖12B所示的結(jié)構(gòu)，此結(jié)構(gòu)具有位于第一組介層窗710和第二組介層窗720內(nèi)的犧牲材質(zhì)。接下來(lái)，形成位于第二組存儲(chǔ)單元的區(qū)域604內(nèi)并覆蓋第二組介層窗720的掩模1300，并且對(duì)第一組介層窗710內(nèi)的犧牲材質(zhì)進(jìn)行選擇性移除，產(chǎn)生圖13所示的結(jié)構(gòu)。在所示的實(shí)施例中，掩模1300包括光刻膠，并且通過(guò)選擇性刻蝕工藝移除第一組介層窗710內(nèi)的犧牲材質(zhì)。接下來(lái)，于圖13所示的結(jié)構(gòu)上形成第一相變材質(zhì)850，產(chǎn)生圖14A所示的結(jié)構(gòu)。例如，可通過(guò)化學(xué)氣相沉積(CVD)將第一相變材質(zhì)850形成于第一組介層窗710內(nèi)。接下來(lái)，在圖14所示的結(jié)構(gòu)上進(jìn)行平坦化工藝以暴露電介質(zhì)700的頂面，藉此形成包括位于第一組介層窗710內(nèi)的第一相變材質(zhì)850的第一組存儲(chǔ)器元件800，并產(chǎn)生圖14B所示的結(jié)構(gòu)。例如，平坦化工藝可包括化學(xué)機(jī)械拋光(CMP)。接下來(lái)，形成位于第一組存儲(chǔ)單元的區(qū)域602內(nèi)并覆蓋第一組存儲(chǔ)器元件800的掩模1500，并且選擇性移除第二組介層窗720內(nèi)的犧牲材質(zhì)，產(chǎn)生圖15A所示的結(jié)構(gòu)。在所示的實(shí)施例中，掩模1500包括光刻膠，并且通過(guò)選擇性刻蝕工藝移除第二組介層窗720內(nèi)的犧牲材質(zhì)。接下來(lái)，于圖15A所示的結(jié)構(gòu)上形成第二相變材質(zhì)1050，產(chǎn)生圖15B所示的結(jié)構(gòu)。接下來(lái)，于圖15B所示的結(jié)構(gòu)上進(jìn)行平坦化工藝以暴露電介質(zhì)700的頂面，藉此形成位于第二組介層窗720內(nèi)的第二組存儲(chǔ)器元件1000并產(chǎn)生圖10B所示的結(jié)構(gòu)。例如，平坦化工藝可包括化學(xué)機(jī)械拋光(CMP)。圖16至19繪示了圖7至10所示的工藝實(shí)施例的替代工藝實(shí)施例。于圖6的存儲(chǔ)器存取層600的頂面601上形成電介質(zhì)700，并且形成位于第二組存儲(chǔ)單元的區(qū)域604內(nèi)且覆蓋第二組觸點(diǎn)620的掩模1600，產(chǎn)生圖16所示的結(jié)構(gòu)。接下來(lái)，形成貫穿電介質(zhì)700的第一組介層窗710以暴露第一組導(dǎo)電觸點(diǎn)610的頂面，并且移除掩模1600，產(chǎn)生圖17所示的結(jié)構(gòu)。接下來(lái)，于圖17所示的結(jié)構(gòu)上形成第一相變材質(zhì)850，產(chǎn)生圖18A所示的結(jié)構(gòu)。例如，可通過(guò)化學(xué)氣相沉積(CVD)將第一相變材質(zhì)850形成于第一組介層窗710內(nèi)。接下來(lái)，于圖18A所示的結(jié)構(gòu)上進(jìn)行平坦化工藝以暴露電介質(zhì)700的頂面，藉此形成包括位于第一組介層窗710內(nèi)的第一相變材質(zhì)850的第一組存儲(chǔ)器元件800，并產(chǎn)生圖18B所示的結(jié)構(gòu)。例如，平坦化工藝可包括化學(xué)機(jī)械拋光(CMP)。接下來(lái)，形成位于第一組存儲(chǔ)單元的區(qū)域602內(nèi)并覆蓋第一組存儲(chǔ)器元件800的掩模1900，產(chǎn)生圖19所示的結(jié)構(gòu)。接下來(lái)，形成貫穿電介質(zhì)700的第二組介層窗720以暴露第二組觸點(diǎn)620的頂面，第二相變材質(zhì)形成于第二組介層窗720內(nèi)，并且移除掩模l卯O，藉此形成位于第二組介層窗720內(nèi)的第二組存儲(chǔ)器元件1000并產(chǎn)生圖10B所示的結(jié)構(gòu)。例如，通過(guò)第二相變材質(zhì)的化學(xué)氣相沉積(CVD)將第二相變材質(zhì)形成于第二組介層窗720內(nèi)，接著進(jìn)行諸如化學(xué)機(jī)械拋光(CMP)的平坦化工藝，以暴露電介質(zhì)700的頂面。圖20至圖25繪示了制造本發(fā)明所述的包括第一和第二相變材質(zhì)的第--和第二組存儲(chǔ)單元的工藝步驟。于圖7的第一組介層窗710和第二組介層窗720內(nèi)形成第一組底部電極2010和第二組底部電極2020，產(chǎn)生圖20所示的結(jié)構(gòu)。第一組底部電極2010和第二組底部電極2020通過(guò)以下方式形成在圖7所示的結(jié)構(gòu)上沉積電極材質(zhì)且接著進(jìn)行諸如CMP的平坦化工藝，以暴露電介質(zhì)700的頂面。例如，第一組底部電極2010和第二組底部電極2020可包括上文參照導(dǎo)電觸點(diǎn)610、620討論的材質(zhì)和組合。如上文參照?qǐng)D7所描述的，介層窗710、720可使用2007年9月14日提交的標(biāo)題為"PhaseChangeMemoryCellinViaArraywithSelf-Alighed,Self-ConvergedBottomElectrodeandMethodforManufacturing"的美國(guó)專禾lJ申請(qǐng)第11/855979號(hào)揭露的方法、材質(zhì)和工藝形成。在本實(shí)施例中，在將電極材質(zhì)沉積于圖7的結(jié)構(gòu)上之前，通過(guò)平坦化工藝移除隔離層和犧牲層。或者，沉積位于介層窗710、720內(nèi)并覆蓋隔離層和犧牲層的電極材質(zhì)，接著進(jìn)行諸如CMP的平坦化工藝，以移除隔離層和犧牲層并產(chǎn)生圖20中繪示的結(jié)構(gòu)。在其它替代實(shí)施例中，具有亞光刻寬度的底部電極2010、2020以及電介質(zhì)700可使用提交于2007年6月18日的標(biāo)題為"MethodforManufacturingaPhaseChangeMemoryDevicewithPillarBottomElectrode"的美國(guó)專利申請(qǐng)第11/764,678號(hào)揭露的方法、材質(zhì)和工藝形成，此專利申請(qǐng)并入本發(fā)明以供參考。例如，于存儲(chǔ)器存取層600的頂面601上形成電極材質(zhì)層，接著使用標(biāo)準(zhǔn)光刻技術(shù)圖案化位于電極層上的光刻膠層，以形成覆蓋底部電極2010、2020的位置的光刻膠掩模。接下來(lái)，例如使用氧等離子(oxygenplasma)來(lái)修整光刻膠掩模，以形成覆蓋底部電極2010、2020的位置的亞光刻尺寸的掩模結(jié)構(gòu)。然后，使用修整的光刻膠掩?？涛g電極材質(zhì)層，藉此形成具有亞光刻寬度的底部電極2010、2020。接下來(lái)，形成電介質(zhì)材質(zhì)700并進(jìn)行平坦化處理，產(chǎn)生圖20所示的結(jié)構(gòu)。接下來(lái)，于圖7所示的結(jié)構(gòu)上形成第一相變材質(zhì)2100，并且于第一相變材質(zhì)2100上形成第一頂部電極材質(zhì)2110,產(chǎn)生圖21所示的結(jié)構(gòu)。接下來(lái)，形成位于第一組存儲(chǔ)單元的區(qū)域602內(nèi)并覆蓋第一組底部電極2010和第一相變材質(zhì)2100的掩模2200，并且移除位于第二組存儲(chǔ)單元的區(qū)域604內(nèi)的第一頂部電極材質(zhì)2110，產(chǎn)生圖22所示的結(jié)構(gòu)。然后，移除掩模2200，在圖22所示的結(jié)構(gòu)上形成第二相變材質(zhì)2300，并且于第二相變材質(zhì)2300上形成第二頂部電極材質(zhì)2310，產(chǎn)生圖23所示的結(jié)構(gòu)。接下來(lái)，移除區(qū)域602內(nèi)的第二相變材質(zhì)2300，以及區(qū)域602內(nèi)的第二頂部電極材質(zhì)2310以暴露位于區(qū)域602內(nèi)的第一頂部電極材質(zhì)2110的頂面，產(chǎn)生圖24所示的結(jié)構(gòu)。例如，通過(guò)在區(qū)域604內(nèi)形成諸如光刻膠的掩模，并選擇性刻蝕第二相變材質(zhì)2300以暴露位于區(qū)域602內(nèi)的第一頂部電極材質(zhì)2110的頂面來(lái)移除區(qū)域602內(nèi)的第二相變材質(zhì)2300和第二頂部電極材質(zhì)2310。接下來(lái)，圖案化頂部電極材質(zhì)2110、2310、第一相變材質(zhì)2100以及第二相變材質(zhì)2300，產(chǎn)生如圖25所示的第二電極2500、2505、第一組存儲(chǔ)器元件2510以及第二組存儲(chǔ)器元件2520。在圖25中，于對(duì)應(yīng)的第一組存儲(chǔ)器元件2510和第二組存儲(chǔ)器元件2520上形成分開的第二電極2500、2505?；蛘撸瑢㈨敳侩姌O材質(zhì)2110、2310、第一相變材質(zhì)2100以及第二相變材質(zhì)2300可圖案為位線以及存儲(chǔ)器材質(zhì)條，并因此第二電極2110、2310可包括對(duì)應(yīng)位線的一部份，并且第一組存儲(chǔ)器元件2510和第二組存儲(chǔ)器元件2520可包括存儲(chǔ)器材質(zhì)條的一部份。在區(qū)域602、604配置于同一陣列的實(shí)施例中，位線和存儲(chǔ)器材質(zhì)條可形成為延伸于區(qū)域602、604之間并同時(shí)接觸第一組底部電極2010和第二組底部電極2020。上文所提及的所有專利、專利申請(qǐng)以及出版物公開并入本發(fā)明以供參考。以上描述使用了諸如"之上"、"之下"、"頂部"、"底部"、"上方"、"下方"等術(shù)語(yǔ)。這些術(shù)語(yǔ)用于描述和權(quán)利要求范圍中是為了有助于理解本發(fā)明并非以限制方式進(jìn)行使用。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬
技術(shù)領(lǐng)域：
中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定的范圍為準(zhǔn)。權(quán)利要求1、一種集成電路，其特征在于，包括位于襯底上的多個(gè)存儲(chǔ)單元，所述多個(gè)存儲(chǔ)單元包括第一組存儲(chǔ)單元，包括第一可編程電阻存儲(chǔ)器材質(zhì)；以及第二組存儲(chǔ)單元，包括第二可編程電阻存儲(chǔ)器材質(zhì)，所述第一可編程電阻存儲(chǔ)器材質(zhì)和所述第二可編程電阻存儲(chǔ)器材質(zhì)具有不同屬性，使得所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元具有不同的操作存儲(chǔ)器特性。2、根據(jù)權(quán)利要求l所述的集成電路，其特征在于所述第一可編程電阻存儲(chǔ)器材質(zhì)具有第一幾何形狀的主動(dòng)區(qū)；以及所述第二可編程電阻存儲(chǔ)器材質(zhì)具有第二幾何形狀的主動(dòng)區(qū)，所述第二幾何形狀不同于所述第一幾何形狀。3、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，更包括偏壓電路，適于施加脈沖來(lái)控制所述多個(gè)存儲(chǔ)單元，所述脈沖包括第一脈沖，施加至所述第一組存儲(chǔ)單元內(nèi)的存儲(chǔ)單元；以及第二脈沖，施加至所述第二組存儲(chǔ)單元內(nèi)的存儲(chǔ)單元，所述第一脈沖和所述第二脈沖的脈沖寬度和脈沖高度中的至少一個(gè)具有不同值。4、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元配置于陣列內(nèi)，所述第一組存儲(chǔ)單元位于所述陣列內(nèi)的第一位置，所述第二組存儲(chǔ)單元位于所述陣列內(nèi)的第二位置。5、根據(jù)權(quán)利要求l所述的集成電路，其特征在于所述第一組存儲(chǔ)單元配置在位于所述襯底的第一位置的第一陣列內(nèi)；以及所述第二組存儲(chǔ)單元配置在位于所述襯底的第二位置并與所述第一陣列間隔的第二陣列內(nèi)。6、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一存儲(chǔ)器材質(zhì)和所述第二存儲(chǔ)器材質(zhì)包括不同的硫?qū)倩锊馁|(zhì)。7、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)存儲(chǔ)單元更包括第三組存儲(chǔ)單元，其包括第三可編程電阻存儲(chǔ)器材質(zhì)，所述第三可編程電阻存儲(chǔ)器材質(zhì)的屬性不同于所述第一可編程電阻存儲(chǔ)器材質(zhì)和所述第二可編程電阻存儲(chǔ)器材質(zhì)，使得所述第三組存儲(chǔ)單元具有不同于所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元的操作存儲(chǔ)器特性。8、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元包括具有相同物理配置的存儲(chǔ)器元件。9、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元包括具有不同物理配置的存儲(chǔ)器元件。10、根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元包括不同類型的存取裝置。11、一種集成電路的制造方法，其特征在于，所述方法包括在襯底上形成第一組存儲(chǔ)單元并包括第一可編程電阻存儲(chǔ)器材質(zhì)；以及在所述襯底上形成第二組存儲(chǔ)單元并包括第二可編程電阻存儲(chǔ)器材質(zhì)，所述第一可編程電阻存儲(chǔ)器材質(zhì)和所述第二可編程電阻存儲(chǔ)器材質(zhì)具有不同屬性，使得所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元具有不同的操作存儲(chǔ)器特性。12、根據(jù)權(quán)利要求11所述的集成電路的制造方法，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元配置于陣列內(nèi)，所述第一組存儲(chǔ)單元位于所述陣列內(nèi)的第一位置，所述第二組存儲(chǔ)單元位于所述陣列內(nèi)的第二位置。13、根據(jù)權(quán)利要求ll所述的集成電路的制造方法，其特征在于所述第一組存儲(chǔ)單元配置在位于所述襯底的第一位置的第一陣列內(nèi)；以及所述第二組存儲(chǔ)單元配置在位于所述襯底的第二位置并且與所述第一陣列間隔的第二陣列內(nèi)。14、根據(jù)權(quán)利要求11所述的集成電路的制造方法，其特征在于，所述第一存儲(chǔ)器材質(zhì)和所述第二存儲(chǔ)器材質(zhì)包括不同的硫?qū)倩锊馁|(zhì)。15、根據(jù)權(quán)利要求11所述的集成電路的制造方法，其特征在于，更包括在所述襯底上形成第三組存儲(chǔ)單元并且包括第三可編程電阻存儲(chǔ)器材質(zhì)，所述第三可編程電阻存儲(chǔ)器材質(zhì)的屬性不同于所述第一可編程電阻存儲(chǔ)器材質(zhì)和所述第二可編程電阻存儲(chǔ)器材質(zhì)，使得所述第三組存儲(chǔ)單元具有不同于所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元的操作存儲(chǔ)器特性。16、根據(jù)權(quán)利要求11所述的集成電路的制造方法，其特征在于，所述第一組存儲(chǔ)單元和所述第二組存儲(chǔ)單元包括不同類型的存取裝置。17、一種集成電路的制造方法，其特征在于，所述方法包括提供具有頂面的存儲(chǔ)器存取層，所述存儲(chǔ)器存取層包括延伸至所述存儲(chǔ)器存取層的所述頂面的第一組導(dǎo)電觸點(diǎn)和第二組導(dǎo)電觸點(diǎn)；形成第一組存儲(chǔ)器元件，包括電性耦接于所述第一組導(dǎo)電觸點(diǎn)的第一存儲(chǔ)器材質(zhì)；以及形成第二組存儲(chǔ)器元件，包括電性耦接于所述第二組導(dǎo)電觸點(diǎn)的第二存儲(chǔ)器材質(zhì)，所述第一存儲(chǔ)器材質(zhì)和所述第二存儲(chǔ)器材質(zhì)具有不同屬性，使得所述第一組存儲(chǔ)器元件和所述第二組存儲(chǔ)器元件具有不同的操作存儲(chǔ)器特性。18、根據(jù)權(quán)利要求17所述的集成電路的制造方法，其特征在于所述第一組存儲(chǔ)器元件包括第一可編程電阻存儲(chǔ)器材質(zhì)；以及所述第二組存儲(chǔ)器元件包括第二可編程電阻存儲(chǔ)器材質(zhì)。19、根據(jù)權(quán)利要求17所述的集成電路的制造方法，其特征在于，所述形成第一組存儲(chǔ)器元件的步驟和所述形成第二組存儲(chǔ)器元件的步驟包括在所述存儲(chǔ)器存取層上形成電介質(zhì)；形成貫穿所述電介質(zhì)的第一組介層窗以暴露所述第一組導(dǎo)電觸點(diǎn)，以及形成貫穿所述電介質(zhì)層的第二組介層窗以暴露所述第二組導(dǎo)電觸點(diǎn)；在所述第一組介層窗和所述第二組介層窗內(nèi)形成所述第一存儲(chǔ)器材質(zhì)；形成覆蓋所述第一存儲(chǔ)器材質(zhì)的掩模并選擇性移除所述第二組介層窗內(nèi)的所述第一存儲(chǔ)器材質(zhì)；以及在所述第二組介層窗內(nèi)形成所述第二存儲(chǔ)器材質(zhì)。20、根據(jù)權(quán)利要求17所述的集成電路的制造方法，其特征在于，所述形成第一組存儲(chǔ)器元件的步驟和所述形成第二組存儲(chǔ)器元件的步驟包括在所述存儲(chǔ)器存取層上形成電介質(zhì)形成貫穿所述電介質(zhì)的第一組介層窗以暴露所述第一組導(dǎo)電觸點(diǎn)，以及形成貫穿所述電介質(zhì)的第二組介層窗以暴露所述第二組導(dǎo)電觸點(diǎn)；在所述第一組介層窗和所述第二組介層窗內(nèi)形成犧牲材質(zhì)；形成覆蓋所述第二組介層窗的掩模并選擇性移除所述第一組介層窗內(nèi)的所述犧牲材質(zhì)；在所述第一組介層窗內(nèi)形成所述第一存儲(chǔ)器材質(zhì)；形成覆蓋所述第一組介層窗的第二掩模并選擇性移除在所述第二組介層窗內(nèi)的所述犧牲材質(zhì)；以及在所述第二組介層窗內(nèi)形成所述第二存儲(chǔ)器材質(zhì)。21、根據(jù)權(quán)利要求17所述的集成電路的制造方法，其特征在于，所述形成第一組存儲(chǔ)器元件的步驟和所述形成第二組存儲(chǔ)器元件的步驟包括在所述存儲(chǔ)器存取層上形成電介質(zhì)；形成位于所述電介質(zhì)上并覆蓋所述第二組導(dǎo)電觸點(diǎn)的第一掩模；形成貫穿所述電介質(zhì)的第一組介層窗以暴露所述第一組導(dǎo)電觸點(diǎn)；在所述第一組介層窗內(nèi)形成所述第一存儲(chǔ)器材質(zhì)；形成覆蓋所述第一組介層窗的第二掩模；形成貫穿所述電介質(zhì)的第二組介層窗以暴露所述第二組導(dǎo)電觸點(diǎn)；以及在所述第二組介層窗內(nèi)形成所述第二存儲(chǔ)器材質(zhì)。22、根據(jù)權(quán)利要求17所述的集成電路的制造方法，其特征在于，所述形成第一組存儲(chǔ)器元件的步驟和所述形成第二組存儲(chǔ)器元件的步驟包括在所述存儲(chǔ)器存取層上的電介質(zhì)內(nèi)形成第一組底部電極和第二組底部電極，所述第一組底部電極位于所述第一組導(dǎo)電觸點(diǎn)上，所述第二組底部電極位于所述第二組導(dǎo)電觸點(diǎn)上；形成位于所述電介質(zhì)上且覆蓋所述第一組底部電極和所述第二組底部電極的所述第一存儲(chǔ)器材質(zhì)；在所述第一存儲(chǔ)器材質(zhì)上形成第一頂部電極材質(zhì)；移除覆蓋所述第二組底部電極的所述第一存儲(chǔ)器材質(zhì)和所述第一頂部電極材質(zhì)；形成位于所述第二組底部電極上并覆蓋所述第一組底部電極的第二存儲(chǔ)器材質(zhì)；在所述第二存儲(chǔ)器材質(zhì)上形成第二頂部電極材質(zhì)；刻蝕覆蓋所述第一組底部電極的所述第二存儲(chǔ)器材質(zhì)以暴露覆蓋所述第一組底部電極的所述第一頂部電極材質(zhì)；以及圖案化所述第一頂部電極材質(zhì)和所述第二頂部電極材質(zhì)以及所述第一存儲(chǔ)器材質(zhì)和所述第二存儲(chǔ)器材質(zhì)。全文摘要本發(fā)明公開了一種集成電路及其制造方法。集成電路包括位于襯底上的多個(gè)存儲(chǔ)單元。此多個(gè)存儲(chǔ)單元包括第一組存儲(chǔ)單元，包括第一存儲(chǔ)器材質(zhì)；以及第二組存儲(chǔ)單元，包括第二存儲(chǔ)器材質(zhì)。第一存儲(chǔ)器材質(zhì)和第二存儲(chǔ)器材質(zhì)具有不同屬性，使得第一存儲(chǔ)單元和第二組存儲(chǔ)單元具有不同的操作存儲(chǔ)器特性。文檔編號(hào)H01L27/24GK101656261SQ200910139069公開日2010年2月24日申請(qǐng)日期2009年5月15日優(yōu)先權(quán)日2008年8月19日發(fā)明者龍翔瀾申請(qǐng)人:旺宏電子股份有限公司