專利名稱：半導(dǎo)體封裝及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片封裝，且特別是涉及一種先進(jìn)的四方扁平
無引腳(advanced Quad Flat No Lead, aQFN)的半導(dǎo)體芯片封裝及其制作 方法，其中半導(dǎo)體芯片封裝具有標(biāo)記引腳與角落引腳。
背景技術(shù)：
由于小尺寸芯片的處理功率逐漸增加，因此，半導(dǎo)體芯片日益復(fù)雜化。 對(duì)此，封裝技術(shù)例如是以提高引腳密度的方式來減少印刷線路板上的封裝 體的腳位面積(footprint area)。在一些封裝技術(shù)中，例如四方扁平無引腳 (Quad Flat No Lead, QFN)是通過提供連接至一導(dǎo)線架的可拋棄部的多 排內(nèi)引腳與多排外引腳的方式，來增加引腳密度。然而，前述導(dǎo)線架的工 藝無法制作二排以上的引腳，因此當(dāng)使用者對(duì)于導(dǎo)線架之引腳密度的需求 越來越高時(shí)，如何利用封裝技術(shù)來形成所需的引腳密度，實(shí)為一待解決的 問題。
此外，期望以例如降低封裝體的高度等方法來更進(jìn)一步地縮小封裝尺 寸。同時(shí)，對(duì)于封裝體而言，也希望能維持封裝膠體與引腳之間的封膠接 合力(mold locking)。另外，期望能有助于封裝體以表面黏著的方式接合 至一印刷線路板上，舉例來說，當(dāng)將封裝體表面黏著至印刷線路板時(shí)，封 裝體難以定位。此外，也期望增加封裝體表面黏著至印刷線路板的可靠度， 舉例來說，因引腳與封裝體的熱膨脹系數(shù)不同所產(chǎn)生的應(yīng)力會(huì)集中在封裝 體的角落，以致于接近封裝體的角落并連接印刷線路板的焊點(diǎn)容易裂開， 而降低表面黏著的可靠度。因此，期望制定出符合這些目標(biāo)(或期望)的 一封裝工藝。然而，目前的封裝方法可符合部分目標(biāo)，但無法符合多數(shù)或 全部的目標(biāo)
發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體封裝，包括一芯片墊、多個(gè)第一引腳、多個(gè)第 二引腳、 一半導(dǎo)體芯片以及一封裝膠體。芯片墊包括一上表面與一下表面。
第一引腳配置于芯片墊周圍的一引腳置放區(qū)中，其中各第一引腳包括一上 表面、 一下表面、 一上傾斜部與一下傾斜部。下表面具有一第一表面積。 上傾斜部鄰接于各第一引腳的上表面。下傾斜部鄰接于各第一引腳的下表 面。第二引腳配置于引腳置放區(qū)的多個(gè)角落區(qū)域中，其中各第二引腳包括 一上表面、 一下表面、 一上傾斜部與一下傾斜部。下表面具有一第二表面 積，其中第二引腳的第二表面積的一平均值大于第一引腳的第一表面積的 一平均值至少50%。上傾斜部鄰接于各第二引腳的上表面。下傾斜部鄰接 于各第二引腳的下表面。半導(dǎo)體芯片配置于芯片墊上，并電性連接至第一 引腳與第二引腳。封裝膠體形成在半導(dǎo)體芯片、第一引腳與第二引腳上， 以實(shí)質(zhì)上覆蓋各第一引腳的上傾斜部與各第二引腳的上傾斜部，且各第一 引腳的下傾斜部與各第二引腳的下傾斜部至少部分延伸出封裝膠體的一 下表面。
本發(fā)明提出一種半導(dǎo)體封裝的制作方法如下所述。首先，提供一金屬 載板，其包括一下表面、 一上表面、多個(gè)周邊凸塊、 一標(biāo)記凸塊、 一第一 金屬層與一第二金屬層。上表面包括一芯片承載區(qū)。各周邊凸塊配置于芯 片墊周圍的一引腳置放區(qū)中并具有一上表面。標(biāo)記凸塊配置于引腳置放區(qū) 中并具有一上表面。第一金屬層形成在標(biāo)記凸塊與周邊凸塊的上表面上。 第二金屬層形成在金屬載板的下表面之位于芯片承載區(qū)、標(biāo)記凸塊與周邊 凸塊下方的部分上。接著，貼附一第一半導(dǎo)體芯片至芯片承載區(qū)。然后， 電性連接第一半導(dǎo)體芯片至標(biāo)記凸塊與周邊凸塊。之后，形成一封裝膠體 于第一半導(dǎo)體芯片、標(biāo)記凸塊與周邊凸塊上。接著，蝕刻金屬載板的下表 面之未覆蓋第二金屬層的區(qū)域，以使標(biāo)記凸塊、周邊凸塊與芯片承載區(qū)彼 此分離而形成一標(biāo)記引腳、多個(gè)引腳與一芯片墊，且標(biāo)記引腳包括鄰接于 標(biāo)記引腳的一下表面的一傾斜蝕刻區(qū)，各引腳包括鄰接于各引腳的一下表 面的一傾斜蝕刻區(qū)，其中各引腳的的下表面具有一第一表面積，標(biāo)記引腳
的下表面的一第二表面積大于引腳的第一表面積的一平均值至少50。％，芯 片墊包括鄰接于芯片墊之一下表面的一傾斜蝕刻區(qū)，以及芯片墊的傾斜蝕 刻區(qū)、標(biāo)記引腳的傾斜蝕刻區(qū)與引腳的傾斜蝕刻區(qū)至少部分延伸出封裝膠體的一下表面。
本發(fā)明提出一種半導(dǎo)體封裝包括一芯片墊、多個(gè)第一引腳、 一標(biāo)記引 腳、 一第一半導(dǎo)體芯片以及一封裝膠體。芯片墊包括一上表面、 一下表面、 一上傾斜部與一下傾斜部，其中上傾斜部鄰接于芯片墊的上表面，下傾斜 部鄰接于芯片墊的下表面。第一引腳配置于芯片墊的周邊的一引腳置放區(qū) 中，其中各第一引腳包括一上表面、 一下表面、 一上傾斜部與一下傾斜部， 其中下表面具有一第一表面積，上傾斜部鄰接于各第一引腳的上表面，下 傾斜部鄰接于各第一引腳的下表面。 一標(biāo)記引腳包括一上表面、 一下表面、 一上傾斜部與一下傾斜部，下表面的形狀不同于各第一引腳的下表面的形 狀，上傾斜部鄰接于標(biāo)記引腳的上表面，下傾斜部鄰接于標(biāo)記引腳的下表 面。第一半導(dǎo)體芯片配置在芯片墊上，并電性連接至第一引腳與標(biāo)記引腳。 封裝膠體形成在第一半導(dǎo)體芯片、第一引腳與標(biāo)記引腳上，以實(shí)質(zhì)上覆蓋 芯片墊的上傾斜部、第一引腳的上傾斜部與標(biāo)記引腳的上傾斜部，且芯片 墊的下傾斜部、第一引腳的下傾斜部與標(biāo)記引腳的下傾斜部至少部分延伸 出封裝膠體的一下表面。
為讓本發(fā)明之上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配 合所附圖式作詳細(xì)說明如下。


圖1繪示本發(fā)明一實(shí)施例的一半導(dǎo)體封裝的剖面圖。 圖2繪示本發(fā)明一實(shí)施例的芯片墊的放大剖面圖。 圖3繪示本發(fā)明一實(shí)施例的引腳的放大剖面圖。
圖4繪示本發(fā)明一實(shí)施例的一金屬載板的一部分的上視圖。 圖5繪示本發(fā)明一實(shí)施例的一金屬載板的工藝剖面圖。 圖6繪示本發(fā)明一實(shí)施例的一半導(dǎo)體封裝的工藝剖面圖。 圖7繪示本發(fā)明一實(shí)施例的一包括多個(gè)堆棧芯片的半導(dǎo)體封裝的工藝 剖面圖。
圖8繪示本發(fā)明一實(shí)施例的半導(dǎo)體封裝的工藝以及表面黏著半導(dǎo)體封 裝的工藝的剖面圖。
圖9繪示本發(fā)明一實(shí)施例的半導(dǎo)體封裝的工藝以及其表面黏著工藝的剖面圖。
圖10繪示本發(fā)明一實(shí)施例的一金屬載板的一部份的上視圖，金屬載 板包括一標(biāo)記凸塊與多個(gè)擴(kuò)大周邊凸塊。
圖11繪示圖10的實(shí)施例的半導(dǎo)體封裝的剖面圖。
主要元件符號(hào)說明
100、 100a、 100b、 1100:半導(dǎo)體封裝、封裝體
101:
102:
102a
102b
104、
106
108
111
112 112a 112b 114: 116、 140: 142: 144、
145
146 148 150、 157、 162、 166:
芯片墊 芯片
第一心片
第一心片 104a、 104b:
導(dǎo)線
封裝體 凹穴
凹穴底部 中心部分 ,212b:凹槽 周邊區(qū)
117、 126、 127、 516:金屬層
206、 204-引腳間距
206:距離
突出距離
151、 154、 160、 152、 208、 218、
平面
155、 164、 212、 502:上表面
153、 156、 253、 504、 1118、 1120:下表面
308:側(cè)面171:引腳
171A、 171B:外引腳
202、 202A、 202B、 402、 1002:基底
208a、 308a:下傾斜部
208a、 308a傾斜蝕刻區(qū)
208b 、 308b:尖端
208c、 218、 308c:上傾斜部
212a:中心區(qū)
213、 213B、 1004:(中心)凸起部
210、 310:保護(hù)層
400、 500、 1000:金屬載板
402、 1002:芯片承載區(qū)
404、 1004:(中心)凸起部、周邊區(qū)
404a:第一部分、接地段
404b:第二部分、電源段
406、 1006:周邊凸起部、周邊凸塊
408:角落周邊凸起部
500:金屬載板
500a、 500b:部分 501銅板
506:(第一)光阻層 508:(第二)光阻層
510:(第一)外露區(qū) 512:(第二)外露區(qū) 514:(第一)金屬層 516:(第二)金屬層
518、 620:區(qū)域 600a、 600b:封裝體
700:連接層
800、 802:焊錫膏、焊料接合部
10804、 806:液態(tài)焊茅斗塊
808、 908:印刷線路板
900:焊錫膏 902:焊料塊 1001:引腳置放區(qū) 1008:標(biāo)記凸塊 1010:擴(kuò)大周邊凸塊 1108:標(biāo)記引腳 1110:擴(kuò)大引腳
具體實(shí)施例方式
圖1繪示本發(fā)明一實(shí)施例的一半導(dǎo)體封裝100的剖面圖。半導(dǎo)體封裝 100包括一芯片墊101，其具有一周邊區(qū)114，且周邊區(qū)114定義出具有一 凹穴底部112的一凹穴111。周邊區(qū)114可視情況而完全圍繞凹穴111或 部分圍繞凹穴lll。凹穴底部112包括一中心部分112a。再者，凹穴底部 112還可包括一圍繞中心部分112a的凹槽112b。中心部分112a可大略位 于凹穴底部112的中心，也可不位于凹穴底部112的中心，舉例來說，凹 槽112b具有不規(guī)則的寬度。凹槽112b可以視情況而選擇性地完全圍繞中 心部分112a，或是部分地圍繞中心部分112a。芯片102可通過一黏著層(未 繪示)黏著至凹穴底部112。黏著層可為導(dǎo)電材料或非導(dǎo)電材料，例如非 導(dǎo)電的環(huán)氧樹脂(epoxy)。在本實(shí)施例中，芯片102黏著于中心部分112a。 芯片102的主動(dòng)面上的接墊106通過導(dǎo)線104電性連接至引腳171，并可 通過導(dǎo)線104電性連接至少部分的周邊區(qū)114。引腳171配置于芯片102 的周邊，并完全或部分地圍繞芯片墊101。
圖2繪示本發(fā)明一實(shí)施例之芯片墊101的放大剖面圖。芯片墊101包 括一側(cè)面208，其可完全或部分地圍繞芯片墊101。在本實(shí)施例中，側(cè)面 208包括一上傾斜部208c，其相鄰于周邊區(qū)114的一上表面151并朝像遠(yuǎn) 離凹穴111的方向。側(cè)面208包括一下傾斜部208a，其相鄰于上傾斜部 208c并朝向遠(yuǎn)離凹穴111的方向。周邊區(qū)114還包括一上傾斜部218，其 相鄰于上表面151且朝向凹穴111。傾斜部208a、 208c、 218可為直線形或弧形，且不垂直于周邊區(qū)114的上表面151 。側(cè)面208包括一尖端208b。
圖3繪示本發(fā)明一實(shí)施例的引腳171的放大剖面圖。引腳171包括一 側(cè)面308，側(cè)面308可完全或部分地圍繞引腳171。在本實(shí)施例中，側(cè)面 308包括一上傾斜部308c，其相鄰于引腳171的一上表面155。側(cè)面308 還包括一下傾斜部308a，其相鄰于引腳171的一下表面157。傾斜部308a、 308c可為直線形或弧形，且不垂直于引腳171的上表面155與下表面157。 側(cè)面308包括一尖端308b。
請(qǐng)參照?qǐng)D1、圖2與圖3， 一封裝膠體108形成于芯片102、芯片墊 101與引腳171上，以實(shí)質(zhì)上填滿凹穴111以及實(shí)質(zhì)上覆蓋周邊區(qū)114的 上傾斜部218。封裝膠體108也實(shí)質(zhì)上覆蓋芯片墊101的上傾斜部208c以 及引腳171的上傾斜部308c。在前述中，"實(shí)質(zhì)上"可代表封裝膠體108填 滿具有芯片102配置于凹穴底部112的凹穴111，且"實(shí)質(zhì)上"亦可代表封 裝膠體108填滿凹穴111以避免空氣或濕氣，且覆蓋芯片102、導(dǎo)線104 與上傾斜部208c、 218、 308c以避免受到氧化、濕氣或其它外界環(huán)境的影 響，進(jìn)而滿足封裝的需求。在本實(shí)施例中，芯片墊101的下傾斜部208a 與引腳171的下傾斜部308a至少部分是從封裝膠體108的下表面160向 外延伸?；蛘呤?，芯片墊101的下傾斜部208a與引腳171的下傾斜部308a 其中之一是從封裝膠體108的下表面160向外延伸。
傾斜的上傾斜部208c、 218、 308c可顯著地增加接觸面積，以利于使 封裝膠體108黏著至芯片墊101，以及使封裝膠體108黏著至引腳171。 并且，可加強(qiáng)封裝膠體108中的芯片墊101與引腳171的封膠接合力(mold locking)。這也可增加濕氣擴(kuò)散進(jìn)半導(dǎo)體封裝100的路徑長度與時(shí)間。
在本實(shí)施例中，上傾斜部208c、308c實(shí)質(zhì)上具有凹面(concave profile)。 在前述中，"實(shí)質(zhì)上"可代表上傾斜部208c、 308c通常呈現(xiàn)凹形，例如是向 內(nèi)凹向芯片墊101與引腳171的中心的圓弧形，且上傾斜部208c、 308c 可包括不同表面或是具有小尖端的粗糙表面，前述小尖端可為由芯片墊 101與引腳171的中心凸向外的圓弧形。舉例來說，圖3繪示引腳171的 上傾斜部308c是向內(nèi)凹向芯片墊101與引腳171的中心的圓弧形。此時(shí)， 上傾斜部308c具有粗糙的表面。在封膠時(shí)，前述粗糙的表面可與封裝膠 體108接合，而增加封裝膠體108中的引腳171的接合力(mold locking)。
12形成前述粗糙的表面的方法可以是精準(zhǔn)地控制蝕刻工藝或是其它適當(dāng)?shù)?br> 工藝。相同地，下傾斜部208a、 308a實(shí)質(zhì)上具有凹面。在前述中，"實(shí)質(zhì) 上"可代表下傾斜部208a、308a通常呈現(xiàn)凹形，例如是向內(nèi)凹向芯片墊101 與引腳171的中心的圓弧形。舉例來說，圖3繪示引腳171的下傾斜部308a 是向內(nèi)凹向引腳171的中心的圓弧形。相同地，上傾斜部218實(shí)質(zhì)上具有 凹面。在前述中，"實(shí)質(zhì)上"可代表上傾斜部218通常呈現(xiàn)凹形，例如是向 內(nèi)凹向周邊區(qū)114的中心的圓弧形。舉例來說，圖2繪示周邊區(qū)114的上 傾斜部218為內(nèi)凹向周邊區(qū)114的中心的圓弧形。
在此可以另一種方式來描述芯片墊101。舉例來說，在圖2中，芯片 墊101包括一基底202，其具有一上表面212與一下表面153。上表面151 上的一凸起部213從基底202向上延伸并鄰近于基底202的一邊緣。 一側(cè) 面208延伸于凸起部213的上表面151與基底202的下表面153之間，并 包括一尖端208b。 一側(cè)面218延伸于凸起部213的上表面151與基底202 的上表面212之間。
在一實(shí)施例中，基底202的上表面212包括一中心區(qū)212a，芯片102 配置于中心區(qū)212a上。再者，上表面212還包括一圍繞中心區(qū)212a的凹 槽212b。中心區(qū)212a的位置接近上表面212的中心，但也可不接近上表 面212的中心，舉例來說，凹槽212b的寬度不規(guī)則。凹槽212b可完全圍 繞或或部分圍繞中心區(qū)212a。
在此可以另一種方式來描述封裝膠體108。舉例來說，在圖1、圖2 與圖3中，封裝膠體108形成于芯片102、芯片墊101與引腳171上，故 封裝膠體108實(shí)質(zhì)上覆蓋基底202的上表面212以及側(cè)面218。封裝膠體 108實(shí)質(zhì)上部分覆蓋側(cè)面208之位于尖端208b以上的部分，以及側(cè)面308 之位于尖端308b以上的部分。在前述中，"實(shí)質(zhì)上"代表封裝膠體108覆 蓋基底202的上表面212，其中芯片102配置上表面212上，"實(shí)質(zhì)上"也 代表封裝膠體108覆蓋芯片102、導(dǎo)線104、基底202的上表面212、側(cè)面 218、側(cè)面208之位于尖端208b上方的部分以及側(cè)面308之位于尖端308b 上方的部分，以避免氧化、濕氣或其它環(huán)境因素的影響，進(jìn)而滿足封裝的 需求。至少部分的側(cè)面208之低于尖端208b的部分是突出于封裝膠體108 的下表面160。相似地，至少部分的側(cè)面308之低于尖端308b的部分是突出于封裝膠體108的下表面160。
半導(dǎo)體封裝100還包括一金屬層116 (如圖1所示)，金屬層116配置 在周邊區(qū)114的上表面151，金屬層116可選則性地配置于凸起部213的 上表面151 (如圖2所示)。此外，半導(dǎo)體封裝100還包括一金屬層117 (如 圖1所示)，金屬層117配置在芯片墊101的下表面153，金屬層117可選 擇性地配置在基底202的下表面153 (如圖2所示)。如圖1所示，半導(dǎo)體 封裝100還包括一配置于引腳171之上表面155上的金屬層126，以及一 配置于引腳171之下表面157上的金屬層127。前述金屬層的形成方法包 括電鍍法或無電鍍法。期望前述金屬層可良好地黏著于芯片墊101與引腳 171的表面、金屬層可與導(dǎo)線104可良好地連接，以及金屬層可保護(hù)芯片 墊101與引腳171的表面免于受到氧化或外界環(huán)境因素的影響?；谇笆?目標(biāo)，前述金屬層包括一鎳層，鎳層接觸芯片墊101的表面151、 153以 及引腳171的表面155、 157，且一金層或鈀層覆蓋鎳層。金屬層選擇性地 包括一層合金層，合金層包括鎳與金或鈀，或者是合金層包括鎳、金與鈀。
請(qǐng)參照?qǐng)Dl、圖2與圖3，芯片墊101的下傾斜部208a及/或引腳171 的下傾斜部308a延伸出封裝膠體108的下表面160 —突出距離(standoff distance) 148，突出距離148可視情況決定包括或不包括金屬層117、 127 的厚度。突出距離148可視為側(cè)面208之低于尖端208b的部分及/或側(cè)面 308之低于尖端308b的部分突出于封裝膠體108的下表面160的距離。芯 片墊101及/或引腳171之突出于封裝膠體108的下表面160的部分可使芯 片墊101及/或引腳171暴露出更多可與焊料接合的面積，以利于芯片墊 101焊接至印刷線路板。而且，可有助于提升半導(dǎo)體封裝IOO表面黏著至 印刷線路板的可靠度。在一實(shí)施例中，尖端208b離基底202的下表面153 較近，而離凸起部213的上表面151較遠(yuǎn)，且尖端308b離引腳171的下 表面157較近，而離引腳171的上表面155較遠(yuǎn)。
在某些實(shí)施例中，突出距離148約介于20% 50%或約介于25% 45%的芯片墊101及/或至少一引腳171的厚度，雖然突出距離148并不限 于這些范圍，在其它實(shí)施例中，突出距離148約介于5% 75%的芯片墊 101的厚度142。芯片墊101的厚度142為周邊區(qū)114的上表面151與芯 片墊101的下表面153之間的距離。若金屬層116、 117配置于芯片墊101的表面151、 153上，則厚度142為金屬層116的上表面150以及金屬層 117的下表面152之間的距離。相似地，對(duì)于引腳171而言，若金屬層126、 127配置于引腳171的表面155、 157上，則厚度142為金屬層126的上表 面154與金屬層127的下表面156之間的距離。如前所述，相對(duì)于金屬層 116、 117、 126、 127可得到不同的距離。然而，若無部分或無全部的金屬 層116、 117、 126、 127，則芯片墊101的表面151與表面153之間的距離 相似于引腳171的表面155與表面157之間的距離。
在一實(shí)施例中，包括金屬層116、 117的芯片墊101的厚度142實(shí)質(zhì) 上相等于一包括金屬層126、 127的引腳171的厚度142，且厚度142約 0.125毫米。在本實(shí)施例中，芯片墊101及至少一引腳171突出于封裝膠 體108之下表面160的突出距離148約介于0.025毫米 0.0625毫米或是 介于0.03毫米 0.05毫米。芯片墊101的側(cè)面208的尖端208b實(shí)質(zhì)上齊 平于至少一引腳171的側(cè)面308的尖端308b。在另一實(shí)施例中，芯片墊 101及/或至少一引腳171的厚度142可大于或小于0.125毫米。
當(dāng)突出距離148占厚度142的一較大的比例時(shí)(約20% 50%)，容 易降低封裝膠體108中的芯片墊101及/或引腳171的封膠接合力，但卻容 易增加表面黏著于印刷線路板上的半導(dǎo)體封裝100的可靠度。同時(shí)，增加 進(jìn)行底部蝕刻所需的時(shí)間與成本(請(qǐng)參照?qǐng)D6)。因此，可考慮前述兩個(gè)因 素來決定突出距離148占厚度142的比例。
一模蓋(mold cap)高度140為介于封裝膠體108的上表面164與金 屬層116的上表面150之間的距離。相同地，對(duì)于一引腳171而言，模蓋 高度140為介于封裝膠體108的上表面164與金屬層126的上表面154之 間的距離。模蓋高度140通常夠大，而足以使芯片102與導(dǎo)線104包覆在 封裝膠體108中。在一實(shí)施例中，模蓋高度140約介于0.4毫米至1毫米 (例如0.675毫米)，而且，只要模蓋高度140足以使封裝膠體108包覆芯 片102與導(dǎo)線104即可。封裝膠體108之位于芯片墊101之凹穴111內(nèi)的 部分可將芯片102固定在凹穴底部112的中心部分112a (如圖1所示)。 換言之，芯片102可配置于基底202的上表面212的中心區(qū)212a (如圖2 所示)。
在圖1與圖2中，距離206為中心部分112a (或中心區(qū)212a)相對(duì)
15于金屬層116的上表面150的深度。距離204為凹槽112b (或凹槽212b) 相對(duì)于金屬層116的上表面150的深度。在一些實(shí)施例中，距離206約為 55% 80%的距離204，但距離206并不限于此范圍。在一實(shí)施例中，距 離206約為0.065毫米，距離204約為0.095毫米。距離204與距離206 可大于或小于前述數(shù)值，只要距離204與距離206小于芯片墊101的厚度 142—特定數(shù)值，例如O.Ol毫米。較佳地，中心部分112a(或中心區(qū)212a) 與凹槽112b (或凹槽212b)是以蝕刻的方式形成(請(qǐng)參照?qǐng)D5)，而非以 電鍍的方式在周邊區(qū)114 (或凸起部213)進(jìn)行增層。相較于蝕刻工藝， 電鍍工藝的成本較高且需耗費(fèi)較長的時(shí)間，且關(guān)于蝕刻工藝的部分在圖5 中將有詳盡地介紹。
通過將芯片102配置在凹穴底部112 (基底202的上表面212)上， 可使芯片102的上表面相對(duì)于金屬層116的上表面150降低距離206，或 是相對(duì)于各引腳171上的金屬層126的上表面154降低距離206。因此， 可降低模蓋高度140，以薄化半導(dǎo)體封裝100。此外，可使芯片102的下 表面更接近金屬層117的下表面152 (兩者間距縮短了距離206)。因此， 可加強(qiáng)芯片102所產(chǎn)生的熱傳導(dǎo)至芯片墊101的導(dǎo)熱效率。
請(qǐng)同時(shí)參照?qǐng)Dl、圖2與圖3，高度差146為通過中心部分112a (或 中心區(qū)212a)之最高點(diǎn)的一平面166與封裝膠體108的下表面160之間的 距離。封裝膠體108的下表面160基本上符合(至少接近)封裝膠體108 之位于凹槽112b (或凹槽212b)的下表面。在某些實(shí)施例中，高度差146 約介于0.02毫米至0.04毫米之間，但高度差146并不限于此范圍。在某 些實(shí)施例中，金屬層116的上表面150可位于平面166之上約0.05毫米至 0.08毫米之處，但金屬層116的位置并不限于此。而且，芯片墊101的側(cè) 面208的尖端208b以及至少一引腳171的側(cè)面308的尖端308b可位于平 面166之下。高度差146與尖端208b、 308b相對(duì)于平面166的位置皆可 通過蝕刻工藝來加以控制，例如通過一頂側(cè)蝕刻工藝(請(qǐng)參照?qǐng)D5)。
距離144為封裝膠體108的側(cè)面162至任一引腳171的側(cè)面308的最 短距離。在圖1的實(shí)施例中，距離144為最左側(cè)的外引腳171A的尖端308b 至側(cè)面162的距離。在某些實(shí)施例中，距離144約介于0.1毫米至0.3毫 米，但距離144并不限于此。封裝膠體108之位于最左邊的外引腳171A之左側(cè)的部分以及封裝膠體108之位于最右邊的外引腳171B之右側(cè)的部
分可避免在切割外引腳171A、 171B(如圖6)以及在使用半導(dǎo)體封裝100
時(shí)剝離。
引腳間距145 (亦可視為電極間距)為二相鄰引腳171的中心點(diǎn)的間 距。在某些實(shí)施例中，引腳間距145約介于0.35毫米至0.55毫米，但引 腳間距145不限于此。再者，可通過蝕刻工藝來控制引腳間距145，例如 利用一頂側(cè)蝕刻工藝(如圖5所示)。
在圖3中， 一保護(hù)層310實(shí)質(zhì)上覆蓋至少一引腳171的下傾斜部308a。 在前述中，"實(shí)質(zhì)上"代表保護(hù)層310覆蓋至少一引腳171的下傾斜部308a， 以充分保護(hù)下方金屬免于受到氧化、濕氣以及其它外界環(huán)境因素的影響， 進(jìn)而滿足封裝的需求。封裝膠體108實(shí)質(zhì)上覆蓋上傾斜部308c (或側(cè)面 308之位于尖端308b以上的部分)，但未完全覆蓋下傾斜部308a (或側(cè)面 308之位于尖端308b以下的部分)，或至少未覆蓋下傾斜部308a之從封裝 膠體108的下表面160延伸而出的部分。因此，除了位于引腳171之下表 面157的保護(hù)金屬層127 (如圖1所示)以外，保護(hù)層310可保護(hù)下方金 屬(通常為銅或銅合金)免于(或減少)受到氧化或腐蝕的影響。 一相似 的保護(hù)層可配置于芯片接墊101的下傾斜部208a(或是側(cè)面208之位于尖 端208b下方的部分)。在圖2中， 一保護(hù)層210實(shí)質(zhì)上覆蓋芯片墊101之 下傾斜部208a。保護(hù)層210以及在芯片墊101之下表面153上的保護(hù)金屬 層117 (如圖1所示)足以保護(hù)芯片墊101的下方金屬，進(jìn)而滿足封裝的 需求?！?br> 在一實(shí)施例中，保護(hù)層210、 310可包括一金屬層。金屬層包括至少 一錫層、 一鎳層與一金層。另外，金屬層可包括一具有二種或二種以上的 前述金屬的合金層。金屬層可通過浸漬法、電鍍法、無電鍍法或其它適合 的方法附著在下傾斜部208a、 308a上。
在其它實(shí)施例中，保護(hù)層210、 310包括一焊接材料。焊接材料包括 一焊錫膏。焊錫膏可選擇性地配置于下傾斜部208a、 308a上，同時(shí)，保 護(hù)金屬層117、 127 (無焊錫膏)實(shí)質(zhì)上覆蓋芯片墊101的下表面153以及 至少一引腳171的下表面157。在前述中，"實(shí)質(zhì)上"代表保護(hù)金屬層117、 127覆蓋下表面153、 157，以保護(hù)下方金屬免于受到氧化、濕氣與其它外界環(huán)境因素的影響，進(jìn)而滿足封裝的需求。保護(hù)金屬層117、 127亦于蝕 刻工藝中保護(hù)下方金屬(如圖5所示)。另外，焊錫膏可配置于下傾斜部
208a、 308a以及下表面153、 157上。然后，干燥或固化焊錫膏。另外， 可回焊(reflow)并固化焊錫膏，以形成一焊接材料凸塊。
在其它實(shí)施例中，保護(hù)層210、 310可包括一有機(jī)保焊劑(organic solderability preservative, OSP)層。使有機(jī)保焊劑層附著在下傾斜部208a、 308a上的方法包括浸漬法或漂洗一有機(jī)溶液的方式或其它適合的工藝。有 機(jī)溶液中的有機(jī)材料包括一咪唑基材料(imidazole-based material)。有機(jī) 保焊劑層可選擇性地配置于下傾斜部208a、 308a，或選擇性地配置于芯片 墊101的下表面153或至少一引腳171的下表面157上。若有機(jī)保焊劑層 是配置在下表面153、 157上，則不需多一道移除有機(jī)保焊劑層的工藝， 因?yàn)樵诤附有酒瑝|101與至少一引腳171至一印刷線路板時(shí)，有機(jī)保焊劑 層在到達(dá)焊接溫度時(shí)就會(huì)揮發(fā)。
使用一焊接材料及/或一有機(jī)材料作為保護(hù)層210、 310的原因至少有 二個(gè)。第一，焊接材料或有機(jī)材料的成本少于金屬(例如鎳、金、錫)。 第二，焊接材料或有機(jī)材料可直接形成在芯片墊101與至少一引腳171上， 而不需使用電鍍或無電鍍工藝，因此，保護(hù)層210、 310的工藝較為簡化。
圖4繪示本發(fā)明之一實(shí)施例的一金屬載板400的一部分的上視圖。金 屬載板400的形成方式如圖5所示。金屬載板400包括一基底402，基底 402具有一從基底402向外延伸的中心凸起部404。在前述中，"中心"代 表中心凸起部404的位置接近金屬載板400的中心部分(如圖4所示)。 圖4的中心凸起部404的位置也可以改變，例如可位于金屬載板400的邊 緣。圖4中的中心凸起部404是完全圍繞基底402，此外，在其它實(shí)施例 中，中心凸起部404可以是部分圍繞基底402。多個(gè)周邊凸起部406配置 在基底402的周圍。圖4中的周邊凸起部406完全圍繞基底402，但是， 在其它實(shí)施例中，周邊凸起部406可以是部分圍繞基底402。 一角落周邊 凸起部408配置于金屬載板400的一角落，角落周邊凸起部408的形狀及 /或尺寸不同于其它的周邊凸起部406。角落周邊凸起部408可為一識(shí)別標(biāo) 記(recognitionmark)，其可于表面黏著時(shí)幫助封裝體定位。
金屬載板400之畫剖面線的部分(中心凸起部404、周邊凸起部406、角落周邊凸起部408)尚未蝕刻，因此，這些部分突出于金屬載板400的
其它部分(包括基底402)，前述金屬載板400的其它部分已從頂側(cè)被蝕刻 過(如圖5所示)。在一實(shí)施例中，周邊凸起部406排成至少三排并配置 在基底402的至少一側(cè)。請(qǐng)參照?qǐng)D6，在底側(cè)蝕刻工藝(bottom side etching) 之后，分離基底402與周邊凸起部406以形成芯片墊101與引腳171 (如 圖1至圖3所述)。因?yàn)橹苓呁蛊鸩?06毋須連接至一導(dǎo)線架的一可拋棄 部分(如同四方扁平無引腳的導(dǎo)線架)，故相較于現(xiàn)有的四方扁平無引腳 工藝，圖5與圖6的工藝較容易制得二排或二排以上的引腳171。
在一實(shí)施例中，在底側(cè)蝕刻之后(如圖6所示)，中心凸起部404包 括一接地段，其通過導(dǎo)線(例如導(dǎo)線104)電性連接至芯片(例如芯片102)。 接地段可為一接地環(huán)，接地環(huán)包括整個(gè)中心凸起部404。在另一實(shí)施例中， 接地段可為中心凸起部404的一第一部分404a，且一電源段可為中心凸起 部404的一第二部分404b。在本實(shí)施例中，基底402的一連接接地段404a 的第一部份可電性獨(dú)立于基底402的一連接電源段404b的第二部分?？?通過蝕刻工藝、切割工藝或其它適合的工藝來物理性地分離基底402的第 一部分與第二部分(例如沿虛線410分離基底402的第一部分與第二部 分)，以使第一部分電性獨(dú)立于第二部分。
必須了解的是，關(guān)于圖4中的金屬載板400也可以另一種方式來描述。 舉例來說，金屬載板400包括一芯片承載區(qū)402與一周邊區(qū)404。多個(gè)周 邊凸塊406可配置于芯片承載區(qū)402周邊。
圖5繪示本發(fā)明一實(shí)施例之一金屬載板500的工藝剖面圖。 一第一光 阻層506形成于一銅板501的一上表面502，且一第二光阻層508形成于 銅板501的一下表面504。光阻層506、 508的形成方法包括涂布、印刷或 是其它適合的形成方法。選擇部分的光阻層506、 508進(jìn)行曝光顯影，以 在銅板501上形成第一外露區(qū)510與第二外露區(qū)512?？衫靡还庹?未 繪示)來進(jìn)行光化學(xué)反應(yīng)，以定義光阻層506、 508。
然后，第一金屬層514形成在外露區(qū)510上，且第二金屬層516形成 在外露區(qū)512上。金屬層514、 516相同于前述提及的金屬層116、 117、 126、 127。之后，剝除光阻層506、 508。接著，蝕刻銅板510的上表面 502之未覆蓋金屬層514的多個(gè)區(qū)域518，以形成前述的中心區(qū)212a、中
19心凸起部213以及周邊凸起部406。或者是，蝕刻區(qū)域518可形成前述的 芯片承載區(qū)402與周邊凸塊406，以作為金屬載板500的一部分。蝕刻工
藝?yán)鐬轫攤?cè)蝕刻工藝。
金屬載板500包括多個(gè)相互連接的部分，例如部分500a與部分500b。 各部分包括前述的中心區(qū)212a、中心凸起部213以及周邊凸起部406。
圖6繪示本發(fā)明一實(shí)施例之半導(dǎo)體封裝100的工藝剖面圖。在金屬載 板500的各部分(例如部分500a、 500b)的一中心區(qū)212a (或芯片承載 區(qū)402)上貼附一芯片102。各芯片102可通過前述的一黏著層(未繪示) 貼附至金屬載板500上。各芯片102通過導(dǎo)線104電性連接至周邊凸起部 406 (或周邊凸塊406)。然后， 一封裝膠體108形成在各芯片102以及各 周邊凸起部406上。封裝膠體108可包括一合成樹脂(synthetic resin)，且 其形成方法包括壓模法(molding method),例如轉(zhuǎn)移成型(transfer molding)。接著，蝕刻金屬載板500的下表面之未覆蓋金屬層516的多個(gè) 區(qū)域620，以分離周邊凸起部406以及中心凸起部213，并形成前述引腳 171與芯片墊101。蝕刻工藝?yán)鐬榈讉?cè)蝕刻工藝。引腳171與芯片墊101 形成于各互連且共享封裝膠體108的封裝體中(例如互連的封裝體600a、 600b)。利用切割的方式將互連的封裝體600a、 600b分離成半導(dǎo)體封裝 100a、 100b。切割的方法例如為鋸切(sawing),其可使半導(dǎo)體封裝100a、 100b具有實(shí)質(zhì)上垂直的側(cè)面。
圖7繪示本發(fā)明一實(shí)施例的一包括多個(gè)堆棧芯片的半導(dǎo)體封裝100的 工藝剖面圖。貼附一第一芯片102a至一金屬載板500的各部分(例如部 分500a、 500b)的一中心區(qū)212a (或芯片承載區(qū)402)。各第一芯片102a 通過一前述的黏著層(未繪示)黏著至金屬載板500。然后，各第一芯片 102a可通過多條導(dǎo)線104a電性連接至一中心凸起部213 (或周邊區(qū)404) 的至少一部分。在另一實(shí)施例中，各第一芯片102a電性連接至一個(gè)或多 個(gè)周邊凸起部406。
然后，在各第一芯片102a的上表面上配置一連接層700。 一第二芯片 102b通過連接層700配置于各第一芯片102a的上表面上。各第二芯片102b 通過多條導(dǎo)線104b電性連接至周邊凸起部406。在另一實(shí)施例中，各第二 芯片102b電性連接至至少部分的中心凸起部213。周邊凸起部460與中心凸起部213之與第二芯片102b電性連接的部分電性獨(dú)立于周邊凸起部460 與中心凸起部213之與第一芯片102a電性連接的部分。
之后，封裝膠體108形成在各組堆棧芯片102a、 102b上以及各周邊 凸起部406上。接著，蝕刻金屬載板500的下表面之未覆蓋金屬層516的 區(qū)域620，以分離周邊凸起部406與中心凸起部213，并形成前述引腳171 與芯片墊101 。引腳171與芯片墊101可形成在各互連且共享封裝膠體108 的封裝體中(例如互相連接的封裝體600a、 600b)。利用切割的方式將互 連的封裝體600a、 600b分離成半導(dǎo)體封裝100a、 100b。
在一實(shí)施例中，連接層700例如為一黏著層。黏著層例如為一導(dǎo)電材 料或一不導(dǎo)電材料(例如一不導(dǎo)電的環(huán)氧樹脂)。黏著層例如為一液態(tài)黏 著層或一膜狀黏著層(例如一雙面膠帶)。黏著層亦可為一導(dǎo)線上薄膜型 的黏著層(film-on-wire adhesive layer),其特性相似于膜狀黏著層但具有 較大的厚度。
在一實(shí)施中，芯片102b延伸過芯片102a的周邊。使用導(dǎo)線上薄膜型 的黏著層的優(yōu)點(diǎn)為此種黏著層厚度較大，因此，當(dāng)芯片102b黏著至此種 黏著層上時(shí)，可使芯片102a、 102b之間保持一較大的間距，而利于將導(dǎo) 線104a連接至芯片102a。若是未使用導(dǎo)線上薄膜型的黏著層，則連接層 700除了包括液態(tài)黏著層及/或膜狀黏著層之外，還包括一分隔組件。分隔 組件是用來分隔芯片102a、 102b并增加芯片102a、 102b之間的間距，以 利于將導(dǎo)線104a連接至芯片102a。
如前所述，可通過將芯片102配置于凹穴底部112 (或基底202的上 表面212)上的方式來減少半導(dǎo)體封裝100的厚度。對(duì)于圖7中之具有堆 棧芯片的半導(dǎo)體封裝100而言，利用凹穴111所提供的額外空間來薄化半 導(dǎo)體封裝100相當(dāng)重要。此外，芯片堆棧的順序亦相當(dāng)重要。舉例來說， 在圖7中，芯片102b延伸過凹穴111并部分覆蓋芯片墊101的周邊區(qū)114， 因此，芯片102b不能配置在凹穴底部112上。然而，芯片102a的尺寸較 小，故可配置于凹穴底部112上。在本實(shí)施例中，當(dāng)芯片102a的高度加 上連接層700的高度夠大，而足以在配置于周邊區(qū)114的金屬層116的上 表面(導(dǎo)線104a)上形成一足夠的間距時(shí)，芯片102b可配置在芯片102a 的頂部。圖8繪示本發(fā)明一實(shí)施例之半導(dǎo)體封裝100的工藝以及表面黏著半導(dǎo) 體封裝100的工藝的剖面圖。如前所述，引腳171與芯片墊101形成于各 互連且共享封裝膠體108的封裝體中(例如互連的封裝體600a、 600b)。 在本實(shí)施例中， 一焊錫膏802覆蓋至少一引腳171的一傾斜蝕刻區(qū)308a 與一金屬層127的一下表面156，其中金屬層127配置于引腳171之下表 面157上。接著，固化焊錫膏802形成一焊料接合部802，以應(yīng)用于之后 的表面黏著工藝中。焊錫膏800可覆蓋芯片墊101的一傾斜蝕刻區(qū)208a 以及芯片墊101的一金屬層117的一下表面152。通過切割的方式，可將 互連的封裝體600a、 600b分割成封裝體100a、 100b。
在表面黏著封裝體100a時(shí)，回焊焊料接合部800、 802，以形成液態(tài) 焊料塊804、 806。接著，使液態(tài)的焊料塊804、 806接觸一印刷線路板808， 并固化液態(tài)的焊料塊804、 806。焊料接合部800、 802具有足夠的焊料， 因此，當(dāng)回焊焊料以及表面接合封裝體100a時(shí)，焊料可作為一保護(hù)層， 以保護(hù)傾斜蝕刻區(qū)208a、 308a。
除了使用焊料作為保護(hù)層，圖8的表面黏著工藝還有一個(gè)優(yōu)點(diǎn)就是可 通過回焊焊料接合部800、 802的方式表面黏著封裝體100a。前述優(yōu)點(diǎn)可 在表面黏著封裝體100a時(shí)，省去現(xiàn)有技術(shù)需在印刷線路板808上另外形 成焊錫膏的步驟。
圖9繪示本發(fā)明一實(shí)施例之半導(dǎo)體封裝100的工藝以及其表面黏著工 藝的剖面圖。在本實(shí)施例中，封裝體100不具有用以表面黏著的焊料接合 部800、 802。 一保護(hù)層(例如前述的有機(jī)保焊劑層)覆蓋芯片墊101的一 傾斜蝕刻區(qū)208a以及至少一引腳171的一傾斜蝕刻區(qū)308a。接著，配置 焊錫膏900于印刷線路板908上，以預(yù)備進(jìn)行封裝體100的表面黏著工藝。 在表面黏著封裝體100之后，回焊焊錫膏，然后，固化成焊料塊902以將 封裝體100黏著至印刷線路板908。
如前所述，當(dāng)表面黏著封裝體100以及回焊焊料時(shí)，焊料可作為一保 護(hù)層，以保護(hù)傾斜蝕刻區(qū)208a、 308a。
圖IO繪示本發(fā)明一實(shí)施例之一金屬載板1000的一部份的上視圖，金 屬載板1000包括一標(biāo)記凸塊1008與多個(gè)擴(kuò)大周邊凸塊1010。金屬載板 100的形成方式如圖5所示。金屬載板1000包括一芯片承載區(qū)1002。芯片承載區(qū)1002包括一周邊區(qū)1004。在圖10中，周邊區(qū)1004完全圍繞芯 片承載區(qū)1002，但是，在其它實(shí)施例中，周邊區(qū)1004也可以是部分圍繞 芯片承載區(qū)1002。在圖10中，部分的金屬載板1000可在金屬載板1000 中有不同的配置方式，例如加寬金屬載板1000的邊緣。多個(gè)周邊凸塊1006 配置在一圍繞芯片承載區(qū)1002的引腳置放區(qū)1001內(nèi)。雖然圖10中的周 邊凸塊1006與引腳置放區(qū)1001是完全圍繞芯片承載區(qū)1002，但是，在其 它實(shí)施例中，周邊凸塊1006與引腳置放區(qū)1001也可以是部分圍繞芯片承 載區(qū)1002。標(biāo)記凸塊1008與擴(kuò)大周邊凸塊1010可配置于引腳置放區(qū)1001 的角落(如圖10所示)，或是配置于引腳置放區(qū)1001的其它區(qū)域。
金屬載板1000之畫有斜線的部分(即周邊區(qū)1004、周邊凸塊1006、 標(biāo)記凸塊1008以及擴(kuò)大周邊凸塊IOIO)未被蝕刻，故突出于金屬載板1000 的其它部分(包括芯片承載區(qū)1002),前述金屬載板1000的其它部分已被 頂側(cè)蝕刻處理過(請(qǐng)見圖5)。如圖4所述，周邊凸塊1006排列成至少三 排，并配置在芯片承載區(qū)1002的至少一側(cè)。
圖11繪示圖10的實(shí)施例之半導(dǎo)體封裝1100的剖面圖。圖11為圖10 在經(jīng)過底側(cè)蝕刻(如圖6所示)之后沿A-A線段的剖面圖。芯片承載區(qū) 1002、周邊凸塊1006、標(biāo)記凸塊1008以及擴(kuò)大周邊凸塊1010彼此分離， 并形成芯片墊101、引腳171、 一標(biāo)記引腳1108與多個(gè)擴(kuò)大引腳1110。芯 片墊101與引腳171如圖1至圖3所述。除了標(biāo)記引腳1108與擴(kuò)大引腳 1110的形狀及/或尺寸可能不同于引腳171之外，標(biāo)記引腳1108與擴(kuò)大引 腳1110的特性與引腳171的特性相似。此外，標(biāo)記引腳1108的形狀及/ 或尺寸可能不同于擴(kuò)大引腳1110的形狀及/或尺寸。由于標(biāo)記引腳1108的 形狀及/或尺寸可能不同于擴(kuò)大引腳1110以及其它引腳171的形狀及/或尺 寸，標(biāo)記引腳1108可做為一辨認(rèn)標(biāo)志，以解決表面黏著時(shí)封裝體的對(duì)位 問題。或者，由于引腳1108、 1110的結(jié)構(gòu)類似，因此，半導(dǎo)體封裝HOO 包括一獨(dú)立的辨認(rèn)標(biāo)志，例如一形成在封裝膠體108或芯片墊101上的標(biāo) 志。半導(dǎo)體封裝not)的其它特征則如同圖1至圖3對(duì)于半導(dǎo)體封裝100 的描述。必須了解的是，多個(gè)芯片102可堆棧在半導(dǎo)體封裝iioo中(如 圖7所述)。
在一實(shí)施例中，標(biāo)記引腳1108的一下表面1118的一表面積大于其它引腳171的一下表面157的一平均表面積至少50%。再者，擴(kuò)大引腳1110
的一下表面1120的一平均表面積大于其它引腳171的一下表面157的一 平均表面積至少50% (例如1.5倍、2倍或3倍)。如圖10所示，標(biāo)記引 腳1108與擴(kuò)大引腳1110配置在引腳置放區(qū)1001的角落。當(dāng)進(jìn)行表面黏 著工藝時(shí)，下表面1118及/或下表面1120具有較多的面積，而有助于將擴(kuò) 大引腳1110及/或標(biāo)記引腳1108通過焊料黏著至印刷線路板。由于封裝膠 體108與引腳1108、 1110的熱膨脹系數(shù)不同，以致于半導(dǎo)體封裝1100之 角落的應(yīng)力最大，而下表面1118及/或下表面1120具有較多的面積可增加 位于半導(dǎo)體封裝1100之角落的焊料接點(diǎn)的強(qiáng)度。這可降低焊料接點(diǎn)斷裂 的可能性，進(jìn)而增加表面黏著的可靠度。
在一實(shí)施例中，標(biāo)記引腳1108的下表面1118實(shí)質(zhì)上為圓形，且各擴(kuò) 大引腳1110的下表面1120實(shí)質(zhì)上為方形?；蛘呤?，標(biāo)記引腳1108的下 表面1118實(shí)質(zhì)上為方形，且各擴(kuò)大引腳1110的下表面1120實(shí)質(zhì)上為圓形。 在本實(shí)施中，"實(shí)質(zhì)上"是指下表面1118、 1120毋須為標(biāo)準(zhǔn)的方形或圓形。 舉例來說，各擴(kuò)大引腳1110的下表面1120主要為方形，但角是圓形的而 非直角。下表面1118、 1120包括不均勻或粗糙的表面(具有微小尖端的 表面，且這些微小尖端分別從引腳1108、 1110的中心向外延伸)。
必須了解的是，也可以其它的方式描述圖10中的金屬載板1000。舉 例來說，金屬載板1000可包括一基底1002與一中心凸起部1004。凸起部 1004亦可為一中心凸起部1004。多個(gè)周邊凸起部1006、標(biāo)記凸塊1008 以及擴(kuò)大凸塊1010配置于基底1002周邊。
雖然本發(fā)明己以實(shí)施例公開如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可作 些許的更動(dòng)與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定的為準(zhǔn)。
2權(quán)利要求
1.一種半導(dǎo)體封裝，其特征在于，包括一芯片墊，包括一上表面與一下表面；多個(gè)第一引腳，配置于該芯片墊周圍的一引腳置放區(qū)中，其中各該第一引腳包括一上表面；一下表面，具有一第一表面積；一上傾斜部，鄰接于各該第一引腳的該上表面；一下傾斜部，鄰接于各該第一引腳的該下表面；多個(gè)第二引腳，配置于該引腳置放區(qū)的多個(gè)角落區(qū)域中，其中各該第二引腳包括一上表面；一下表面，具有一第二表面積，其中所述多個(gè)第二引腳的所述多個(gè)第二表面積的一平均值大于所述多個(gè)第一引腳的所述多個(gè)第一表面積的一平均值至少50％；一上傾斜部，鄰接于各該第二引腳的該上表面；一下傾斜部，鄰接于各該第二引腳的該下表面；一半導(dǎo)體芯片，配置于該芯片墊上，并電性連接至所述多個(gè)第一引腳與所述多個(gè)第二引腳；以及一封裝膠體，形成在該半導(dǎo)體芯片、所述多個(gè)第一引腳與所述多個(gè)第二引腳上，以實(shí)質(zhì)上覆蓋各該第一引腳的該上傾斜部與各該第二引腳的該上傾斜部，且各該第一引腳的該下傾斜部與各該第二引腳的該下傾斜部至少部分延伸出該封裝膠體的一下表面。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，所述多個(gè)第二引腳包括一標(biāo)記引腳，該標(biāo)記引腳的形狀不同于其它的所述多個(gè)第二引腳的形 狀。
3. 如權(quán)利要求2所述的半導(dǎo)體封裝，其特征在于，該標(biāo)記引腳的形狀 實(shí)質(zhì)上為圓形，且其它的所述多個(gè)第二引腳的形狀實(shí)質(zhì)上為方形。
4. 如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該芯片墊包括一上傾斜部，鄰接于該芯片墊的該上表面；以及一下傾斜部，鄰接于該芯片墊的該下表面，其中該封裝膠體實(shí)質(zhì)上覆 蓋該芯片墊的該上傾斜部，且該芯片墊的該下傾斜部至少部分延伸出該封 裝膠體的一下表面。
5. 如權(quán)利要求1所述的半導(dǎo)體封裝，其特征在于，該芯片墊包括一周 邊區(qū)，該周邊區(qū)包括一上表面并定義出一凹穴，該凹穴具有一凹穴底部。
6. 如權(quán)利要求5所述的半導(dǎo)體封裝，其特征在于，該凹穴底部包括一 中心部分與圍繞該中心部分的一凹槽，且該半導(dǎo)體芯片配置于該中心部分上。
7. 如權(quán)利要求5所述的半導(dǎo)體封裝，其特征在于，該半導(dǎo)體芯片電性 連接至該芯片墊的至少部分的該周邊區(qū)。
8. —種半導(dǎo)體封裝的制作方法，其特征在于，包括提供一金屬載板，其包括 一下表面；一上表面，包括一芯片承載區(qū)；多個(gè)周邊凸塊，各該周邊凸塊配置于該芯片墊周圍的一引腳置放區(qū)中并具有一上表面；一標(biāo)記凸塊，配置于該引腳置放區(qū)中并具有一上表面； 一第一金屬層，形成在該標(biāo)記凸塊與所述多個(gè)周邊凸塊的所述多個(gè)上表面上；一第二金屬層，形成在該金屬載板的該下表面的位于該芯片承 載區(qū)、該標(biāo)記凸塊與所述多個(gè)周邊凸塊下方的部分上； 貼附一第一半導(dǎo)體芯片至該芯片承載區(qū)；電性連接該第一半導(dǎo)體芯片至該標(biāo)記凸塊與所述多個(gè)周邊凸塊； 形成一封裝膠體于該第一半導(dǎo)體芯片、該標(biāo)記凸塊與所述多個(gè)周邊凸 塊上；以及蝕刻該金屬載板的該下表面的未覆蓋該第二金屬層的區(qū)域，以使該標(biāo) 記凸塊、所述多個(gè)周邊凸塊與該芯片承載區(qū)彼此分離而形成一標(biāo)記引腳、 多個(gè)引腳與一芯片墊，且該標(biāo)記引腳包括鄰近于該標(biāo)記引腳的一下表面的 一傾斜蝕刻區(qū)，各該引腳包括鄰近于各該引腳的一下表面的一傾斜蝕刻區(qū)，其中各該引腳的的該下表面具有一第一表面積，該標(biāo)記引腳的該下表 面的一第二表面積大于所述多個(gè)引腳的所述多個(gè)第一表面積的一平均值 至少50%，該芯片墊包括鄰近于該芯片墊的一下表面的一傾斜蝕刻區(qū)，以 及該芯片墊的該傾斜蝕刻區(qū)、該標(biāo)記引腳的該傾斜蝕刻區(qū)與所述多個(gè)引腳 的所述多個(gè)傾斜蝕刻區(qū)至少部分延伸出該封裝膠體的一下表面。
9. 如權(quán)利要求8所述的半導(dǎo)體封裝的制作方法，其特征在于，該標(biāo)記 引腳的該下表面的形狀不同于所述多個(gè)引腳的所述多個(gè)下表面的形狀。
10. 如權(quán)利要求9所述的半導(dǎo)體封裝的制作方法，其特征在于，該標(biāo)記引腳的形狀實(shí)質(zhì)上為圓形，且各該引腳的形狀實(shí)質(zhì)上為方形。
11. 一種半導(dǎo)體封裝，其特征在于，包括 一芯片墊，包括一上表面； 一下表面；一上傾斜部，鄰接于該芯片墊的該上表面； 一下傾斜部，鄰接于該芯片墊的該下表面； 多個(gè)第一引腳，配置于該芯片墊的周邊的一引腳置放區(qū)中，其中各該 第一引腳包括一上表面；一下表面，具有一第一表面積； 一上傾斜部，鄰接于各該第一引腳的該上表面； 一下傾斜部，鄰接于各該第一引腳的該下表面； 一標(biāo)記引腳，包括 一上表面；一下表面，其形狀不同于各該第一引腳的該下表面的形狀； 一上傾斜部，鄰接于該標(biāo)記引腳的該上表面； 一下傾斜部，鄰接于該標(biāo)記引腳的該下表面； 一第一半導(dǎo)體芯片，配置在該芯片墊上，并電性連接至所述多個(gè)第一 引腳與該標(biāo)記引腳；以及一封裝膠體，形成在該第一半導(dǎo)體芯片、所述多個(gè)第一引腳與該標(biāo)記 引腳上，以實(shí)質(zhì)上覆蓋該芯片墊的該上傾斜部、所述多個(gè)第一引腳的所述多個(gè)上傾斜部與該標(biāo)記引腳的該上傾斜部，且該芯片墊的該下傾斜部、所 述多個(gè)第一引腳的所述多個(gè)下傾斜部與該標(biāo)記引腳的該下傾斜部至少部 分延伸出該封裝膠體的一下表面。
12. 如權(quán)利要求ll所述的半導(dǎo)體封裝，其特征在于，該標(biāo)記引腳的 形狀實(shí)質(zhì)上為方形，且各該第一引腳的形狀實(shí)質(zhì)上為圓形。
13. 如權(quán)利要求ll所述的半導(dǎo)體封裝，其特征在于，還包括多個(gè)第 二引腳，所述多個(gè)第二引腳配置于該引腳置放區(qū)的多個(gè)角落區(qū)域中，其中 各該第二引腳包括一上表面；一下表面，具有一第三表面積，其中所述多個(gè)第二引腳的所述多個(gè)第 三表面積的一平均值大于所述多個(gè)第一表面積的該平均值至少50%; 一上傾斜部，鄰近于各該第二引腳的該上表面；以及 一下傾斜部，鄰近于各該第二引腳的該下表面。
14. 如權(quán)利要求13所述的半導(dǎo)體封裝，其特征在于，還包括一保護(hù) 層，該保護(hù)層實(shí)質(zhì)上覆蓋所述多個(gè)第一引腳至少其中之一、所述多個(gè)第二 引腳至少其中一與該標(biāo)記引腳的所述多個(gè)下傾斜部與所述多個(gè)下表面。
全文摘要
一種半導(dǎo)體封裝包括一芯片墊、多個(gè)第一引腳、多個(gè)第二引腳、一半導(dǎo)體芯片以及一封裝膠體。第一引腳配置于芯片墊周圍的一引腳置放區(qū)中。第二引腳配置于引腳置放區(qū)的多個(gè)角落區(qū)域中。各引腳包括一上傾斜部與一下傾斜部。第二引腳的下表面的表面積的平均值大于第一引腳的下表面的表面積的平均值至少50％。半導(dǎo)體芯片配置于芯片墊上并連接至各引腳。封裝膠體實(shí)質(zhì)上覆蓋引腳的上傾斜部，且引腳的下傾斜部至少部分延伸出封裝膠體的一下表面。本發(fā)明還提出一種半導(dǎo)體封裝的制作方法。
文檔編號(hào)H01L23/488GK101540310SQ200910127498
公開日2009年9月23日 申請(qǐng)日期2009年3月13日 優(yōu)先權(quán)日2008年3月14日
發(fā)明者張簡寶徽, 胡平正, 陳建文 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司