專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其工藝與表面粘著型半導(dǎo)體封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體芯片封裝，且特別是有關(guān)于一種具有一保
護(hù)層以提高表面粘著(surface m'oimting)的進(jìn)階式四方扁平無引腳封裝結(jié) 構(gòu)(advanced Quad Flat No Lead, aQFN)及其工藝。
背景技術(shù)：
由于使用者對(duì)于小尺寸芯片的處理能力的需求越來越大，因此半導(dǎo)體 芯片也變得更加復(fù)雜。為了解決上述的問題，封裝技術(shù)逐漸發(fā)展，舉例而 說，由增加引腳密度來降低一封裝體固定在一印刷電路板上的覆蓋面積。 此外，有些封裝技術(shù)，例如四方扁平無引腳封裝(Quad Flat No Lead, QFN)，
可由提供多行的內(nèi)引腳與外引腳連接至一導(dǎo)線架的一可拋棄部，來增加引 腳密度。然而，這類的導(dǎo)線架的制作方式很難達(dá)成兩行以外的引腳，因此 當(dāng)使用者對(duì)于導(dǎo)線架的引腳密度的需求越來越高時(shí)，如何利用封裝技術(shù)來 形成所需的引腳密度，實(shí)為一待解決的問題。
此外，除了增加引腳密度之外，使用者更希望能由其它的方式來降低 封裝體的大小，例如是降低封裝體的高度。同時(shí)，也希望能維持一封裝膠 體與引腳之間的結(jié)合力(iDolc] locking),并促進(jìn)封裝體能由表面粘著技術(shù) 接合于一印刷電路板上。當(dāng)然，也可以制定一符合上述的這些目的的封裝 工藝。然而，目前現(xiàn)有的封裝技術(shù)只能符合上述其中一些目的，而不符合 多數(shù)或是所有的目的。

發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)，其包括芯片座、多個(gè)引腳、半導(dǎo)體 芯片、封裝膠體以及保護(hù)層。芯片座包括具有上表面且以凹穴底部定義凹穴的周圍邊緣區(qū)域、配置鄰接于周圍邊緣區(qū)域的上表面且面向遠(yuǎn)離凹穴的 上傾斜部，以及配置鄰接于上傾斜部且面向遠(yuǎn)離凹穴的下傾斜部。這些引 腳圍繞芯片座，且每一引腳包括上表面、下表面、配置鄰接于每一引腳的 上表面的上傾斜部以及配置鄰接于每一引腳的下表面的下傾斜部。半導(dǎo)體 芯片配置于凹穴底部且電性連接至這些引腳。封裝膠體形成于半導(dǎo)體芯片 與這些引腳上，以實(shí)質(zhì)上填充于凹穴且實(shí)質(zhì)上覆蓋芯片座的上傾斜部與這 些引腳的這些上傾斜部，而芯片座的下傾斜部與這些引腳的這些下傾斜部 至少部分從封裝膠體的下表面向外延伸。保護(hù)層實(shí)質(zhì)上覆蓋至少這些引腳 之一的下傾斜部與下表面。
本發(fā)明提出一種半導(dǎo)體封裝結(jié)構(gòu)的工藝。首先，提供金屬承載板。金 屬承載板包括下表面、具有芯片放置區(qū)的上表面、多個(gè)環(huán)繞芯片放置區(qū)周 圍凸塊、第一金屬鍍層與第二金屬鍍層。每一周圍凸塊具有上表面，第一 金屬鍍層形成于這些周圍凸塊的這些上表面上。第二屬鍍層形成于對(duì)應(yīng)芯 片放置區(qū)下方與這些周圍凸塊下方的金屬承載板的下表面上。接著，貼附 半導(dǎo)體芯片于芯片放置區(qū)。電性連接半導(dǎo)體芯片至這些周圍凸塊。形成封 裝膠體于半導(dǎo)體芯片與這些周圍凸塊上。之后，蝕刻第二金屬鍍層之外的 金屬承載板的下表面的區(qū)域，以使這些周圍凸塊與芯片放置區(qū)分離而形成 多個(gè)引腳與芯片座，每一引腳具有配置鄰接于每一引腳的下表面的傾斜蝕 刻區(qū)，芯片座具有配置鄰接于芯片座的下表面的傾斜蝕刻區(qū)，芯片座的傾 斜蝕刻區(qū)與這些引腳的這些傾斜蝕刻區(qū)至少部分從封裝膠體的下表面向 外延伸。最后，實(shí)質(zhì)上覆蓋焊料膏至少這些引腳之一的傾斜蝕刻區(qū)與下表 面。
本發(fā)明提出一種表面粘著型半導(dǎo)體封裝結(jié)構(gòu)，其包括芯片座、多個(gè)引 腳、半導(dǎo)體芯片、封裝膠體、印刷電路板以及第一焊料凸塊。芯片座包括 基部與突出部，其中基部具有上表面與下表面，突出部具有上表面且從基 部向上延伸并配置鄰接于基部的周圍邊緣。這些引腳環(huán)繞芯片座，且至少 這些引腳其中之一具有第一尖端的第一側(cè)表面。半導(dǎo)體芯片配置于基部的 上表面且電性連接至這些引腳。封裝膠體形成于半導(dǎo)體芯片與這些引腳 上，以實(shí)質(zhì)上覆蓋基部的上表面與第一尖端上方的第一側(cè)表面的至少一上 部分，而第一尖端下方的第一側(cè)表面的至少一下部分突出于封裝膠體的下表面。第一焊料凸塊實(shí)質(zhì)上覆蓋第一尖端下方的第一側(cè)表面的下部分，其 中第一焊料凸塊用以將第一尖端下方的第一側(cè)表面的下部分貼附于印刷
電路板上。此外，第一側(cè)表面的下部分突出于封裝膠體的下表面的隔開距 離介于至少這些引腳之一厚度的20%至50%之間。


為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配 合附圖作詳細(xì)說明如下，其中
圖1為本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。 圖2為本發(fā)明的一實(shí)施例的一種芯片座的放大剖面示意圖。 圖3為本發(fā)明的一實(shí)施例的一種引腳的放大剖面示意圖。 圖4為本發(fā)明的一實(shí)施例的一種金屬承載板的一部分的上視圖。
圖5繪示本發(fā)明的一實(shí)施例的一種金屬承載板的工藝。
圖6繪示本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的工藝。
圖7繪示本發(fā)明的一實(shí)施例的一種具有多堆棧芯片的半導(dǎo)體封裝結(jié)構(gòu)
的工藝。
圖8繪示本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)進(jìn)行表面粘著工藝 的流程示意圖。
圖9繪示本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)進(jìn)行表面工藝的 流程示意圖。
具體實(shí)施例方式
圖1為本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的剖面示意圖。在本 實(shí)施例中，封裝體100包括一具有一周圍邊緣區(qū)域114的芯片座101，其 中周圍邊緣區(qū)域114以一凹穴底部112定義出一凹穴111。周圍邊緣區(qū)域 114可完全地環(huán)繞凹穴111，但于其它實(shí)施例中，周圍邊緣區(qū)域114亦可 部分地環(huán)繞凹穴lll。凹穴底部112具有一中心部112a。凹穴底部112也 可包括一環(huán)繞中心部112a的凹陷部112b。中心部112a例如是位于凹穴底 部112的中央，但當(dāng)凹陷部112b的寬度不一致時(shí)，中心部112a亦可不位 于凹穴底部112的中央。凹陷部112b可完全地可完全地環(huán)繞中心部112a，但于其它實(shí)施例中，凹陷部112b亦可部分地環(huán)繞中心部112a。芯片102 由一粘著層(未繪示)貼附于凹穴底部112。粘著層例如是一導(dǎo)電粘著材料 或一非導(dǎo)電粘著材料，其中非導(dǎo)電粘著材料例如是非導(dǎo)電環(huán)氧樹脂 (印oxy)。在本實(shí)施例中，芯片102貼附于中心部112a。芯片102的主動(dòng) 面上的多個(gè)焊墊106通過多條焊線104電性連接至這些引腳171與至少部 分周圍邊緣區(qū)域114。這些引腳171例如是完全環(huán)繞或部分地環(huán)繞芯片座 101。
圖2為本發(fā)明的一實(shí)施例的一種芯片座的放大剖面示意圖。在本實(shí)施 例中，芯片座101具有一側(cè)表面208，其中側(cè)表面208可完全地或部分地 延伸環(huán)繞于芯片座IOI的一周長。圖2中，側(cè)表面208包括一配置鄰接于 周圍邊緣區(qū)域114的一上表面151且面向遠(yuǎn)離凹穴111的上傾斜部208c。 側(cè)表面208也包括一配置鄰接于上傾斜部208c且面向遠(yuǎn)離凹穴111的下 傾斜部208a。周圍邊緣區(qū)域114亦包括一配置鄰接于上表面151且朝著凹 穴111的上傾斜部218。芯片座101的側(cè)表面208的上傾斜部208c與下傾 斜部208a以及周圍邊緣區(qū)域114的上傾斜部218可以是直線或曲線，且 不垂直于周圍邊緣區(qū)域114的上表面151。側(cè)表面208亦包括一尖端208b。
圖3為本發(fā)明的一實(shí)施例的一種引腳的放大剖面示意圖。在本實(shí)施例 中，引腳171包括一側(cè)表面308，其中側(cè)表面308可完全地或部分地延伸 環(huán)繞于引腳171的一周長。于圖3中，側(cè)表面308包括一配置鄰接于引腳 171的一上表面155的上傾斜部308c。側(cè)表面308亦包括一配置鄰接于引 腳171的一下表面157的下傾斜部308a。引腳171的側(cè)表面308的上傾斜 部308c與下傾斜部308a可以是直線或曲線，且分別不垂直于引腳的上表 面155與下表面157。側(cè)表面308亦包括一尖端308b。
請(qǐng)同時(shí)參考圖1、圖2與圖3，封裝膠體108形成于芯片102、芯片座 101與引腳171上，以使封裝膠體108實(shí)質(zhì)上填充于凹穴111與實(shí)質(zhì)上覆 蓋周圍邊緣區(qū)域114的上傾斜部218。封裝膠體108亦實(shí)質(zhì)上覆蓋芯片座 101的上傾斜部208c以及引腳171的上傾斜部308c。在此所述的"實(shí)質(zhì) 上" 一詞，部分是意指封裝膠體108填充于具有芯片102配置于凹穴底部 112的凹穴111，同時(shí)也意指封裝膠體108填充于凹穴111以充份地減小 或降低氣泡與濕氣，且覆蓋芯片102、焊線104、側(cè)表面208的上傾斜部208c、周圍邊緣區(qū)域114的上傾斜部218以及引腳171的上傾斜部308c， 用以提供足夠的保護(hù)來避免受到氧化、濕氣以及其它環(huán)境條件的影響以符 合封裝需求。在本實(shí)施例中，芯片座101的下傾斜部208a與引腳171的 下傾斜部308a至少部分從封裝膠體108的下表面160向外延伸。或者， 芯片座101的下傾斜部208a或引腳171的下傾斜部308a至少部分從封裝 膠體108的下表面160向外延伸。
側(cè)表面208的上傾斜部208c、周圍邊緣區(qū)域114的上傾斜部218以及 引腳171的上傾斜部308c可顯著地增加接觸面積，因此除了封裝膠體108 與芯片座101之間的粘著力以及封裝膠體108與引腳171之間的粘著力會(huì) 增加之外，還可以提高封裝膠體108與芯片座101及引腳171之間的結(jié)合 力(mold locking)，同時(shí)亦可延長濕氣擴(kuò)散于封裝體100內(nèi)的時(shí)間與路徑。
在本實(shí)施例中，側(cè)表面208的上傾斜部208c與引腳171的上傾斜部 308c實(shí)質(zhì)上具有凹陷的輪廓。在此所述的"實(shí)質(zhì)上" 一詞指的是側(cè)表面 208的上傾斜部208c與引腳171的上傾斜部308c大體而言為凹面，例如 朝著芯片座101的中心與引腳171向內(nèi)環(huán)繞，但側(cè)表面208的上傾斜部 208c與引腳171的上傾斜部308c可包括不規(guī)則的表面或崎嶇不平的小尖 端，例如為一粗糙表面，以遠(yuǎn)離芯片座101的中心與引腳171向外環(huán)繞。 舉例而言，圖3中引腳171的上傾斜部308c具有一整體形狀，其中此整 體形狀朝著引腳171的中心向內(nèi)環(huán)繞。同時(shí)，引腳171的上傾斜部308c 是具有許多粗糙的結(jié)構(gòu)。這些粗糙結(jié)構(gòu)于封裝時(shí)可吸引封裝膠體108，因 此可增加封裝膠體108內(nèi)的引腳171的結(jié)合力。這些粗糙結(jié)構(gòu)可以由精準(zhǔn) 地控制蝕刻速率或其它適合的工藝來形成。同樣地，芯片座101的下傾斜 部208a與引腳171的下傾斜部308a實(shí)質(zhì)上具有凹陷的輪廓。在此所述的 "實(shí)質(zhì)上" 一詞指的是芯片座101的下傾斜部208a與引腳171的下傾斜 部308a大體而言為凹面，例如朝著芯片座101的中心與引腳171向內(nèi)環(huán) 繞。舉例而言，圖2中引腳171的下傾斜部308a具有一整體形狀，其中 此整體形狀朝著引腳171的中心向內(nèi)環(huán)繞。同理，周圍邊緣區(qū)域114的上 傾斜部218實(shí)質(zhì)上具有凹陷的輪廓。在此所述的"實(shí)質(zhì)上" 一詞指的是周 圍邊緣區(qū)域114的上傾斜部218大體而言為凹面，例如朝著周圍邊緣區(qū)域 114的中心向內(nèi)環(huán)繞。舉例而言，圖2中周圍邊緣區(qū)域114的上傾斜部218具有一整體形狀，其中此整體形狀朝著周圍邊緣區(qū)域114的中心向內(nèi)環(huán)繞。 在此必須了解的是，芯片座101可以有不同于上述實(shí)施例的描述。舉
例來說，圖2中芯片座101包括一具有一上表面212與一下表面153的基 部202，突出部213具有一上表面151，且從基部202延伸向上延伸并配 置鄰接于基部202的一周圍邊緣。 一側(cè)表面208延伸于突出部213的上表 面151與基部202的下表面153之間，且包括一尖端208b。 一側(cè)表面218 延伸于突出部213的上表面151與基部202的上表面212之間。在本實(shí)施 例中，基部202的上表面212包括一中心區(qū)域212a,其中芯片102配置于 中心區(qū)域212a。基部202的上表面212可還包括一環(huán)繞中心區(qū)域212a的 凹陷部212b。中心區(qū)域212a例如大約位于基部202的上表面212的中央， 但當(dāng)凹陷部212b的寬度不一致時(shí)，中心區(qū)域212a亦可不位于基部202的 上表面212的中央。凹陷部212b例如是完全地環(huán)繞中心區(qū)域212a，但于 其它實(shí)施例中，凹陷部212b亦可部分地環(huán)繞中心區(qū)域212a。
在此也必須了解的是，封裝膠體108亦可以有不同于上述實(shí)施例的描 述。舉例而言，請(qǐng)參考圖l、圖2與圖3，封裝膠體108形成于芯片102、 芯片座101與引腳171上，以使封裝膠體108實(shí)質(zhì)上覆蓋基部202的上表 面212與側(cè)表面218。封裝膠體108也實(shí)質(zhì)上覆蓋于尖端208b上方的至少 一部分的側(cè)表面208與尖端308b上方的至少一部分的側(cè)表面308。在此所 述的"實(shí)質(zhì)上" 一詞，部分是意指封裝膠體108覆蓋于具有芯片102配置 于其上表面212的基部202，同時(shí)也意指封裝膠體108覆蓋芯片102、焊 線104、基板202的上表面212、側(cè)表面218、尖端208b上方的部分側(cè)表 面208與尖端308b上方的部分側(cè)表面308，用以提供足夠的保護(hù)來避免受 到氧化、濕氣以及其它環(huán)境條件的影響以符合封裝需求。在本實(shí)施例中， 尖端208b下方的至少部分側(cè)表面208從封裝膠體108的下表面160向外 突出。同理，尖端308b上方的至少部分側(cè)表面308從封裝膠體108的下 表面160向外突出。
請(qǐng)?jiān)賲⒖紙Di，封裝體100還包括一配置于周圍邊緣區(qū)域114的上表 面151的金屬鍍層116，或者，金屬鍍層116亦可以配置于突出部213的 上表面151上，請(qǐng)參考圖2。封裝體100還包括一配置于芯片座101的下 表面153的金屬鍍層117，請(qǐng)參考圖l，或者，金屬鍍層117亦可以配置于基部202的下表面153上，請(qǐng)參考圖2。請(qǐng)?jiān)賲⒖紙D1，封裝體100也 可以還包括一配置于引腳171的上表面155的金屬鍍層126以及一配置于 引腳171的下表面157的金屬鍍層127。金屬鍍層116、 117、 126、 127 例如是利用有電電鍍(electrolytic plating)或無電電鍍(electroless plating)的方式所形成。由于芯片座101的表面與引腳171的表面貼附金 屬鍍層116、 117、 126、 127，因此可于打線接合工藝中有效提高焊線104 的接合力，且亦可以保護(hù)芯片座101的下表面與引腳171的下表面，以避 免受到氧化及其它環(huán)境條件的影響來以符合封裝需求。于較佳實(shí)施例中， 金屬鍍層116、 117、 126、 127可包括一連接于芯片座101的表面151、 153 以及引腳171的表面155、 157的鎳層以及一覆蓋鎳層的金層或鈀層。或 者，金屬鍍層116、 117、 126、 127可包括一鎳合金以及一金層與一鈀層 兩者之一或其組合。
請(qǐng)?jiān)偻瑫r(shí)參考圖1、圖2以及圖3， 一隔開距離148是指芯片座101 的下傾斜部208a與/或引腳171的下傾斜部308a從封裝膠體108的下表 面160向外延伸的距離，于其它實(shí)施例中，此隔開距離148可以包括或省 略金屬鍍層117、 127的厚度?；蛘撸糸_距離148可以參考尖端208b下 方的部分側(cè)表面208與/或尖端308b下方的部分側(cè)表面308從封裝膠體 108的下表面160向外延伸的距離。芯片座101與/或引腳171從封裝膠體 108的下表面160向外延伸的突出部可由芯片座101與/或引腳171所暴露 出的其它區(qū)域貼附悍料來提高芯片座101與引腳171于一電路板上的焊接 性(solderability)。也就是說，可提高封裝體100由表面粘著技術(shù)而接 合于電路板上的可靠度。在一實(shí)施例中，尖端208b相對(duì)于突出部213的 上表面151較配置鄰接于基板202的下表面153，尖端308b相對(duì)于引腳 171的上表面155較配置鄰接于引腳171的下表面157。
于其它實(shí)施例中，隔開距離148是介于芯片座101的厚度142與/或 至少一引腳171的厚度142的大約20%與大約50%之間或介于大約25%與大 約45%之間，但并不以此為限。于其它實(shí)施例中，隔開距離148亦可以介 于厚度142的大約5%與大約75%之間。芯片座101的厚度142可以計(jì)算從 周圍邊緣區(qū)域114的上表面151至芯片座101的下表面153之間的距離。 如果金屬鍍層116、 117配置于芯片座101的表面151、 153，厚度142可
ii以計(jì)算從金屬鍍層116的上表面150至金屬鍍層117的下表面152之間的 距離。同理，以引腳171來說，如果金屬鍍層126、 127配置于引腳171 的表面155、 157，厚度142可以計(jì)算從金屬鍍層126的上表面154至金屬 鍍層127的下表面156之間的距離。在此必須說明的是，許多距離是以金 屬鍍層116、 117、 126、 127的表面作為計(jì)算的基準(zhǔn)。然而，如果沒有金 屬鍍層116、 117、 126、 127的話，上述的這些距離可以以芯片座101的 表面151、 153或引腳171的表面155、 157作為計(jì)算的基準(zhǔn)來取得近似值。
在一實(shí)施例中，芯片座101包括金屬鍍層116、 117的厚度142實(shí)質(zhì) 上等于至少一引腳171包括金屬鍍層126、 127的厚度142，此厚度142 大約為O. 125毫米。在此實(shí)施例中，芯片座101與至少一引腳171突出于 封裝膠體108的下表面160的隔開距離148是介于大約0. 025毫米與大約 0. 0625毫米之間或介于大約0.03毫米與大約0.05毫米之間。同樣地，芯 片座101的側(cè)表面208的尖端208b實(shí)質(zhì)上與引腳171的側(cè)表面308的尖 端308b等高。于其它實(shí)施例中，芯片座101的厚度142與/或至少一引腳 171的厚度142可以大于或小于0. 125毫米。
當(dāng)隔開距離148在厚度142范圍的大約20%與大約55%之間所占的百 分比越大時(shí)，芯片座101與/或引腳171與封裝膠體108的結(jié)合力會(huì)趨于 減少，此時(shí)，封裝體IOO由表面粘著技術(shù)而接合于一引刷電路板的可靠度 會(huì)趨于增加。同時(shí)，底側(cè)所需的蝕刻時(shí)間與蝕刻成本也會(huì)相對(duì)增加，請(qǐng)參 考圖6。也就是說，隔開距離148的選擇如同一厚度142的一百分比，其 可以做為上述這些因素之間取舍的交換程度。
一模蓋厚度140可以參考封裝膠體108的一上表面164至金屬鍍層 116的上表面150之間的距離。同樣地，以引腳171而言，模蓋厚度140 可以計(jì)算封裝膠體108的上表面164至金屬鍍層126的上表面154之間的 距離。如果模蓋厚度140夠大，芯片102與焊線104是可以被封裝膠體108 包覆于內(nèi)。在一實(shí)施例中，模蓋厚度140是介于大約0.4毫米與大約1毫 米之間，例如是0.675毫米，雖然模蓋厚度140在芯片102與焊線104仍 然被封裝膠體108包覆于內(nèi)的情況下還可以更小一點(diǎn)。芯片102可以配置 于具有凹穴ill的芯片座101的凹穴底部112的中心部112a，請(qǐng)參考圖1。 或者，芯片102可以配置于基部202的上表面212的中心區(qū)域212a，請(qǐng)參考圖2。
在圖1與圖2中，距離206是測(cè)量中心部112a(或中心區(qū)域212a)相 對(duì)于金屬鍍層116的上表面150的一深度。距離204是測(cè)量凹陷部112b(或 凹陷部212b)相對(duì)于金屬鍍層116的上表面150的一深度。在其它實(shí)施例 中，距離206是介于距離204的大約55%與大約80%之間，但并不以此為 限。在一實(shí)施例中，距離206大約是0. 065毫米，距離204大約是0.095 毫米。距離204與距離206可以大于或小于這些值，只要距離204與距離 206在一極限內(nèi)仍然小于芯片座101的厚度142，例如大約0. 01毫米。較 佳地，中心部112a(或中心區(qū)域212a)與凹陷部112b(或凹陷部212b)是蝕 刻后的結(jié)果(請(qǐng)參考圖5)，而不是利用電鍍來形成周圍邊緣區(qū)域114(或中 央突出部213)。電鍍相對(duì)于后續(xù)的蝕刻工藝可能需花費(fèi)成本與消耗更多時(shí) 間，請(qǐng)參考圖5。
當(dāng)芯片102配置于凹穴底部112(或基部202的上表面212)時(shí)，芯片 102的上表面會(huì)相對(duì)于金屬鍍層116的上表面150下降距離206，此時(shí)芯 片102的上表面較鄰近金屬鍍層116的上表面150，且金屬鍍層116的上 表面150相對(duì)于芯片102的上表面較低，而每一引腳171的金屬鍍層126 的上表面154也相對(duì)于芯片102的上表面較低。因此，模蓋厚度140可以 減小，以使封裝體100具有較薄的封裝厚度。此外，芯片102的下表面是 相對(duì)鄰近金屬鍍層117的下表面152。因此，可以提高傳導(dǎo)芯片102所產(chǎn) 生的熱能通過芯片座101的擴(kuò)散效率。
請(qǐng)?jiān)偻瑫r(shí)參考圖1、圖2與圖3， 一高度差146指的是通過中心部 112a(或中心區(qū)域212a)的最高點(diǎn)的一平面166至封裝膠體108的下表面 160之間的距離。封裝膠體108的下表面160至少大約對(duì)應(yīng)于封裝膠體108 于凹陷部112b(或凹陷部212b)內(nèi)的下表面。在本發(fā)明的一實(shí)施例中，高 度差146是介于大約0. 02毫米與大約0. 04毫米之間，但并不以此為限。 在本發(fā)明的另一實(shí)施例，金屬鍍層116的上表面150可配置介于距離平面 116上方大約0.05毫米與大約0.08毫米之間，但并不以此為限。芯片座 101的側(cè)表面208的尖端208b與至少一引腳171的側(cè)表面308的尖端308b 可配置于平面116的下方。高度差146與尖端208b、 308b相對(duì)于平面166 的位置可以由蝕刻來控制，例如經(jīng)由一上側(cè)的蝕刻工藝，請(qǐng)參考圖5。距離144指的是封裝膠體108的側(cè)表面162至任何引腳171的側(cè)表面 308的最小距離。請(qǐng)參考圖1，在圖1中所繪示的距離144如同從側(cè)表面 162至最左側(cè)的外引腳171A的尖端308b的距離。在本發(fā)明的一實(shí)施例中， 距離144是介于大約0. 1毫米至大約0. 3毫米之間，但本發(fā)明并不以此為 限。部分的封裝膠體108在左邊最左側(cè)的外引腳171A(與在右邊最右側(cè)的 外引腳171B相同)可以避免于分離工藝(singulation)(請(qǐng)參考圖6)與使 用封裝體100時(shí)外引腳171A、 171B剝落(peeling)或分離的情形。
引腳間隔145指的是介于兩相鄰的引腳171中心的距離，也是指端子 間距(terminal pitch)。在本發(fā)明的一實(shí)施例中，引腳間隔145是介于大 約0.35毫米與0.55毫米之間，但并不以此為限。引腳間隔145可以由蝕 刻來控制，例如經(jīng)由一上側(cè)的蝕刻工藝，請(qǐng)參考圖5。
在圖3中， 一保護(hù)層310實(shí)質(zhì)上覆蓋至少這些引腳171之一的下傾斜 部308a。在此所述的"實(shí)質(zhì)上" 一詞是指保護(hù)層310覆蓋至少一引腳171 的下傾斜部308a來保護(hù)下方的金屬以避免受到氧化、濕氣以及其它環(huán)境 條件的影響以符合封裝需求。封裝膠體108實(shí)質(zhì)上覆蓋引腳171的上傾斜 部308c(或于尖端308b上方的部分側(cè)表面308)，但是不完全覆蓋引腳171 的下傾斜部308a(或于尖端308b下方的部分側(cè)表面308)或至少不覆蓋引 腳171從封裝膠體108的下表面160向外延伸的下傾斜部308a。因此，保 護(hù)層310是除了引腳171的下表面157上的保護(hù)的金屬鍍層127之外，可 用來防止或減少下方金屬的氧化與腐蝕作用，其中保護(hù)層310例如是一銅 或一銅合金。類似的保護(hù)層也可以應(yīng)用于芯片座101的下傾斜部208a(或 于尖端208b下方的部分側(cè)表面208)。在圖2中， 一保護(hù)層210實(shí)質(zhì)上覆 蓋芯片座101的下傾斜部208a。保護(hù)層210與芯片座101的側(cè)表面153 上保護(hù)的金屬鍍層117 —同保護(hù)芯片座101下方的金屬，以符合封裝需求。
在一實(shí)施例中，保護(hù)層210、 310可以包括一金屬鍍層。此金屬鍍層 可以包括至少一錫層、 一鎳層與一金層?；蛘?，金屬鍍層可以包括一層二 個(gè)或多個(gè)上述這些金屬的合金。金屬鍍層例如是利用浸沒法(immersion)、 有電電鍍法(electrolytic plating)、無電電鍍法(electroless plating) 或其它適合的方法而貼附于下傾斜部208a、 308a。
在其它實(shí)施例中，保護(hù)層210、 310可以包括一焊接材料。焊接材料可以包括一焊料膏。當(dāng)保護(hù)的金屬鍍層117、 127(無焊料膏)實(shí)質(zhì)上覆蓋于 芯片座101的下表面153與至少一引腳171的下表面157時(shí)，焊料膏可以 有選擇地配置于下傾斜部208a、 308a。在此所述的"實(shí)質(zhì)上" 一詞是指保 護(hù)的金屬鍍層117、 127覆蓋下表面153、 157來保護(hù)在下方的金屬以避免 受到氧化、濕氣以及其它環(huán)境條件的影響以符合封裝需求。保護(hù)的金屬鍍 層117、 127也可以于蝕刻時(shí)保護(hù)下方的金屬，請(qǐng)參考圖5。或者，焊料膏 可以同時(shí)配置于下傾斜部208a、 308a與下表面153、 157上。然后，烘千 或硬化焊料膏。或者，焊料膏可以經(jīng)由回焊而硬化成一焊料凸塊。
在其它實(shí)施例中，保護(hù)層210、 310可以包括一有機(jī)保焊層(organic solderability preservative layer, OSP layer)。有機(jī)保煶層可由浸沒 法、 一以有機(jī)材料為主的溶劑的漂洗法或其它適合的方法來貼附于下傾斜 部208a、 308a。有機(jī)材料可以是一以咪唑(imidazole)為主的材料。有機(jī) 保焊層可以有選擇地配置于下傾斜部208a、 308a或配置于下傾斜部208a、 308a 二者擇一、芯片座101的下表面153以及至少一引腳171的下表面 157。如果有機(jī)保焊層配置于下表面153、 157上，則去除有機(jī)保焊層的另 外的處理程序也許可以被省去。詳細(xì)而言，因?yàn)楫?dāng)焊接芯片座101與至少 一引腳171于一印刷電路板時(shí)，焊接時(shí)的溫度會(huì)蒸發(fā)有機(jī)保焊層。
使用一焊接材料與/或一有機(jī)材料作為保護(hù)層210、 310的一部分，至
少有以下兩個(gè)原因。第一， 一般的焊接材料與有機(jī)材料相較于金屬材料較 為便宜，其中金屬材料例如是鎳、金與錫。第二，焊接材料與有機(jī)材料可 無須使用有電電鍍法或無電電鍍法即可以被應(yīng)用于芯片座101與至少一引 腳171上，可簡(jiǎn)化保護(hù)層210、 310的制作。
圖4為本發(fā)明的一實(shí)施例的一種金屬承載板的一部分的上視圖。請(qǐng)參 考圖4，在本實(shí)施例中，金屬承載板400的形成方式如圖5所描述。金屬 承載板400包括一基部402，其中基部402具有一從基部402向上延伸的 中心突出部404。在此所述的"中心" 一詞是指突出部404是大約位于部 分金屬承載板400的中心內(nèi)，請(qǐng)參考圖4。當(dāng)然，圖4中的部分金屬承載 板400可位于金屬承載板400的任何位置，包括金屬承載板400的接界邊 緣。于圖4中，雖然中心突出部404是完全地延伸環(huán)繞基部402的一周長， 但于其它實(shí)施例中，中心突出部404可以只有部分地延伸環(huán)繞基部402。多個(gè)周圍突出部406環(huán)繞基部402配置。于圖4中，雖然周圍突出部406 實(shí)質(zhì)上完全地環(huán)繞基部402，但于其它實(shí)施例中，周圍突出部406可以只 有部分地延伸環(huán)繞基部402。 一角落周圍突出部408位于部分金屬承載板 400的一角落，且角落周圍突出部408可以有不同于周圍突出部408的外 形與/或尺寸。在一封裝體進(jìn)行表面粘著工藝時(shí)，此角落周圍突出部408 可以作為 一公認(rèn)標(biāo)記來幫助定位。
金屬承載板400中畫斜線的部分(404、 406與408)是沒有被蝕刻，也 就是說，突出于金屬承載板400的其它部分(包括402)是于上側(cè)蝕刻(請(qǐng)參 考圖5)時(shí)被蝕刻。在一實(shí)施例中，周圍突出部406配置至少三行在基部 402的至少一側(cè)。在下側(cè)蝕刻(請(qǐng)參考圖6)之后，基部402與周圍突出部 406彼此分開且形成芯片座101與引腳171,如同前述圖1至圖3所述。 由于周圍突出部406不需要連接至一導(dǎo)線架的一可拋棄部，意即周圍突出 部406如同一四方扁平無引腳封裝(QFN)導(dǎo)線架的框，因此相對(duì)于已知的 四方扁平無引腳封裝(QFN)的制作程序而言，禾lj用圖5與圖6的制作程序
可有效達(dá)成二行或多行的引腳171的設(shè)計(jì)。
在一實(shí)施例中，于下側(cè)蝕刻(請(qǐng)參考圖6)之后，中心突出部404可包 括一接地段，其中一芯片(例如芯片102)由悍線(例如焊線104)電性連接 至接地段。接地段可以是一包括完整中心突出部404的接地環(huán)。于其它實(shí) 施例中，接地段可以是中心突出部404的一第一部分404a， 一電源段可以 是中心突出部404的一第二部分404b。在本實(shí)施例中，連接至接地段404a 的基部402的一第一部分與連接至電源段404b的基部402的一第二部分 是電性絕緣。由蝕刻法、分離法或其它適合的方式，例如沿著虛線410， 來結(jié)構(gòu)性地分開基部402的第一部分與基部402的第二部分，以達(dá)成電性 絕緣。
在此必須了解的是，于圖4所示的部分金屬承載板400亦可以有以下 的描述法。舉例而言，金屬層載板400包括一有一周圍邊緣區(qū)域404的一 芯片放置區(qū)402。多個(gè)周圍凸塊406環(huán)繞芯片放置區(qū)402。
圖5繪示本發(fā)明的一實(shí)施例的一種金屬承載板的工藝。 一第一光阻層 506形成于一銅板501的一上表面502上， 一第二光阻層508形成銅板501 的一下表面504上。第一光阻層506與第二光阻層508是利用涂布法、電
16鍍法或其它適合的方法所形成。預(yù)先決定或選擇部分的第一光阻層506與
第二光阻層508來進(jìn)行曝光與顯影工藝，以于銅板501上形成一第一曝光 部510與一第二曝光部512。第一光阻層506與第二光阻層508于曝光后 所產(chǎn)生光化學(xué)反應(yīng)，可定義為一光罩。
接著， 一第一金屬鍍層514形成于第一曝光部510， 一第二金屬鍍層 516形成于第二曝光部512。第一金屬鍍層514與第二金屬鍍層516與前 述所述的金屬鍍層116、 117、 126、 127具有相同的特性，在此不再贅述。 接著，掀離第一光阻層506與第二光阻層508。之后，銅板501的上表面 502沒有第一金屬鍍層514保護(hù)的區(qū)域518會(huì)被蝕刻，以形成金屬承載板 500。此金屬承載板500包括前述所述的中心區(qū)域212a、中心突出部213 與周圍突出部406?；蛘撸g刻后可以形成如前述的部分金屬承載板500 的芯片放置區(qū)402與周圍凸塊406。此種蝕刻操作方式指的是上側(cè)蝕刻。
金屬承載板500包括多個(gè)內(nèi)連接部，例如內(nèi)連接部500a、 500b。每一 內(nèi)連接部500a(或500b)包括前述所述的中心區(qū)域212a、中心突出部213 與周圍突出部406。
圖6繪示本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)的工藝。請(qǐng)參考圖 6， 一芯片102貼附于一金屬承載板500的一部分的一中心區(qū)域212a(或芯 片放置區(qū)402)，例如內(nèi)連接部500a、 500b，其中每一芯片102是利用如 同前述所說明的一粘著層(未繪示)來貼附。接著，每一芯片102由焊線104 電性連接至周圍突出部406(或周圍凸塊406)。接著， 一封裝膠體108形 成于每一芯片102與每一周圍突出部406上。封裝膠體108材料例如是由 人造樹脂(synthetic resin)的所組成，且由注模成形法所形成，其中注 模成形法例如是移轉(zhuǎn)注模成形法(transfer molding)。接著，蝕刻金屬承 載板500的下表面沒有保護(hù)的金屬鍍層516的區(qū)域620來分離周圍突出部 406與中心突出部213，以形成前述所述的引腳171與芯片座101。此種蝕 刻操作方式指的是下側(cè)蝕刻。引腳171與芯片座101形成于共享封裝膠體 108的多個(gè)連接封裝體中之一，例如連接封裝體600a、 600b。連接封裝體 600a、 600b可通過分離工藝來彼此分離成封裝體100a、 100b。分離工藝 可由例如鋸切處理來形成具有垂直側(cè)表面的封裝體100a、 100b，請(qǐng)參考圖 6。圖7繪示本發(fā)明的一實(shí)施例的一種具有多堆棧芯片的半導(dǎo)體封裝結(jié)構(gòu)
的工藝。 一第一芯片102a貼附于一金屬承載板500的一部分的一中心區(qū) 域212a(或芯片放置區(qū)402)，例如內(nèi)連接部500a、 500b，其中每一第一芯 片102a是利用如同前述所說明的一粘著層(未繪示)來貼附。然后，每一 第一芯片102a由焊線104a電性連接至中心突出部213(或周圍邊緣區(qū)域 114)至少一部分。在其它實(shí)施例中，每一第一芯片102a可以電性連接至 一或多個(gè)周圍突出部406。
接著， 一連接層700配置于每一第一芯片102a的上表面。接著，一 第二芯片102b由連接層700接合至每一第一芯片102a的上表面。每一第 二芯片102b可由焊線104b電性連接至周圍突出部406。于其它實(shí)施例中， 每一第二芯片102b可以電性連接至中心突出部213的至少一部分。第二 芯片102b所連接的任何周圍突出部406或部分中心突出部213是與對(duì)應(yīng) 的第一芯片102b所連接的周圍突出部406或部分中心突出部213電性絕 緣。
接著，封裝膠體108形成于每一堆棧的第一芯片102a與第二芯片102b 以及周圍突出部406上。接著，蝕刻金屬承載板500的下表面沒有保護(hù)的 金屬鍍層516的區(qū)域620來分離周圍突出部406與中心突出部213，以形 成前述所述的引腳171與芯片座101。引腳171與芯片座101形成于共享 封裝膠體108的多個(gè)連接封裝體中的I ，例如連接封裝體600a、 600b。連 接封裝體600a、 600b可通過分離工藝來彼此分離成封裝體100a、 100b。
在一實(shí)施例中，連接層700包括一粘著層。粘著層的材質(zhì)例如是導(dǎo)電 粘著材料或非導(dǎo)電粘著材料，其中非導(dǎo)電粘著材料例如是非導(dǎo)電環(huán)氧樹脂 (印oxy)。粘著層可以是液體型態(tài)的粘著層或薄膜型態(tài)的粘著層，例如是 一雙面膠。粘著層亦可以是一焊線上薄膜(film-on-wire)型粘著層，此焊
線上薄膜型粘著層的特性與薄膜型態(tài)粘著層的特性相似，但其厚度比薄膜 型態(tài)粘著層的厚度較厚。
在一實(shí)施例中，第二芯片102b延伸超過第一芯片102a的周圍。焊線 上薄膜型粘著層的優(yōu)點(diǎn)在于粘著層的厚度較厚，因此當(dāng)?shù)诙酒?02b貼 附于此粘著層時(shí)，仍然有間隙可以讓焊線104a焊接至第一芯片102a。如 果不是使用此焊線上薄膜型粘著層，連接層700除了液體型態(tài)的粘著層與/或薄膜型態(tài)的粘著層之外還必需包括一間隙。此間隙的目的在于隔開第
一芯片102a與第二芯片102b，以使焊線104a可焊接至第一芯片102a。
隨著上述工藝的描述，可由將芯片102配置于凹穴底部112(或基部 202的上表面212)，而使所形成的封裝體100具有較薄的厚度。以圖7中 的一具有堆棧芯片的封裝體100來說，由凹穴111來提供放置的空間而使 得封裝體100具有較薄的厚度。此外，堆棧的順序也是很重要的。舉例來 說，于圖7中，第二芯片102b延伸超過凹穴111且部分覆蓋于芯片座101 的周圍邊緣區(qū)域114上，所以第二芯片102b不能放置于凹穴底部112。然 而，第一芯片102a是按一定尺寸制作，所以第一芯片102a可于配置于凹 穴底部112。在此實(shí)施例中，如果第一芯片102a的高度加上連接層700 的高度夠大且足夠提供間隙于配置在周圍邊緣區(qū)域114上的金屬鍍層116 的上表面150上方與焊線104a上方時(shí)，第二芯片102b可以堆棧于第一芯 片102a的上表面。
圖8繪示本發(fā)明的一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)進(jìn)行表面粘著工藝 的流程示意圖。隨著上述工藝的描述，引腳171與芯片座101形成于共享 封裝膠體108的多個(gè)連接封裝體中之一，例如連接封裝體600a、 600b。在 本實(shí)施例中， 一焊料膏802實(shí)質(zhì)上覆蓋至少一引腳171的一傾斜蝕刻區(qū)域 308a，且一金屬鍍層127的一下表面156配置于此引腳171的下表面157 上。接著，固化焊料膏802來定義一焊接接口 802，以作為后序表面粘著 工藝之用。焊料膏802也可以實(shí)質(zhì)上覆蓋芯片座101的一傾斜蝕刻區(qū)域 208a與芯片座101的一金屬鍍層117的一下表面152。連接封裝體600a、 600b可通過分離工藝來彼此分離成封裝體100a、 100b。
就表面粘著型封裝體100a而言，焊接接口 800、 802可以由回焊工藝 而形成液化焊料塊804、 806。接著， 一印刷電路板808與液化焊料塊804、 806相連接，之后，固化液化焊料塊804、 806。焊接接口 800、 802于回
焊焊料進(jìn)行表面粘著工藝時(shí)具有足夠的焊料，因此焊料對(duì)所對(duì)應(yīng)覆蓋的傾 斜蝕刻區(qū)域208a與308a而言，如同一保護(hù)層。
除了利用焊料作為一保護(hù)層之外，圖8的表面粘著工藝的其它優(yōu)點(diǎn)在 于可以由回焊焊接接口 800、 802來使封裝體100a進(jìn)行表面粘著工藝。 焊接接口 800、 802經(jīng)由回焊會(huì)產(chǎn)生液態(tài)的焊料，此液態(tài)的焊料會(huì)移動(dòng)于印刷電路板808上來作為封裝體100a進(jìn)行表面粘著工藝之用。
圖9繪示本發(fā)明的另一實(shí)施例的一種半導(dǎo)體封裝結(jié)構(gòu)進(jìn)行表面粘著工 藝的流程示意圖。在此實(shí)施例中，首先，提供一無焊接接口 800、 802的 封裝體100來作為表面粘著工藝之用。 一芯片座101的一傾斜蝕刻區(qū)域 208a與至少一引腳171的一傾斜蝕刻區(qū)域308a可覆蓋一保護(hù)層，例如是 一有機(jī)保焊層，此有機(jī)保焊層如同前述所述。接著，焊料膏900配置于一 準(zhǔn)備用來給封裝體100進(jìn)行表面粘著工藝的印刷電路板908上。在封裝體 100與印刷電路板908相互接近后，先回焊焊料膏900后固化形成焊料塊 902，以使封裝體100貼附于印刷電路板908上。
隨著上述工藝的描述，印刷電板908上具有足夠的焊料膏900，以便 于回焊焊料膏900進(jìn)行表面粘著工藝時(shí)具有足夠的焊料，而焊料對(duì)所對(duì)應(yīng) 覆蓋的傾斜蝕刻區(qū)域208a與308a而言，如同一保護(hù)層。
雖然本發(fā)明己以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 些許的更動(dòng)與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求范圍所界定的為 準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體封裝結(jié)構(gòu)，包括芯片座，包括周圍邊緣區(qū)域，具有上表面，且以凹穴底部定義出凹穴；上傾斜部，配置鄰接于該周圍邊緣區(qū)域的該上表面，且面向遠(yuǎn)離該凹穴；下傾斜部，配置鄰接于該上傾斜部，且面向遠(yuǎn)離該凹穴；多個(gè)引腳，圍繞該芯片座，其中各該引腳包括上表面；下表面；上傾斜部，配置鄰接于各該引腳的該上表面；下傾斜部，配置鄰接于各該引腳的該下表面；第一半導(dǎo)體芯片，配置于該凹穴底部且電性連接至所述引腳；封裝膠體，形成于該第一半導(dǎo)體芯片與所述引腳上，以填充于該凹穴且覆蓋該芯片座的該上傾斜部與所述引腳的所述上傾斜部，該芯片座的該下傾斜部與所述引腳的所述下傾斜部至少部分從該封裝膠體的下表面向外延伸；以及保護(hù)層，覆蓋至少所述引腳之一的該下傾斜部與該下表面。
2. 如權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該保護(hù)層覆蓋該芯片座 的該下傾斜部與下表面。
3. 如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該保護(hù)層包括焊接材料。
4. 如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該保護(hù)層包括焊料凸塊。
5. 如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該保護(hù)層包括有機(jī)保焊層。
6. 如權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該保護(hù)層包括金屬鍍層， 覆蓋該芯片座的該下傾斜部與所述引腳的所述下傾斜部，且覆蓋該芯片座 的該下表面與所述引腳的所述下表面。
7. 如權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該金屬鍍層包括至少一 錫層、 一鎳層與一金層。
8. —種半導(dǎo)體封裝結(jié)構(gòu)工藝，包括提供金屬承載板，該金屬承載板包括-下表面；上表面，具有芯片放置區(qū)；多個(gè)周圍凸塊，各該周圍凸塊具有上表面且環(huán)繞該芯片放置區(qū)； 第一金屬鍍層，形成于所述周圍凸塊的所述上表面上； 第二金屬鍍層，形成于對(duì)應(yīng)該芯片放置區(qū)下方與所述周圍凸塊下方的 該金屬承載板的該下表面上；貼附第一半導(dǎo)體芯片于該芯片放置區(qū)； 電性連接該第一半導(dǎo)體芯片至所述周圍凸塊； 形成封裝膠體于該第一半導(dǎo)體芯片與所述周圍凸塊上； 蝕刻該第二金屬鍍層之外的該金屬承載板的該下表面的區(qū)域，以使所 述周圍凸塊與該芯片放置區(qū)分離而形成多個(gè)引腳與芯片座，其中各該引腳 具有配置鄰接各該引腳的下表面的傾斜蝕刻區(qū)，該芯片座具有配置鄰接該 芯片座的下表面的傾斜蝕刻區(qū)，該芯片座的該傾斜蝕刻區(qū)與各該引腳的該 傾斜蝕刻區(qū)至少部分從該封裝膠體的下表面向外延伸；以及覆蓋焊料膏于至少所述引腳之一的該傾斜蝕刻區(qū)與該下表面。
9. 如權(quán)利要求8所述的半導(dǎo)體封裝結(jié)構(gòu)工藝，還包括覆蓋該焊料膏于 該芯片座的該傾斜蝕刻區(qū)與該下表面。
10. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)工藝，還包括固化該焊料膏 以定義接口，以作為后續(xù)該半導(dǎo)體封裝結(jié)構(gòu)進(jìn)行表面粘著工藝。
11. 一種表面粘著型半導(dǎo)體封裝結(jié)構(gòu)，包括 芯片座，包括基部，具有上表面與下表面；突出部，從該基部向上延伸且配置鄰接于該基部的周圍邊緣，其中該 突出部具有上表面；多個(gè)引腳，環(huán)繞該芯片座，至少所述引腳的一具有第一尖端的第一側(cè) 表面；第一半導(dǎo)體芯片，配置于該基部的該上表面，且電性連接至所述引腳； 封裝膠體，形成于該第一半導(dǎo)體芯片與所述引腳上，以覆蓋該基部的 該上表面與該第一尖端上方的該第一側(cè)表面的至少一上部分，而該第一尖 端下方的該第一側(cè)表面的至少一下部分突出于該封裝膠體的下表面； 印刷電路板；以及.第一焊料凸塊，覆蓋該第一尖端下方的該第一側(cè)表面的該下部分，其 中該第一焊料凸塊用以將該第一尖端下方的該第一側(cè)表面的該下部分貼 附于該印刷電路板上；其中該第一側(cè)表靣的該下部分突出于該封裝膠體的該下表面的隔開距離介于至少所述引腳之一厚度的20%至50%之間。
12. 如權(quán)利要求11所述的表面粘著型半導(dǎo)體封裝結(jié)構(gòu)，其中該芯片座具有延伸于該突出部的該上表面與該基部的該下表面的第二側(cè)表面，該第 二側(cè)表面具有相較于該突出部的該上表面較配置鄰近該基部的該下表面的第二尖端，該封裝膠體覆蓋該第二尖端上方的該第二側(cè)表面的至少一上 部分，該第二尖端下方的該第二側(cè)表面的至少一下部分突出于該封裝膠體 的該下表面。
13. 如權(quán)利要求12所述的表面粘著型半導(dǎo)體封裝結(jié)構(gòu)，還包括第二焊料凸塊，覆蓋該第二側(cè)表面的該下部分，其中該第二焊料凸塊 用以將該第二側(cè)表面的該下部分貼附于該印刷電路板，且該第二側(cè)表面的該下部分突出于該封裝膠體的該下表面的隔開距離介于0.025毫米至 0. 0625毫米之間。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)及其工藝。此封裝包括芯片座、多個(gè)引腳、芯片、封裝膠體以及保護(hù)層。芯片座包括上傾斜部、下傾斜部以及以凹穴底部定義凹穴的周圍邊緣區(qū)域。每一引腳具有上傾斜部與下傾斜部。芯片配置于凹穴底部且電性連接至引腳。封裝膠體形成于芯片與引腳上，且實(shí)質(zhì)上填充于凹穴并實(shí)質(zhì)上覆蓋芯片座與引腳的上傾斜部。芯片座與引腳的下傾斜部至少部分從封裝膠體的下表面向外延伸。保護(hù)層實(shí)質(zhì)上覆蓋至少一引腳的下傾斜部與下表面。
文檔編號(hào)H01L23/498GK101533825SQ20091012749
公開日2009年9月16日 申請(qǐng)日期2009年3月13日 優(yōu)先權(quán)日2008年3月14日
發(fā)明者張效銓, 曾安實(shí), 蔡宗岳, 賴逸少, 陳建文 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司