專利名稱：半導(dǎo)體封裝及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體芯片封裝，且特別是有關(guān)于一種具有接地 區(qū)與電源區(qū)的半導(dǎo)體芯片封裝及其制作方法。
背景技術(shù)：
由于小尺寸芯片的處理功率逐漸增加，因此，半導(dǎo)體芯片日益復(fù)雜化。 對此，封裝技術(shù)例如是以提高引腳密度的方式來減少印刷線路板上的封裝
體的腳位面積(footprint area)。在一些封裝技術(shù)中，例如四方扁平無引 腳(Quad Flat No Lead, QFN)是由提供連接至一導(dǎo)線架的可拋棄部的多 排內(nèi)引腳與多排外引腳的方式，來增加引腳密度。然而，前述導(dǎo)線架的工 藝無法制作二排以上的引腳，因此當(dāng)使用者對于導(dǎo)線架的引腳密度的需求 越來越高時，如何利用封裝技術(shù)來形成所需的引腳密度，實為一待解決的 問題。
由于半導(dǎo)體芯片日益復(fù)雜化，因此芯片的接墊數(shù)目亦隨之增加以獲得 額外的電性連結(jié)(electrical connections)。百分之25至30的接墊可用 來作為芯片的接地連結(jié)(ground connections)或電源連結(jié)(power connections)。接地連結(jié)可連接至一圍繞芯片的接地環(huán)(ground ring)的 上表面。相同地，電源連結(jié)可連接至一圍繞接地環(huán)的電源環(huán)(power ring) 的上表面。引腳實質(zhì)上是圍繞電源環(huán)。接地環(huán)、電源環(huán)與引腳彼此分離并 保持一最小間距，以避免短路。除了引腳以外，接地環(huán)、電源環(huán)與兩者的 間距占了封裝體的腳位面積的一相當(dāng)大的比例。因此，希望以減少芯片中 的接地連結(jié)與電源連結(jié)所占的面積來降低封裝體的尺寸。
此外，期望以例如降低封裝體的高度等方法來更進一步地縮小封裝尺 寸。同時，對于封裝體而言，也希望能維持封裝膠體與引腳之間的封膠接
6合力(mold locking)。另外，期望能有助于封裝體以表面粘著的方式接合
至一印刷線路板上，舉例來說，當(dāng)將封裝體表面粘著至印刷線路板時，封 裝體難以定位。此外，也期望增加封裝體表面粘著至印刷線路板的可靠度， 舉例來說，因引腳與封裝體的熱膨脹系數(shù)不同所產(chǎn)生的應(yīng)力會集中在封裝 體的角落，以致于接近封裝體的角落并連接印刷線路板的焊點容易裂開， 而降低表面粘著的可靠度。因此，期望制定出符合這些目標(biāo)(或期望)的一 封裝工藝。然而，目前的封裝方法可符合部分目標(biāo)，但無法符合多數(shù)或全 部的目標(biāo)。

發(fā)明內(nèi)容
本發(fā)明提出一種半導(dǎo)體封裝包括一芯片墊、多個引腳、 一第一半導(dǎo)體 芯片以及一封裝膠體。芯片墊包括一第一部分與一第二部分。第一部分包 括一第一周邊區(qū)與一下表面，其中第一周邊區(qū)包括一接地區(qū)。第二部分分 離于第一部分，第二部分包括一第二周邊區(qū)與一下表面，其中第二周邊區(qū) 包括一電源區(qū)。引腳配置于芯片墊的周邊。第一半導(dǎo)體芯片配置于芯片墊 上，并電性連接至接地區(qū)、電源區(qū)與引腳。封裝膠體形成于第一半導(dǎo)體芯 片與引腳上。
本發(fā)明提出一種半導(dǎo)體封裝，包括一芯片墊、多個引腳、 一第一電源 段、 一半導(dǎo)體芯片以及一封裝膠體。芯片墊包括一基底、 一凸起部與一第 一側(cè)面?；装ㄒ簧媳砻媾c一下表面。凸起部鄰近于基底，其中凸起部 包括一上表面與一下表面，其中至少部分的凸起部為一接地區(qū)。第一側(cè)面 延伸于凸起部的上表面與凸起部的下表面之間，且第一側(cè)面包括一第一尖 端。引腳配置于芯片墊的周邊，各引腳包括具有一第一表面積的一下表面， 以及至少一引腳包括一第二側(cè)面，第二側(cè)面包括一第二尖端。第一電源段 鄰近于凸起部，并包括具有一第二表面積的一下表面，第二表面積大于引 腳的第一表面積的平均值至少三倍。半導(dǎo)體芯片配置于基底的上表面，并 電性連接至接地區(qū)、第一電源段與引腳。封裝膠體形成在半導(dǎo)體芯片與引 腳上，以覆蓋基底的上表面、位于第一尖端上方的第一側(cè)面的至少一部分 以及位于第二尖端上方的第二側(cè)面的至少一部分，并使位于第一尖端下方 的第一側(cè)面的至少一部分以及位于第二尖端下方的第二側(cè)面的至少一部分是凸出于封裝膠體的一下表面。
本發(fā)明提出一種半導(dǎo)體封裝包括一芯片墊、多個引腳、 一半導(dǎo)體芯片 以及一封裝膠體。芯片墊包括一基底、 一凸起部與一第一側(cè)面?；拙哂?一上表面與一下表面。凸起部鄰近于基底周邊，其中凸起部包括一上表面 與一下表面，下表面其具有一第一表面積，其中至少一部分的凸起部為一 接地段。第一側(cè)面延伸于凸起部的上表面與凸起部的下表面之間，第一側(cè) 面包括一第一尖端。引腳配置于芯片墊周邊，各引腳包括具有一第二表面 積的一下表面，且引腳至少其中的一包括一第二側(cè)面，第二側(cè)面包括一第 二尖端，其中第一面積大于引腳的第二表面積的平均值至少三倍。半導(dǎo)體 芯片配置于基底的上表面上，并電性連接至接地段與引腳。封裝膠體形成 在半導(dǎo)體芯片與引腳上，以實質(zhì)上覆蓋基底的上表面、位于第一尖端上方 的第一側(cè)面的至少一部分以及位于第二尖端上方的第二側(cè)面的至少一部 分，并使位于第一尖端下方的第一側(cè)面的至少一部分以及位于第二尖端下 方的第二側(cè)面的至少一部分是凸出于封裝膠體的一下表面。
本發(fā)明提出一種半導(dǎo)體封裝的制作方法如下所述。首先，提供一金屬 載板，其包括一下表面、 一上表面、多個周邊凸塊、 一第一金屬層與一第 二金屬層，上表面包括一芯片承載區(qū)。各周邊凸塊配置于芯片承載區(qū)的周 邊并具有一上表面。第一金屬層形成在周邊凸塊的上表面上。第二金屬層 形成在金屬載板的下表面的位于周邊凸塊、芯片承載區(qū)的一第一部分以及 芯片承載區(qū)的一第二部分下方的部分上。接著，貼附一第一半導(dǎo)體芯片至 芯片承載區(qū)。然后，電性連接第一半導(dǎo)體芯片至周邊凸塊。之后，形成一 封裝膠體于第一半導(dǎo)體芯片以及周邊凸塊上。接著，蝕刻金屬載板的下表 面的未覆蓋第二金屬層的部分，以使周邊凸塊、芯片承載區(qū)的第一部分以 及芯片承載區(qū)的第二部分彼此分離而形成多個引腳、 一芯片墊的一第一部 分以及芯片墊的與第一部分分離的一第二部分，且各引腳包括鄰近于各引 腳的一下表面的一傾斜蝕刻區(qū)，芯片墊的各部分包括鄰近于各部分的一下 表面的一傾斜蝕刻區(qū)，芯片墊的第一部份與第二部分的傾斜蝕刻區(qū)以及引 腳的傾斜蝕刻區(qū)至少部分延伸出封裝膠體的一下表面。


為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配 合附圖作詳細說明如下，其中
圖1繪示本發(fā)明一實施例的一半導(dǎo)體封裝的剖面圖。
圖2繪示本發(fā)明一實施例的芯片墊的放大剖面圖。
圖3繪示本發(fā)明一實施例的引腳的放大剖面圖。
圖4繪示本發(fā)明的一實施例的一金屬載板的一部分的上視圖。
圖5繪示本發(fā)明的一實施例的一金屬載板的工藝剖面圖。
圖6繪示本發(fā)明的一實施例的一半導(dǎo)體封裝的工藝剖面圖。
圖7繪示本發(fā)明一實施例的一包括多個疊層芯片的半導(dǎo)體封裝的工藝
剖面圖。
圖8繪示本發(fā)明一實施例的半導(dǎo)體封裝的工藝以及表面粘著半導(dǎo)體封
裝的工藝的剖面圖。
圖9繪示本發(fā)明一實施例的半導(dǎo)體封裝的工藝以及其表面粘著工藝的
剖面圖。
圖10繪示本發(fā)明一實施例的一金屬載板的一部份的上視圖，金屬載
板包括一標(biāo)記凸塊與多個擴大周邊凸塊。
圖11繪示圖10的實施例的半導(dǎo)體封裝的剖面圖。
圖12繪示本發(fā)明一實施例的具有一芯片承載區(qū)的一金屬載板的局部 上視圖，其中芯片承載區(qū)包括一周邊區(qū)。
圖13繪示本發(fā)明一實施例的圖12的金屬載板的局部下視圖。
圖14繪示本發(fā)明一實施例的具有一接地區(qū)的一半導(dǎo)體封裝的工藝剖 面圖。
圖15繪示本發(fā)明一實施例的部分的金屬載板的上視圖，其中金屬載 板包括多個擴大周邊凸塊與一芯片承載區(qū)，芯片承載區(qū)包括一周邊區(qū)。
圖16繪示本發(fā)明一實施例的圖15的金屬載板的局部下視圖。
圖17繪示本發(fā)明一實施例的半導(dǎo)體封裝的工藝剖面圖，其中半導(dǎo)體 封裝包括一接地區(qū)與一電源區(qū)。
圖18繪示本發(fā)明一實施例的一金屬載板的部分上視圖，金屬載板包 括一芯片承載區(qū)，芯片承載區(qū)包括多個部分。
圖19繪示本發(fā)明一實施例的圖18的金屬載板的局部下視圖。圖20繪示本發(fā)明一實施例的一半導(dǎo)體封裝的工藝的剖面圖，其中半 導(dǎo)體封裝包括一芯片墊，其包括分離的二部分。
具體實施例方式
圖1繪示本發(fā)明一實施例的一半導(dǎo)體封裝100的剖面圖。半導(dǎo)體封裝
100包括一芯片墊101，其具有一周邊區(qū)114，且周邊區(qū)114定義出具有一 凹穴底部112的一凹穴111。周邊區(qū)114可視情況而完全圍繞凹穴111或 部分圍繞凹穴lll。凹穴底部112包括一中心部分112a。再者，凹穴底部 112還可包括一圍繞中心部分112a的凹槽112b。中心部分112a可大略位 于凹穴底部112的中心，也可不位于凹穴底部112的中心，舉例來說，凹 槽112b具有不規(guī)則的寬度。凹槽112b可以視情況而選擇性地完全圍繞中 心部分112a，或是部分地圍繞中心部分112a。芯片102可由一粘著層(未 繪示)粘著至凹穴底部112。粘著層可為導(dǎo)電材料或非導(dǎo)電材料，例如非導(dǎo) 電的環(huán)氧樹脂(印oxy)。在本實施例中，芯片102粘著于中心部分112a。 芯片102的主動面上的接墊106通過導(dǎo)線104電性連接至引腳171，并可 通過導(dǎo)線104電性連接至少部分的周邊區(qū)114。引腳171配置于芯片102
的周邊，并完全或部分地圍繞芯片墊ioi。
圖2繪示本發(fā)明一實施例的芯片墊101的放大剖面圖。芯片墊101包 括一側(cè)面208，其可完全或部分地圍繞芯片墊101。在本實施例中，側(cè)面 208包括一上傾斜部208c，其鄰接于周邊區(qū)114的一上表面151并朝像遠 離凹穴111的方向。側(cè)面208包括一下傾斜部208a，其鄰接于上傾斜部 208c并朝向遠離凹穴111的方向。周邊區(qū)114還包括一上傾斜部218，其 相鄰于上表面151且朝向凹穴111。傾斜部208a、 208c、 218可為直線形 或弧形，且不垂直于周邊區(qū)114的上表面151。側(cè)面208包括一尖端208b。
圖3繪示本發(fā)明一實施例的引腳171的放大剖面圖。引腳171包括一 側(cè)面308，側(cè)面308可完全或部分地圍繞引腳171。在本實施例中，側(cè)面 308包括一上傾斜部308c，其鄰接于引腳171的一上表面155。側(cè)面308 還包括一下傾斜部308a，其鄰接于引腳171的一下表面157。傾斜部308a、 308c可為直線形或弧形，且不垂直于引腳171的上表面155與下表面157。 側(cè)面308包括一尖端308b。請參照圖1、圖2與圖3， t封裝膠體108形成于芯片102、芯片墊 101與引腳171上，以實質(zhì)上填滿凹穴111以及實質(zhì)上覆蓋周邊區(qū)114的 上傾斜部218。封裝膠體108也實質(zhì)上覆蓋芯片墊101的上傾斜部208c 以及引腳171的上傾斜部308c。在前述中，"實質(zhì)上"可代表封裝膠體108 填滿具有芯片102配置于凹穴底部112的凹穴111,且"實質(zhì)上"亦可代 表封裝膠體108填滿凹穴111以避免空氣或濕氣，且覆蓋芯片102、導(dǎo)線 104與上傾斜部208c、 218、 308c以避免受到氧化、濕氣或其它外界環(huán)境 的影響，進而滿足封裝的需求。在本實施例中，芯片墊101的下傾斜部208a 與引腳171的下傾斜部308a至少部分是從封裝膠體108的下表面160向 外延伸?；蛘呤牵酒瑝|101的下傾斜部208a與引腳171的下傾斜部308a 其中之一是從封裝膠體108的下表面160向外延伸。
傾斜的上傾斜部208c、 218、 308c可顯著地增加接觸面積，以利于使 封裝膠體108粘著至芯片墊101，以及使封裝膠體108粘著至引腳171。 并且，可加強封裝膠體108中的芯片墊101與引腳171的封膠接合力(mold locking)。這也可增加濕氣擴散進半導(dǎo)體封裝100的路徑長度與時間。
在本實施例中，上傾斜部208c、 308c實質(zhì)上具有凹面(concave profile)。在前述中，"實質(zhì)上"可代表上傾斜部208c、 308c通常呈現(xiàn)凹 形，例如是向內(nèi)凹向芯片墊101與引腳171的中心的圓弧形，且上傾斜部 208c、 308c可包括不同表面或是具有小尖端的粗糙表面，前述小尖端可為 由芯片墊101與引腳171的中心凸向外的圓弧形。舉例來說，圖3繪示引 腳171的上傾斜部308c是向內(nèi)凹向芯片墊101與引腳171的中心的圓弧 形。此時，上傾斜部308c具有粗糙的表面。在封膠時，前述粗糙的表面 可與封裝膠體108接合，而增加封裝膠體108中的引腳171的接合力(mold locking)。形成前述粗糙的表面的方法可以是精準(zhǔn)地控制蝕刻工藝或是其 它適當(dāng)?shù)墓に?。相同地，下傾斜部208a、 308a實質(zhì)上具有凹面。在前述 中，"實質(zhì)上"可代表下傾斜部208a、 308a通常呈現(xiàn)凹形，例如是向內(nèi)凹 向芯片墊101與引腳171的中心的圓弧形。舉例來說，圖3繪示引腳171 的下傾斜部308a是向內(nèi)凹向引腳171的中心的圓弧形。相同地，上傾斜 部218實質(zhì)上具有凹面。在前述中，"實質(zhì)上"可代表上傾斜部218通常 呈現(xiàn)凹形，例如是向內(nèi)凹向周邊區(qū)114的中心的圓弧形。舉例來說，圖2
ii繪示周邊區(qū)114的上傾斜部218為內(nèi)凹向周邊區(qū)114的中心的圓弧形。
在此可以另一種方式來描述芯片墊101。舉例來說，在圖2中，芯片 墊101包括一基底202，其具有一上表面212與一下表面153。在一實施 例中，上表面151上的一凸起部213從基底202向上延伸并鄰近于基底202 的一邊緣。 一側(cè)面208延伸于凸起部213的上表面151與基底202的下表 面153之間，并包括一尖端208b。凸起部213可選擇性地鄰近于基底202， 故凸起部213也具有一下表面253。 一側(cè)面218延伸于凸起部213的上表 面151與基底202的上表面212之間。
在一實施例中，基底202的上表面212包括一中心區(qū)212a，芯片102 配置于中心區(qū)212a上。再者，上表面212還包括一圍繞中心區(qū)212a的凹 槽212b。中心區(qū)212a的位置接近上表面212的中心，但也可不接近上表 面212的中心，舉例來說，凹槽212b的寬度不規(guī)則。凹槽212b可完全圍 繞或或部分圍繞中心區(qū)212a。
在此可以另一種方式來描述封裝膠體108。舉例來說，在圖1、圖2 與圖3中，封裝膠體108形成于芯片102、芯片墊101與引腳171上，故 封裝膠體108實質(zhì)上覆蓋基底202的上表面212以及側(cè)面218。封裝膠體 108實質(zhì)上部分覆蓋側(cè)面208的位于尖端208b以上的部分，以及側(cè)面308 的位于尖端308b以上的部分。在前述中，"實質(zhì)上"代表封裝膠體108覆 蓋基底202的上表面212，其中芯片102配置上表面212上，"實質(zhì)上"也 代表封裝膠體108覆蓋芯片102、導(dǎo)線104、基底202的上表面212、側(cè)面 218、側(cè)面208的位于尖端208b上方的部分以及側(cè)面308的位于尖端308b 上方的部分，以避免氧化、濕氣或其它環(huán)境因素的影響，進而滿足封裝的 需求。至少部分的側(cè)面208的低于尖端208b的部分是突出于封裝膠體108 的下表面160。相似地，至少部分的側(cè)面308的低于尖端308b的部分是突 出于封裝膠體108的下表面160。
半導(dǎo)體封裝100還包括一金屬層116(如圖1所示)，金屬層116配置 在周邊區(qū)114的上表面151，金屬層116可選則性地配置于凸起部213的 上表面151(如圖2所示)。此外，半導(dǎo)體封裝IOO還包括一金屬層117(如 圖1所示)，金屬層117配置在芯片墊101的下表面153，金屬層117可選 擇性地配置在基底202的下表面153(如圖2所示)。金屬層117可選擇性地配置于基底202的下表面153以及凸起部213的下表面253上(如圖2 所示)。如圖1所示，半導(dǎo)體封裝100還包括一配置于引腳171的上表面 155上的金屬層126,以及一配置于引腳171的下表面157上的金屬層127。 前述金屬層的形成方法包括電鍍法或無電鍍法。期望前述金屬層可良好地 粘著于芯片墊101與引腳171的表面、金屬層可與導(dǎo)線104可良好地連接， 以及金屬層可保護芯片墊101與引腳171的表面免于受到氧化或外界環(huán)境 因素的影響?；谇笆瞿繕?biāo)，前述金屬層包括一鎳層，鎳層接觸芯片墊101 的表面151、 153以及引腳171的表面155、 157，且一金層或鈀層覆蓋鎳 層。金屬層選擇性地包括一層合金層，合金層包括鎳與金或鈀，或者是合 金層包括鎳、金與鈀。
請參照圖1、圖2與圖3，芯片墊101的下傾斜部208a及/或引腳171 的下傾斜部308a延伸出封裝膠體108的下表面160 —突出距離(standoff distance) 148，突出距離148可視情況決定包括或不包括金屬層117、 127 的厚度。突出距離148可視為側(cè)面208的低于尖端208b的部分及/或側(cè)面 308的低于尖端308b的部分突出于封裝膠體108的下表面160的距離。芯 片墊101及/或引腳171的突出于封裝膠體1.08的下表面160的部分可使 芯片墊101及/或引腳171暴露出更多可與焊料接合的面積，以利于芯片 墊101焊接至印刷線路板。而且，可有助于提升半導(dǎo)體封裝ioo表面粘著 至印刷線路板的可靠度。在一實施例中，尖端208b離基底202的下表面 153較近，而離凸起部213的上表面151較遠，且尖端308b離引腳171 的下表面157較近，而離引腳171的上表面155較遠。
在某些實施例中，突出距離148約介于20% 50%或約介于25% 45%的芯片墊101及/或至少一引腳171的厚度，雖然突出距離148并不 限于這些范圍，在其它實施例中，突出距離148約介于5。％ 75%的芯片 墊101的厚度142。芯片墊101的厚度142為周邊區(qū)114的上表面151與 芯片墊101的下表面153之間的距離。若金屬層116、 117配置于芯片墊 101的表面151、 153上，則厚度142為金屬層116的上表面150以及金屬 層117的下表面152之間的距離。相似地，對于引腳171而言，若金屬層 126、 127配置于引腳171的表面155、 157上，則厚度142為金屬層126 的上表面154與金屬層127的下表面156之間的距離。如前所述，相對于
13金屬層116、 117、 126、 127可得到不同的距離。然而，若無部分或無全 部的金屬層116、 117、 126、 127，則芯片墊101的表面151與表面153 之間的距離相似于引腳171的表面155與表面157之間的距離。
在一實施例中，包括金屬層116、 117的芯片墊101的厚度142實質(zhì) 上相等于一包括金屬層126、 127的引腳171的厚度142，且厚度142約 0. 125毫米。在本實施例中，芯片墊101及至少一引腳171突出于封裝膠 體108的下表面160的突出距離148約介于0. 025毫米 0. 0625毫米或是 介于0. 03毫米 p. 05毫米。芯片墊101的側(cè)面208的尖端208b實質(zhì)上齊 平于至少一引腳171的側(cè)面308的尖端308b。在另一實施例中，芯片墊 101及/或至少一引腳171的厚度142可大于或小于0. 125毫米。
當(dāng)突出距離148占厚度142的一較大的比例時(約20% 50%)，容易 降低封裝膠體108中的芯片墊101及/或引腳171的封膠接合力，但卻容 易增加表面粘著于印刷線路板上的半導(dǎo)體封裝100的可靠度。同時，增加 進行底部蝕刻所需的時間與成本(請參照圖6)。因此，可考量前述兩個因 素來決定突出距離148占厚度142的比例。
一模蓋(mold cap)高度140為介于封裝膠體108的上表面164與金屬 層116的上表面150之間的距離。相同地，對于一引腳171而言，模蓋高 度140為介于封裝膠體108的上表面164與金屬層126的上表面154之間 的距離。模蓋高度140通常夠大，而足以使芯片102與導(dǎo)線104包覆在封 裝膠體108中。在一實施例中，模蓋高度140約介于0. 4毫米至1毫米(例 如0.675毫米)，而且，只要模蓋高度140足以使封裝膠體108包覆芯片 102與導(dǎo)線104即可。封裝膠體108的位于芯片墊101的凹穴111內(nèi)的部 分可將芯片102固定在凹穴底部112的中心部分112a(如圖1所示)。換言 之，芯片102可配置于基底202的上表面212的中心區(qū)212a(如圖2所示)。
在圖1與圖2中，距離206為中心部分112a(或中心區(qū)212a)相對于 金屬層116的上表面150的深度。距離204為凹槽112b(或凹槽212b)相 對于金屬層116的上表面150的深度。在一些實施例中，距離206約為55 % 80%的距離204，但距離206并不限于此范圍。在一實施例中，距離 206約為0. 065毫米，距離204約為0. 095毫米。距離204與距離206可 大于或小于前述數(shù)值，只要距離204與距離206小于芯片墊101的厚度142一特定數(shù)值，例如0.01毫米。較佳地，中心部分112a(或中心區(qū)212a)與 凹槽112b(或凹槽212b)是以蝕刻的方式形成(請參照圖5)，而非以電鍍的 方式在周邊區(qū)114(或凸起部213)進行增層。相較于蝕刻工藝，電鍍工藝 的成本較高且需耗費較長的時間，且關(guān)于蝕刻工藝的部分在圖5中將有詳 盡地介紹。
由將芯片102配置在凹穴底部112 (基底202的上表面212)上，可使 芯片102的上表面相對于金屬層116的上表面150降低距離206，或是相 對于各引腳171上的金屬層126的上表面154降低距離206。因此，可降 低模蓋高度140，以薄化半導(dǎo)體封裝100。此外，可使芯片102的下表面 更接近金屬層117的下表面152(兩者間距縮短了距離206)。因此，可加 強芯片102所產(chǎn)生的熱傳導(dǎo)至芯片墊101的導(dǎo)熱效率。
請同時參照圖1、圖2與圖3，高度差146為通過中心部分112a(或中 心區(qū)212a)的最高點的一平面166與封裝膠體108的下表面160之間的距 離。封裝膠體108的下表面160基本上符合(至少接近)封裝膠體108的位 于凹槽112b(或凹槽212b)的下表面。在某些實施例中，高度差146約介 于0.02毫米至0.04毫米之間，但高度差146并不限于此范圍。在某些實 施例中，金屬層116的上表面150可位于平面166的上約0. 05毫米至O. 08 毫米的處，但金屬層116的位置并不限于此。而且，芯片墊101的側(cè)面208 的尖端208b以及至少一引腳171的側(cè)面308的尖端308b可位于平面166 的下。高度差146與尖端208b、 308b相對于平面166的位置皆可通過蝕 刻工藝來加以控制，例如通過一頂側(cè)蝕刻工藝(請參照圖5)。
距離144為封裝膠體108的側(cè)面162至任一引腳171的側(cè)面308的最 短距離。在圖1的實施例中，距離144為最左側(cè)的外引腳171A的尖端308b 至側(cè)面162的距離。在某些實施例中，距離144約介于0. 1毫米至0. 3毫 米，但距離144并不限于此。封裝膠體108的位于最左邊的外引腳171A 的左側(cè)的部分以及封裝膠體108的位于最右邊的外引腳171B的右側(cè)的部 分可避免在切割外引腳171A、 171B(如圖6)以及在使用半導(dǎo)體封裝100時 剝離。
引腳間距145(亦可視為電極間距)為二相鄰引腳171的中心點的間 距。在某些實施例中，引腳間距145約介于0.35毫米至0.55毫米，但引
15腳間距145不限于此。再者，可通過蝕刻工藝來控制引腳間距145，例如 利用一頂側(cè)蝕刻工藝(如圖5所示)。
在圖3中， 一保護層310實質(zhì)上覆蓋至少一引腳171的下傾斜部308a。 在前述中，"實質(zhì)上"代表保護層310覆蓋至少一引腳171的下傾斜部 308a，以充分保護下方金屬免于受到氧化、濕氣以及其它外界環(huán)境因素的 影響，進而滿足封裝的需求。封裝膠體108實質(zhì)上覆蓋上傾斜部308c(或 側(cè)面308的位于尖端308b以上的部分)，但未完全覆蓋下傾斜部308a(或 側(cè)面308的位于尖端308b以下的部分)，或至少未覆蓋下傾斜部308a的 從封裝膠體108的下表面160延伸而出的部分。因此，除了位于引腳171 的下表面157的保護金屬層127 (如圖1所示)以外，保護層310可保護下 方金屬(通常為銅或銅合金)免于(或減少)受到氧化或腐蝕的影響。 一相似 的保護層可配置于芯片接墊101的下傾斜部208a(或是側(cè)面208的位于尖 端208b下方的部分)。在圖2中， 一保護層210實質(zhì)上覆蓋芯片墊101的 下傾斜部208a。保護層210以及在芯片墊101的下表面153上的保護金屬 層117(如圖1所示)足以保護芯片墊101的下方金屬，進而滿足封裝的需 求。
在一實施例中，保護層210、 310可包括一金屬層。金屬層包括至少 一錫層、 一鎳層與一金層。另外，金屬層可包括一具有二種或二種以上的 前述金屬的合金層。金屬層可藉由浸漬法、電鍍法、無電鍍法或其它適合 的方法附著在下傾斜部208a、 308a上。
在其它實施例中，保護層210、 310包括一焊接材料。焊接材料包括 一焊錫膏。焊錫膏可選擇性地配置于下傾斜部208a、 308a上，同時，保 護金屬層117、127(無焊錫膏)實質(zhì)上覆蓋芯片墊101的下表面153以及至 少一引腳171的下表面157。在前述中，"實質(zhì)上"代表保護金屬層117、 127覆蓋下表面153、 157，以保護下方金屬免于受到氧化、濕氣與其它外 界環(huán)境因素的影響，進而滿足封裝的需求。保護金屬層117、 127亦于蝕 刻工藝中保護下方金屬(如圖5所示)。另外，焊錫膏可配置于下傾斜部 208a、 308a以及下表面153、 157上。然后，干燥或固化焊錫膏。另外， 可回焊(reflow)并固化焊錫膏，以形成一焊接材料凸塊。
在其它實施例中，保護層210、 310可包括一有機保焊劑(organicsolderability preservative, 0SP)層。使有機保焊劑層附著在下傾斜部 208a、 308a上的方法包括浸漬法或漂洗一有機溶液的方式或其它適合的工 藝。有機溶液中的有機材料包括 一 咪唑基材料(imidazole-based material)。有機保焊劑層可選擇性地配置于下傾斜部208a、 308a，或選 擇性地配置于芯片墊101的下表面153或至少一引腳171的下表面157上。 若有機保焊劑層是配置在下表面153、 157上，則不需多一道移除有機保 焊劑層的工藝，因為在焊接芯片墊101與至少一引腳171至一印刷線路板 時，有機保焊劑層在到達焊接溫度時就會揮發(fā)。
使用一焊接材料及,/或一有機材料作為保護層210、 310的原因至少有 二個。第一，焊接材料或有機材料的成本少于金屬(例如鎳、金、錫)。第 二，焊接材料或有機材料可直接形成在芯片墊101與至少一引腳171上， 而不需使用電鍍或無電鍍工藝，因此，保護層210、 310的工藝較為簡化。
圖4繪示本發(fā)明的一實施例的一金屬載板400的一部分的上視圖。金 屬載板400的形成方式如圖5所示。金屬載板400包括一基底402，基底 402具有一從基底402向外延伸的中心凸起部404。在前述中，"中心"代 表中心凸起部404的位置接近金屬載板400的中心部分(如圖4所示)。圖 4的中心凸起部404的位置也可以改變，例如可位于金屬載板400的邊緣。 圖4中的中心凸起部404是完全圍繞基底402，此外，在其它實施例中， 中心凸起部404可以是部分圍繞基底402。多個周邊凸起部406配置在基 底402的周圍。圖4中的周邊凸起部406完全圍繞基底402，但是，在其 它實施例中，周邊凸起部406可以是部分圍繞基底402。 一角落周邊凸起 部408配置于金屬載板400的一角落，角落周邊凸起部408的形狀及/或 尺寸不同于其它的周邊凸起部406。角落周邊凸起部408可為一識別標(biāo)記 (recognition mark),其可于表面粘著時幫助封裝體定位。
金屬載板400的畫剖面線的部分(中心凸起部404、周邊凸起部406、 角落周邊凸起部408)尚未蝕刻，因此，這些部分突出于金屬載板400的其 它部分(包括基底402)，前述金屬載板400的其它部分已從頂側(cè)被蝕刻過 (如圖5所示)。在一實施例中，周邊凸起部406排成至少三排并配置在基 底402的至少一側(cè)。請參照圖6，在底側(cè)蝕刻工藝(bottom side etching) 之后，分離基底402與周邊凸起部406以形成芯片墊101與引腳171 (如圖1至圖3所述)。因為周邊凸起部406毋須連接至一導(dǎo)線架的一可拋棄部分 (如同四方扁平無引腳的導(dǎo)線架)，故相較于已知的四方扁平無引腳工藝，
圖5與圖6的工藝較容易制得二排或二排以上的引腳171。
在一實施例中，在底側(cè)蝕刻之后(如圖6所示)，中心凸起部404包括 一接地區(qū)，其通過導(dǎo)線(例如導(dǎo)線104)電性連接至芯片(例如芯片102)。 接地區(qū)可完全圍繞基底402。另外，接地區(qū)也可以包括一個或多個部分圍 繞基底402的接地段。中心凸起部404可包括一電源區(qū)，其電性連接至芯 片102，且電源區(qū)可包括一個或多個電源段。在一實施例中， 一接地段可 為中心凸起部404的一第一部分404a，且一電源段可為中心凸起部404 的一第二部分404b。在本實施例中，基底402的一連接接地段404a的第 一部份可分離于基底402的一連接電源段404b的第二部分。可通過蝕刻 工藝、切割工藝或其它適合的工藝來物理性地分離基底402的第一部分與 第二部分(例如沿虛線410分離基底402的第一部分與第二部分)。
必須了解的是，關(guān)于圖4中的金屬載板400也可以另一種方式來描述。 舉例來說，金屬載板400包括一芯片承載區(qū)402與一周邊區(qū)404。多個周 邊凸塊406可配置于芯片承載區(qū)402周邊?；蛘呤?，金屬載板400可包括 --鄰近于基底402的凸起部404。
圖5繪示本發(fā)明一實施例的一金屬載板500的工藝剖面圖。 一第一光 阻層506形成于一銅板501的一上表面502，且一第二光阻層508形成于 銅板501的一下表面504。光阻層506、 508的形成方法包括涂布、印刷或 是其它適合的形成方法。選擇部分的光阻層506、 508進行曝光顯影，以 在銅板501上形成第一外露區(qū)510與第二外露區(qū)512?？衫靡谎谀?未繪 示)來進行光化學(xué)反應(yīng)，以定義光阻層506、 508。
然后，第一金屬層514形成在外露區(qū)510上，且第二金屬層516形成 在外露區(qū)512上。金屬層514、 516相同于前述提及的金屬層116、 117、 126、 127。之后，剝除光阻層506、 508。接著，蝕刻銅板510的上表面 502的未覆蓋金屬層514的多個區(qū)域518，以形成前述的中心區(qū)212a、中 心凸起部213以及周邊凸起部406。或者是，蝕刻區(qū)域518可形成前述的 芯片承載區(qū)402與周邊凸塊406，以作為金屬載板500的一部分。蝕刻工 藝?yán)鐬轫攤?cè)蝕刻工藝。
18金屬載板500包括多個相互連接的部分，例如部分500a與部分500b。 各部分包括前述的中心區(qū)212a、中心凸起部213以及周邊凸起部406。
圖6繪示本發(fā)明一實施例的半導(dǎo)體封裝100的工藝剖面圖。在金屬載 板500的各部分(例如部分500a、500b)的一中心區(qū)212a(或芯片承載區(qū)402) 上貼附一芯片102。各芯片102可通過前述的一粘著層(未繪示)貼附至金 屬載板500上。各芯片102通過導(dǎo)線104電性連接至周邊凸起部406 (或周 邊凸塊406)。然后， 一封裝膠體108形成在各芯片102以及各周邊凸起部 406上。封裝膠體108可包括一合成樹脂(synthetic resin)，且其形成方 法包括壓模法(molding method)，例如轉(zhuǎn)移成型(transfer molding)。接 著，蝕刻金屬載板500的下表面的未覆蓋金屬層516的多個區(qū)域620，以 分離周邊凸起部406以及中心凸起部213，并形成前述引腳171與芯片墊 101。蝕刻工藝?yán)鐬榈讉?cè)蝕刻工藝。引腳171與芯片墊101形成于各互 連且共享封裝膠體108的封裝體中(例如互連的封裝體600a、 600b)。利用 切割的方式將互連的封裝體600a、 600b分離成半導(dǎo)體封裝100a、 100b。 切割的方法例如為鋸切(sawing),其可使半導(dǎo)體封裝100a、 100b具有實 質(zhì)上垂直的側(cè)面。
圖7繪示本發(fā)明一實施例的一包括多個疊層芯片的半導(dǎo)體封裝100的 工藝剖面圖。貼附一第一芯片102a至一金屬載板500的各部分(例如部分 500a、 500b)的一中心區(qū)212a(或芯片承載區(qū)402)。各第一芯片102a通過 一前述的粘著層(未繪示)粘著至金屬載板500。然后，各第一芯片102a 可通過多條導(dǎo)線104a電性連接至一中心凸起部213 (或周邊區(qū)404)的至少 一部分。在另一實施例中，各第一芯片102a電性連接至一個或多個周邊 凸起部406。
然后，在各第一芯片102a的上表面上配置一連接層700。 一第二芯片 102b由連接層700配置于各第一芯片102a的上表面上。各第二芯片102b 通過多條導(dǎo)線104b電性連接至周邊凸起部406。在另一實施例中，各第二 芯片102b電性連接至至少部分的中心凸起部213。周邊凸起部460與中心 凸起部213的與第二芯片102b電性連接的部分電性獨立于周邊凸起部460 與中心凸起部213的與第一芯片102a電性連接的部分。
之后，封裝膠體108形成在各組疊層芯片102a、 102b上以及各周邊凸起部406上。接著，蝕刻金屬載板500的下表面的未覆蓋金屬層516的 區(qū)域620，以分離周邊凸起部406與中心凸起部213，并形成前述引腳171 與芯片墊101。引腳171與芯片墊101可形成在各互連且共享封裝膠體108 的封裝體中(例如互相連接的封裝體600a、 600b)。利用切割的方式將互連 的封裝體600a、 600b分離成半導(dǎo)體封裝100a、 100b。
在一實施例中，連接層700例如為一粘著層。粘著層例如為一導(dǎo)電材 料或一不導(dǎo)電材料(例如一不導(dǎo)電的環(huán)氧樹脂)。粘著層例如為一液態(tài)粘著 層或一膜狀粘著層(例如一雙面膠帶)。粘著層亦可為一導(dǎo)線上薄膜型的粘 著層(film-on-wire adhesive layer),其特性相似于膜狀粘著層但具有
較大的厚度。
在一實施中，芯片102b延伸過芯片102a的周邊。使用導(dǎo)線上薄膜型 的粘著層的優(yōu)點為此種粘著層厚度較大，因此，當(dāng)芯片102b粘著至此種 粘著層上時，可使芯片102a、 102b之間保持一較大的間距，而利于將導(dǎo) 線104a連接至芯片102a。若是未使用導(dǎo)線上薄膜型的粘著層，則連接層 700除了包括液態(tài)粘著層及/或膜狀粘著層之外，還包括一分隔組件。分隔 組件是用來分隔芯片102a、 102b并增加芯片102a、 102b之間的間距，以 利于將導(dǎo)線104a連接至芯片102a。
如前所述，可由將芯片102配置于凹穴底部112(或基底202的上表面 212)上的方式來減少半導(dǎo)體封裝100的厚度。對于圖7中的具有疊層芯片 的半導(dǎo)體封裝100而言，利用凹穴111所提供的額外空間來薄化半導(dǎo)體封 裝100相當(dāng)重要。此外，芯片疊層的順序亦相當(dāng)重要。舉例來說，在圖7 中，芯片102b延伸過凹穴111并部分覆蓋芯片墊101的周邊區(qū)114，因此， 芯片102b不能配置在凹穴底部112上。然而，芯片102a的尺寸較小，故 可配置于凹穴底部112上。在本實施例中，當(dāng)芯片102a的高度加上連接 層700的高度夠大，而足以在配置于周邊區(qū)114的金屬層116的上表面(導(dǎo) 線104a)上形成一足夠的間距時，芯片102b可配置在芯片102a的頂部。
圖8繪示本發(fā)明一實施例的半導(dǎo)體封裝100的工藝以及表面粘著半導(dǎo) 體封裝100的工藝的剖面圖。如前所述，引腳171與芯片墊101形成于各 互連且共享封裝膠體108的封裝體中(例如互連的封裝體600a、 600b)。在 本實施例中， 一焊錫膏802覆蓋至少一引腳171的一傾斜蝕刻區(qū)308a與一金屬層127的一下表面156，其中金屬層127配置于引腳171的下表面 157上。接著，固化焊錫膏802形成一焊料接合部802，以應(yīng)用于之后的 表面粘著工藝中。焊錫膏800可覆蓋芯片墊101的一傾斜蝕刻區(qū)208a以 及芯片墊101的一金屬層117的一下表面152。由切割的方式，可將互連 的封裝體600a、 600b分割成封裝體100a、 100b。
在表面粘著封裝體100a時，回焊焊料接合部800、 802，以形成液態(tài) 焊料塊804、 806。接著，使液態(tài)的焊料塊804、 806接觸一印刷線路板808， 并固化液態(tài)的焊料塊804、 806。焊料接合部800、 802具有足夠的焊料， 因此，當(dāng)回焊焊料以及表面接合封裝體100a時，焊料可作為一保護層， 以保護傾斜蝕刻區(qū)208a、 308a。
除了使用焊料作為保護層，圖8的表面粘著工藝還有一個優(yōu)點就是可 由回焊焊料接合部800、 802的方式表面粘著封裝體100a。前述優(yōu)點可在 表面粘著封裝體100a時，省去已知技術(shù)需在印刷線路板808上另外形成 焊錫膏的步驟。
圖9繪示本發(fā)明一實施例的半導(dǎo)體封裝100的工藝以及其表面粘著工 藝的剖面圖。在本實施例中，封裝體100不具有用以表面粘著的焊料接合 部800、 802。 一保護層(例如前述的有機保焊劑層)覆蓋芯片墊101的一傾 斜蝕刻區(qū)208a以及至少一引腳171的一傾斜蝕刻區(qū)308a。接著，配置焊 錫膏900于印刷線路板908上，以預(yù)備進行封裝體100的表面粘著工藝。 在表面粘著封裝體100之后，回焊焊錫膏，然后，固化成焊料塊902以將 封裝體100粘著至印刷線路板908。
如前所述，當(dāng)表面粘著封裝體IOO以及回焊焊料時，焊料可作為一保 護層，以保護傾斜蝕刻區(qū)208a、 308a。
圖10繪示本發(fā)明一實施例的一金屬載板1000的一部份的上視圖，金 屬載板1000包括一標(biāo)記凸塊1008與多個擴大周邊凸塊1010。金屬載板 100的形成方式如圖5所示。金屬載板1000包括一芯片承載區(qū)1002。芯 片承載區(qū)1002包括一周邊區(qū)1004。在圖10中，周邊區(qū)1004完全圍繞芯 片承載區(qū)1002，但是，在其它實施例中，周邊區(qū)1004也可以是部分圍繞 芯片承載區(qū)1002。在圖10中，部分的金屬載板1000可在金屬載板1000 中有不同的配置方式，其包括加寬金屬載板1000的邊緣。多個周邊凸塊
211006配置在一圍繞芯片承載區(qū)1002的引腳置放區(qū)1001內(nèi)。雖然圖10中 的周邊凸塊1006與引腳置放區(qū)1001是完全圍繞芯片承載區(qū)1002，但是， 在其它實施例中，周邊凸塊1006與引腳置放區(qū)1001也可以是部分圍繞芯 片承載區(qū)1002。標(biāo)記凸塊1008與擴大周邊凸塊1010可配置于引腳置放區(qū) 1001的角落(如圖IO所示)，或是配置于引腳置放區(qū)1001的其它區(qū)域。
金屬載板1000的畫有斜線的部分(即周邊區(qū)1004、周邊凸塊1006、 標(biāo)記凸塊1008以及擴大周邊凸塊1010)未被蝕刻，故突出于金屬載板1000 的其它部分(包括芯片承載區(qū)1002)，前述金屬載板1000的其它部分已被 頂側(cè)蝕刻處理過(請見圖5)。如圖4所述，周邊凸塊1006排列成至少三排， 并配置在芯片承載區(qū)1002的至少一側(cè)。
圖ll繪示圖10的實施例的半導(dǎo)體封裝1100的剖面圖。圖11為圖10 在經(jīng)過底側(cè)蝕刻(如圖6所示)之后沿A-A線段的剖面圖。芯片承載區(qū)1002、 周邊凸塊1006、標(biāo)記凸塊1008以及擴大周邊凸塊1010彼此分離，并形成 芯片墊101、引腳171、 一標(biāo)記引腳1108與多個擴大引腳1110。芯片墊 101與引腳171如圖1至圖3所述。除了標(biāo)記引腳1108與擴大引腳1110 的形狀及/或尺寸可能不同于引腳171之外，標(biāo)記引腳1108與擴大引腳 1110的特性與引腳171的特性相似。此外，標(biāo)記引腳1108的形狀及/或尺 寸可能不同于擴大引腳1110的形狀及/或尺寸。由于標(biāo)記引腳1108的形 狀及/或尺寸可能不同于擴大引腳1110以及其它引腳171的形狀及/或尺 寸，標(biāo)記引腳1108可做為一辨認(rèn)標(biāo)志，以解決表面粘著時封裝體的對位 問題。或者，由于引腳1108、 1110的結(jié)構(gòu)類似，因此，半導(dǎo)體封裝1100 包括一獨立的辨認(rèn)標(biāo)志，例如一形成在封裝膠體108或芯片墊101上的標(biāo) 志。半導(dǎo)體封裝1100的其它特征則如同圖1至圖3對于半導(dǎo)體封裝100 的描述。必須了解的是，多個芯片102可疊層在半導(dǎo)體封裝1100中(如圖 7所述)。
在一實施例中，標(biāo)記引腳1108的一下表面1118的一表面積大于其它 引腳171的一下表面157的一平均表面積至少50%。再者，擴大引腳1110 的一下表面1120的一平均表面積大于其它引腳171的一下表面157的一 平均表面積至少50% (例如1. 5倍、2倍或3倍)。如圖10所示，標(biāo)記引 腳1108與擴大引腳1110配置在引腳置放區(qū)1001的角落。當(dāng)進行表面粘著工藝時，下表面1118及/或下表面1120具有較多的面積，而有助于將 擴大引腳1110及/或標(biāo)記引腳1108通過焊料粘著至印刷線路板。由于封
裝膠體108與引腳1108、 1110的熱膨脹系數(shù)不同，以致于半導(dǎo)體封裝1100 的角落的應(yīng)力最大，而下表面1118及/或下表面1120具有較多的面積可 增加位于半導(dǎo)體封裝1100的角落的焊料接點的強度。這可降低焊料接點 斷裂的可能性，進而增加表面粘著的可靠度。
在一實施例中，標(biāo)記引腳1108的下表面1118實質(zhì)上為圓形，且各擴 大引腳1110的下表面1120實質(zhì)上為方形?；蛘呤牵瑯?biāo)記引腳1108的下 表面1118實質(zhì)上為方形，且各擴大引腳1110的下表面1120實質(zhì)上為圓 形。在本實施中，"實質(zhì)上"是指下表面1118、 1120毋須為標(biāo)準(zhǔn)的方形或 圓形。舉例來說，各擴大引腳1110的下表面1120主要為方形，但角是圓 形的而非直角。下表面1118、 1120包括不均勻或粗糙的表面(具有微小尖 端的表面，且這些微小尖端分別從引腳1108、 1110的中心向外延伸)。
必須了解的是，也可以其它的方式描述圖10中的金屬載板1000。舉 例來說，金屬載板1000可包括一基底1002與一鄰近基底1002的凸起部 1004。凸起部1004亦可為一中心凸起部1004。多個周邊凸起部1006、標(biāo) 記凸塊1008以及擴大凸塊1010配置于基底1002周邊。
圖12繪示本發(fā)明一實施例的具有一芯片承載區(qū)1202的一金屬載板 1200的局部上視圖，其中芯片承載區(qū)1202包括一周邊區(qū)1204。部分的金 屬載板1200相似于前述的實施例，例如圖4至圖10的實施例。金屬載板 1200的部分形成方式相似于前述的實施例，例如圖5的實施例。在本實施 例中，因為周邊區(qū)1204是分成多個部分，所以周邊區(qū)1204是部分圍繞芯 片承載區(qū)1202的內(nèi)側(cè)。周邊區(qū)1204包括一個或多個分開的子周邊區(qū)(例 如子周邊區(qū)1204A、 1204B、 1204C、 1204D、 1204E)。
在金屬載板1200的上視圖中畫有斜線的部分(子周邊區(qū)1204A、 1204B、 1204C、 1204D、 1204E、周邊凸塊1206、標(biāo)記凸塊1208與擴大周 邊凸塊1210)是未蝕刻的部分，故突出于金屬載板1200的其它部分(包括 部分的芯片承載區(qū)1202)，其中金屬載板1200的其它部分是已受到頂側(cè)蝕 刻(如圖5所述)的部分。在本實施例中，頂側(cè)蝕刻包括移除部分金屬載板 1200，以分離子周邊區(qū)1204A、 1204B、 1204C、 1204D、 1204E的上部。圖13繪示本發(fā)明一實施例的圖12的金屬載板1200的局部下視圖。 金屬載板1200的下視圖中畫有斜線的部分是表示金屬載板1200的下表面 的覆蓋有金屬層516的部分。金屬層516可在底側(cè)蝕刻的工藝中保護芯片 承載區(qū)1202、子周邊區(qū)1204A、 1204B、 1204C、 1204D、 1204E、周邊凸塊 1206、標(biāo)記凸塊1208與擴大周邊凸塊1210 (如圖6所述)。
圖14繪示本發(fā)明一實施例的具有一接地區(qū)1470的一半導(dǎo)體封裝的工 藝剖面圖。半導(dǎo)體封裝的部分工藝相似于前述實施例，例如圖5與圖6的 實施例。部分的半導(dǎo)體封裝相似于前述實施例，例如圖1、圖2、圖3與 圖11的實施例。一芯片102粘著至一金屬載板1499的二部分1475a、1475b 的芯片承載區(qū)1402。然后，使芯片102電性連接至周邊凸塊1406與一分 段的周邊區(qū)1404。金屬層1416所覆蓋的區(qū)域相當(dāng)于圖13的金屬層516 所覆蓋的區(qū)域，前述區(qū)域包括芯片承載區(qū)1402的部分下表面。芯片承載 區(qū)1402的被金屬層1416覆蓋的下表面包括分段的周邊區(qū)1404的下表面。 但是，金屬載板1499的下表面的多個無保護區(qū)(unprotected area) 1420 未被金屬層1416覆蓋。無保護區(qū)1420包括金屬載板1499的連接于分段 的周邊區(qū)1404之間的下方部分。
然后，蝕刻無保護區(qū)1420，以分離芯片承載區(qū)1402(包括分段的周邊 區(qū)1404)以及周邊凸塊1406，并形成芯片墊1401以及前述的引腳171。蝕 刻工藝可參考前述的底部蝕刻工藝。部分的芯片墊1401相似于前述實施 例，例如圖1至圖3的芯片墊101。芯片墊1401包括前述基底202與凸起 部213，其中凸起部213鄰近于基底202。凸起部213可包括接地區(qū)1470， 其中芯片102可通過導(dǎo)線104電性連接至接地區(qū)1470。接地區(qū)1470包括 一個或多個接地段，其配置于基底202周邊。舉例來說， 一接地段1470A 鄰近于基底202的一第一側(cè)，且另一接地段(未繪示)鄰近于基底202的一 第 一 側(cè)
在一實施例中，凸起部213的上表面151包括接地段1470A的上表面 1471。在一實施例中，大體上上表面1471為金屬導(dǎo)體，且可作為與芯片 102電性連接的導(dǎo)線104的一接地連接區(qū)。
間距1496為接地區(qū)1470的中心與相鄰的引腳171的間距。在一些實 施例中，間距1496約介于0.35毫米至0.55毫米之間，但間距1496不限
4于此。間距1496可利用蝕刻工藝來加以控制，例如通過一頂側(cè)蝕刻工藝(如
圖5所述)。
在一實施例中，當(dāng)下表面253完全電性連接至地時，接地段1470A的 下表面1472相當(dāng)于凸起部213的下表面253。下表面1472的表面積大于 引腳171的下表面157的平均表面積至少三倍，舉例來說，下表面1472 的表面積可大于下表面157的平均表面積三倍、五倍、十倍或二十倍。
在一實施例中，凸起部213的上表面151的表面積大于引腳171的下 表面157的平均表面積至少三倍，舉例來說，上表面151的表面積可大于 下表面157的平均表面積三倍、五倍、十倍或二十倍。
引腳171與芯片墊101可形成在各互連且共享封裝膠體108的封裝體 中(例如互連的封裝體1480a、 1480b)。由切割的方式，可將互連的封裝體 1480a、 1480b分割成封裝體1400a、 1400b，如同圖6的工藝。必須要了 解的是，多個芯片102可疊層在半導(dǎo)體封裝1400中，且疊層的方式如圖7 所述。
相較于完全圍繞芯片的接地環(huán)，部分圍繞芯片的接地段的優(yōu)點在于接 地段在封裝體中所占的空間較小。舉例來說，這可縮小封裝體的尺寸及/ 或利用省下的空間來增加封裝體中引腳的數(shù)量。
圖15繪示本發(fā)明一實施例的部分的金屬載板1500的上視圖，其中金 屬載板1500包括多個擴大周邊凸塊1505與一芯片承載區(qū)1502，芯片承載 區(qū)1502包括一周邊區(qū)1504。部分的金屬載板1500相似于前述實施例，例 如圖4、圖10與圖12。金屬載板1500的部分工藝相似于前述工藝，例如 圖5。在本實施例中，周邊區(qū)1504完全圍繞芯片承載區(qū)1502的內(nèi)側(cè)。
在金屬載板1500的上視圖中畫斜線的部分(周邊區(qū)1504、擴大周邊凸 塊1505、周邊凸塊1506、標(biāo)記凸塊1508以及擴大周邊凸塊1510)是未被 蝕刻的部分，因此，其突出于金屬載板1500的其它部分(包括芯片承載區(qū) 1502)。
圖16繪示本發(fā)明一實施例的圖15的金屬載板1500的局部下視圖。 金屬載板1500的下視圖中畫斜線的部分代表金屬載板1500的下表面的覆 蓋金屬層516的部分。金屬層516保護芯片承載區(qū)1502、周邊區(qū)1504、 擴大周邊凸塊1505、周邊凸塊1506、標(biāo)記凸塊1508以及擴大周邊凸塊
251510，以避免受到底側(cè)蝕刻的影響(如圖6所述)。
圖l7繪示本發(fā)明一實施例的半導(dǎo)體封裝1700的工藝剖面圖，其中半 導(dǎo)體封裝1700包括一接地區(qū)1770與一電源區(qū)1790。半導(dǎo)體封裝1700的 部分工藝相似于前述實施例，例如圖5、圖6與圖14的實施例。部分的半 導(dǎo)體封裝1700相似于前述實施例，例如圖1至圖3、圖11與圖14。 一芯 片102粘著至一金屬載板1799的部分1775a、 1775b的芯片承載區(qū)1702。 然后，將芯片102電性連接至擴大周邊凸塊1705、周邊凸塊1706以及周 邊區(qū)1704。金屬層1716覆蓋的區(qū)域相當(dāng)于圖16的金屬層516覆蓋的區(qū)域， 且金屬層1716不覆蓋無保護區(qū)1720。
接著，蝕刻無保護區(qū)1720，以分離芯片承載區(qū)1702 (包括周邊區(qū) 1704)、擴大周邊凸塊1705與周邊凸塊1706，并形成芯片墊1701、電源 區(qū)1790以前述的多個引腳171。蝕刻工藝可參考前述的底側(cè)蝕刻工藝。部 分的芯片墊1701可相似于前述實施例，例如圖1至圖3中的芯片墊101。 芯片墊1701包括前述基底202與凸起部213，凸起部213相鄰于基底202。 凸起部213包括一接地區(qū)1770，其中芯片102通過導(dǎo)線104電性連接至接 地區(qū)1770。
在一實施例中，接地區(qū)1770完全圍繞基底202。電源區(qū)1790包括一 個或多個電源段，其部分地圍繞基底202以及接地區(qū)1770。舉例來說，一 電源區(qū)1790A可鄰近于接地區(qū)1770的一第一側(cè)，且另一接地區(qū)(未繪示) 可鄰近于接地區(qū)1770的一第二側(cè)。間距1794為接地區(qū)1770的中心與相 鄰于接地區(qū)1770的電源區(qū)1790之間的間距。間距1796為接地區(qū)1770的 中心與相鄰的引腳171之間的間距。在一些實施例中，間距1794、 1796 約介于O. 35毫米至0. 55毫米之間，但間距1794、 1796不限于此。間距 1794、 1796實質(zhì)上相同。在本實施例中，"實質(zhì)上"代表在間距1794、 1796 的工藝的容忍范圍內(nèi)，間距1794、 1796相同?？捎梦g刻的方式來控制間 距1794、 1796，例如由如圖5所述的一頂側(cè)蝕刻工藝。
在一實施例中，接地區(qū)1770的上表面1771實質(zhì)上為一金屬導(dǎo)體，且 其相當(dāng)于電性連接芯片102的多條導(dǎo)線104的一接地連接區(qū)。接地連接區(qū) 相當(dāng)于一接地環(huán)。相似地，在一實施例中，電源區(qū)1790的上表面1791為 一金屬導(dǎo)體，且其對應(yīng)于電性連接芯片102的多條導(dǎo)線104的一電源連接區(qū)。在一實施例中，電源區(qū)1790的下表面1792的表面積大于引腳171的 下表面157的平均表面積至少三倍，舉例來說，下表面1792的表面積可 大于下表面157的平均表面積三倍、五倍、十倍或二十倍。
在一實施例中，接地區(qū)1770與電源區(qū)1790彼此電性獨立?；蛘呤?， 接地區(qū)1770與電源區(qū)1790通過一表面粘著組件1798而相互電性連接。 表面粘著組件1798可為一去耦合電容組件(decoupling capacitor),去 耦合電容組件是用來降低電源供應(yīng)的噪聲(power supply noise)。在形成 封裝膠體108于金屬載板1799上之前，表面粘著組件1798可連接至接地 區(qū)i770與電源區(qū)1790，如圖6所述。
引腳171與芯片墊1701可形成在各互連且共享封裝膠體108的封裝 體中(例如互連的封裝體1780a、 1780b)。由切割的方式，可將互連的封裝 體1780a、 1780b分割成封裝體1700a、 1700b，如圖6所述。必須要了解 的是，多個芯片102可疊層在半導(dǎo)體封裝1700中，疊層芯片102的方式 如圖7所述。
使用一電源段作為多個電源接點的優(yōu)點是一電源段可在占用封裝體 中較小的空間的情況下電性連接相同數(shù)量的相鄰引腳。若多個引腳171是 作為電源連接，而非作為一電源段，則一介于引腳171之間的引腳間距 145(如圖1至圖3所述)將不適用在額外的引腳171。此外，相較于一完全 環(huán)繞芯片的電源環(huán)，多個電源段的優(yōu)點在于其僅部分地環(huán)繞芯片，故電源 段所占用的封裝體內(nèi)的空間較小。因此，電源段例如可縮小封裝體的體積 及/或利用電源段所省下的空間來增加封裝體中的引腳的數(shù)量。
圖18繪示本發(fā)明一實施例的一金屬載板1800的部分上視圖，金屬載 板1800包括一芯片承載區(qū)1802，芯片承載區(qū)1802包括多個部分1802A、 1802B、 1802C。部分的金屬載板1800相似于前述實施例，例如圖4、圖 10、圖12與圖15。金屬載板1800的部分工藝如前所述，例如如圖5所述。 虛線1820、 1821、 1822代表芯片承載區(qū)1802的多個部分1802A、 1802B、 讓C的邊界。以底側(cè)蝕刻的方式分離部分畫A、 l薩、l匿，例如 圖6所述。在本實施例中，由于周邊區(qū)1804分成多段，因此周邊區(qū)1804 是部分地圍繞芯片承載區(qū)1802的內(nèi)側(cè)。周邊區(qū)1804包括一個或多個子周 邊區(qū)(例如本實施例的子周邊區(qū)1804A、 l畫、腿C)。金屬載板1800的上視圖中畫斜線的部分(周邊區(qū)1804、周邊凸塊 1806、標(biāo)記凸塊1808與擴大周邊凸塊1810)代表金屬載板1800的未被蝕 刻的部分，因此，其突出于金屬載板1800的其它的部分(包括部分的芯片 承載區(qū)1802)，前述金屬載板1800的其它的部分已從頂側(cè)被蝕刻過，蝕刻 工藝如圖5所示。
或者是，芯片承載區(qū)1802的周邊區(qū)1804實質(zhì)上共平面于芯片承載區(qū) 1802。在本實施例中，"實質(zhì)上"代表在制作周邊區(qū)1804與芯片承載區(qū) 1802的工藝的容忍范圍內(nèi)，周邊區(qū)1804與芯片承載區(qū)1802共平面。周邊 區(qū)1804與芯片承載區(qū)1802共平面的程度可由一頂側(cè)蝕刻工藝來加以控 制，頂側(cè)蝕刻工藝如圖5所示。
圖19繪示本發(fā)明一實施例的圖18的金屬載板1800的局部下視圖。 金屬載板1800的下視圖中畫斜線的部分代表金屬載板1800的下表面的覆 蓋金屬層516的部分，如圖5所述。金屬層516保護芯片承載區(qū)1802、周 邊區(qū)1804、周邊凸塊1806、標(biāo)記凸塊1808與擴大周邊凸塊1810免于受 到底側(cè)蝕刻(如圖6所述)的影響。
圖20繪示本發(fā)明一實施例的一半導(dǎo)體封裝2000的工藝的剖面圖，其 中半導(dǎo)體封裝2000包括一芯片墊2001，其包括分離的部分2001A與部分 2001B。半導(dǎo)體封裝2000的工藝相似于前述實施例，例如圖5、圖6、圖 14與圖17的實施例。半導(dǎo)體封裝2000的結(jié)構(gòu)相似于前述實施例，例如圖 l至圖3、圖ll、圖14與圖17的實施例。 一芯片102粘著至一金屬載板 2099的部分2075a、 2075b的芯片承載區(qū)2002。芯片承載區(qū)2002的第一 部份2002A與第二部分2002B的分界如圖18所述。第一部份2002A包括 一分段的周邊區(qū)2004A，第二部分2002B包括一分段的周邊區(qū)2004B。然 后，芯片102電性連接至分段的周邊區(qū)2004A、分段的周邊區(qū)2004B以及 周邊凸塊2006。金屬層2016所覆蓋的區(qū)域相當(dāng)于圖19的金屬層516所覆 蓋的區(qū)域。芯片承載區(qū)2002的下表面的被覆蓋的部分包括分段的周邊區(qū) 2004A、 2004B的下表面。然而，金屬層2016并未覆蓋金屬載板2099的下 表面的多個無保護區(qū)2020。無保護區(qū)2020包括金屬載板2099的連接芯片 承載區(qū)2002的第一部份2002A至第二部分2002B的區(qū)域。
然后，蝕刻無保護區(qū)2020，以分離第一部分2002A、第二部分2002B與周邊凸塊2006，并形成芯片墊2001的第一部分2001A、第二部分2001B 與前述的引腳171。蝕刻工藝可參考前述的底側(cè)蝕刻工藝。在一實施例中， 各第一部分2001A與第二部分2001B的下表面實質(zhì)上為多邊形。多邊形包 括至少三個角。多邊形包括三角形、正方形與矩形，但不以此為限。第一 部份2001A的形狀可不同于第二部分2001B的形狀。在本實施例中，"實 質(zhì)上"是表示各第一部分2001A與第二部分2001B的下表面毋須為標(biāo)準(zhǔn)的 多邊形。舉例來說，各第一部分2001A與第二部分2001B的下表面包括不 均勻或粗糙的表面，其中粗糙的表面具有多個微小凸起，這些微小凸起可 分別從第一部分2001A與第二部分2001B的中心向外延伸。
芯片墊2001的結(jié)構(gòu)相似于前述實施例，例如圖1至圖3的芯片墊101。 各芯片墊2001包括前述基底202與鄰近基底202的凸起部213。在一實施 例中，第一部分2001A的凸起部213A包括一接地區(qū)2070，芯片102通過 多條導(dǎo)線104電性連接至接地區(qū)2070。接地區(qū)2070部分地圍繞基底202A。 第二部分2001B的凸起部213B包括一電源區(qū)2090，芯片102通過多條導(dǎo) 線104電性連接至電源區(qū)2090。電源區(qū)2090部分地圍繞基底202B。
距離2095為第一部分2001A與第二部分2001B之間的間距。在一些 實施例中，距離2095約介于0. l毫米至O. 3毫米之間，但不限于此?？?藉由蝕刻的方式來控制距離2095，例如利用一頂側(cè)蝕刻工藝，如圖5所述。
在一實施例中，接地區(qū)2070的下表面2072的表面積大于引腳171的 下表面157的平均表面積至少三倍，例如大于引腳171的下表面157的平 均表面積三倍、五倍、十倍或二十倍。同樣地，電源區(qū)2090的下表面2092 的表面積大于引腳171的下表面157的平均表面積至少三倍，例如大于引 腳171的下表面157的平均表面積三倍、五倍、十倍或二十倍。
在一實施例中，第一部分2001A的一下表面2011的表面積大于引腳 171的下表面157的平均表面積至少三倍，例如至少大于引腳171的下表 面157的平均表面積三倍、五倍、十倍或二十倍。同樣地，第二部分2001B 的一下表面2012的表面積大于引腳171的下表面157的平均表面積至少 三倍，例如大于引腳171的下表面157的平均表面積至少三倍、五倍、十 倍或二十倍。
在一實施例中，接地區(qū)2070與電源區(qū)2090彼此之間電性獨立?；蛘呤牵拥貐^(qū)2070通過一表面粘著組件2098(如圖17所述)電性連接至電源 區(qū)2090。
引腳171與芯片墊2001形成于各互連且共享封裝膠體108的封裝體 中(例如互連的封裝體2080a、 2080b)。由切割的方式，可將互連的封裝體 2080a、 2080b分割成二封裝體2000a、 2000b，如圖6所述。必須要知道 的是，芯片102可疊層在半導(dǎo)體封裝2000中，如圖7所述。
將芯片墊分割成至少一第一部分(作為一接地區(qū))與一第二部分(作為 一電源區(qū))的優(yōu)點是接地與電源皆可連接至一芯片，且其所占的空間相同 于一接地環(huán)所占的空間。而這可減少封裝體封裝體的體積及/或利用省下
的空間來增加配置于封裝體中的引腳的數(shù)量。此外，芯片墊可分成多個部 分，以作為接地區(qū)及/或電源區(qū)，進而增進封裝設(shè)計的電性效能。
必須了解的是，圖12至圖20中的金屬載板可以另一方式來描述。舉 例來說，圖12的金屬載板1200包括一基底1202與一鄰近基底1202的凸 起部1204。凸起部1204可為一中心凸起部1204。多個周邊凸起部1206、 一標(biāo)記凸起部1208與一擴大凸起部1210可配置于基底1202周邊。
雖然本發(fā)明已以實施例揭露如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作 些許的更動與潤飾，故本發(fā)明的保護范圍當(dāng)視權(quán)利要求范圍所界定的為 準(zhǔn)。
權(quán)利要求
1、一種半導(dǎo)體封裝，包括一芯片墊，包括一第一部分，包括一第一周邊區(qū)，包括一接地區(qū)；一下表面；一第二部分，其分離于該第一部分，該第二部分包括一第二周邊區(qū)，包括一電源區(qū)；一下表面；多個引腳，配置于該芯片墊的周邊；一第一半導(dǎo)體芯片，配置于該芯片墊上，并電性連接至該接地區(qū)、該電源區(qū)與所述引腳；以及一封裝膠體，形成于該第一半導(dǎo)體芯片與所述引腳上。
2、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中各該第一部分的該下表面 與各該第二部分的該下表面為多邊形。
3、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中各該引腳包括具有一第一 表面積的一下表面，該接地區(qū)為一接地段，以及該第一部分的該下表面的 一第二表面積大于所述引腳的所述第一表面積的一平均值至少三倍。
4、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中各該引腳包括具有一第一 表面積的一下表面，電源區(qū)為一電源段，且該第二部分的該下表面的一第 二表面積大于所述引腳的所述第一表面積的一平均值至少三倍。
5、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該封裝膠體覆蓋該芯片墊 與所述引腳，并暴露出至少該第一部分的該下表面、該第二部分的該下表 面與所述引腳的該下表面。
6、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該芯片墊的各部分還包括 一上表面；一上傾斜部，鄰接于該第一部分的該上表面與該第二部分的該上表面；以及一下傾斜部，鄰接于該第一部分的該下表面與該第二部分的該下表面，其中，該封裝膠體覆蓋該第一部分的該上傾斜部與該第二部分的該上 傾斜部，且該第一部分的該下傾斜部與該第二部分的該下傾斜部至少部分 延伸出該封裝膠體的一下表面。
7、 如權(quán)利要求6所述的半導(dǎo)體封裝，其中各該引腳還包括 一上表面；--上傾斜部，鄰接各該引腳的該上表面以及 一下傾斜部，鄰接于各該引腳的該下表面，其中，該封裝膠體覆蓋所述引腳的所述上傾斜部，且所述引腳的所述 下傾斜部至少部分延伸出該封裝膠體的該下表面。
8、 如權(quán)利要求1所述的半導(dǎo)體封裝，其中該第一周邊區(qū)與該第二周 邊區(qū)至少部分定義出一凹穴，該凹穴具有一凹穴底部，且該封裝膠體填滿 該凹穴。
9、 一種半導(dǎo)體封裝，包括 一芯片墊，包括一基底，包括一上表面與一下表面；一凸起部，鄰近于該基底，其中該凸起部包括一上表面；一下表面；其中至少部分的該凸起部為一接地區(qū)；一第一側(cè)面，延伸于該凸起部的該上表面與該凸起部的該下表面之 間，且該第一側(cè)面包括一第一尖端；多個引腳，配置于該芯片墊的周邊，各該引腳包括具有一第一表面積 的一下表面，以及至少一引腳包括一第二側(cè)面，該第二側(cè)面包括一第二尖一山乂而；一第一電源段，鄰近于該凸起部，并包括具有一第二表面積的一下表 面，該第二表面積大于所述引腳的所述第一表面積的一平均值至少三倍； 一半導(dǎo)體芯片，配置于該基底的該上表面，并電性連接至該接地區(qū)、該第一電源段與所述引腳；以及一封裝膠體，形成在該半導(dǎo)體芯片與所述引腳上，以覆蓋該基底的該 上表面、位于該第一尖端上方的該第一側(cè)面的至少一部分以及位于該第二 尖端上方的該第二側(cè)面的至少一部分，并使位于該第一尖端下方的該第一 側(cè)面的至少一部分以及位于該第二尖端下方的該第二側(cè)面的至少一部分 凸出于該封裝膠體的一下表面。
10、 如權(quán)利要求9所述的半導(dǎo)體封裝，其中該接地區(qū)圍繞該基底。
11、 如權(quán)利要求10所述的半導(dǎo)體封裝，其中該凸起部的該上表面包括一接地連接區(qū)，該接地連接區(qū)為一接地環(huán)。
12、 如權(quán)利要求10所述的半導(dǎo)體封裝，還包括一第二電源段，其中該第一電源段鄰近于該接地區(qū)的一第一側(cè)，以及該第二電源段鄰近于該接 地區(qū)的一第二側(cè)。
13、 如權(quán)利要求9所述的半導(dǎo)體封裝，其中至少一引腳與該接地區(qū)之 間的一第一間距相等于該第一電源段與該接地區(qū)之間的一第二間距。
14、 如權(quán)利要求9所述的半導(dǎo)體封裝，其中該接地區(qū)為一接地段，且 該凸起部的該上表面的一第三表面積大于所述引腳的所述第一表面積的 一平均值至少三倍。
15、 一種半導(dǎo)體封裝的制作方法，包括提供一金屬載板，其包括一下表面；一上表面，包括一芯片承載區(qū)；多個周邊凸塊，各該周邊凸塊配置于該芯片承載區(qū)的周邊并具有一上 表面；一第一金屬層，形成在所述周邊凸塊的所述上表面上； 一第二金屬層，形成在該金屬載板的該下表面的位于所述周邊凸塊、該芯片承載區(qū)的一第一部分以及該芯片承載區(qū)的一第二部分下方的部分上；貼附一第一半導(dǎo)體芯片至該芯片承載區(qū)； 電性連接該第一半導(dǎo)體芯片至所述周邊凸塊；形成一封裝膠體于該第一半導(dǎo)體芯片以及所述周邊凸塊上；以及蝕刻該金屬載板的該下表面的未覆蓋該第二金屬層的部分，以使所述 周邊凸塊、該芯片承載區(qū)的該第一部分以及該芯片承載區(qū)的該第二部分彼 此分離而形成多個引腳、 一芯片墊的一第一部分以及該芯片墊的與該第一 部分分離的一第二部分，且各該引腳包括鄰近于各該引腳的一下表面的一 傾斜蝕刻區(qū)，該芯片墊的各部分包括鄰近于各該部分的一下表面的一傾斜 蝕刻區(qū)，該芯片墊的該第一部份與該第二部分的所述傾斜蝕刻區(qū)以及所述 引腳的所述傾斜蝕刻區(qū)至少部分延伸出該封裝膠體的一下表面。
16、如權(quán)利要求15所述的半導(dǎo)體封裝的制作方法，其中該芯片墊的 該第一部分包括一接地區(qū)，且該芯片墊的該第二部分包括一電源區(qū)。
全文摘要
一種半導(dǎo)體封裝包括一芯片墊、多個引腳、一半導(dǎo)體芯片以及一封裝膠體。芯片墊包括一第一部分與一第二部分。第一部分包括一第一周邊區(qū)與一下表面，其中第一周邊區(qū)包括一接地區(qū)。第二部分分離于第一部分，第二部分包括一第二周邊區(qū)與一下表面，其中第二周邊區(qū)包括一電源區(qū)。引腳配置于芯片墊的周邊。半導(dǎo)體芯片配置于芯片墊上，并電性連接至接地區(qū)、電源區(qū)與引腳。封裝膠體形成于半導(dǎo)體芯片與引腳上。本發(fā)明更提供一種半導(dǎo)體封裝的制作方法。
文檔編號H01L23/488GK101540309SQ20091012749
公開日2009年9月23日 申請日期2009年3月13日 優(yōu)先權(quán)日2008年3月14日
發(fā)明者張簡寶徽, 胡平正, 陳建文 申請人:日月光半導(dǎo)體制造股份有限公司