專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及作為高頻半導(dǎo)體器件使用的HBT及HFET的集成電路(Bi 一HFET)及其制造方法。
背景技術(shù)：
在發(fā)射極中使用了帶隙大的半導(dǎo)體的異質(zhì)結(jié)雙極晶體管 (HeterojunctionBipolarTransistor:HBT)，作為便攜式電話機(jī)等中使用的高頻 模擬元件正在被實(shí)用化。特別是在發(fā)射極中使用了 InGaP (磷化鎵銦)的 InGaP/GaAsHBT，預(yù)計(jì)作為溫度依存性小、高可靠性的器件，使用方法在 今后將會(huì)越發(fā)廣泛。
最近，正在進(jìn)行通^:由異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管(HFET)構(gòu)成的開(kāi)關(guān)元件 (SW)來(lái)控制由HBT構(gòu)成的功率放大器(PA)等，混在HBT和HFET 的集成電路的研究與開(kāi)發(fā)。因此，在同一襯底上形成HBT和HFET那樣的 Bi—HFET處理技術(shù)受到注目。
Bi—HFET的器件構(gòu)造一般是，對(duì)于襯底而言，將HBT配置在上側(cè)(表 側(cè))，將HFET配置在下側(cè)(里側(cè))。在這種構(gòu)造中，通過(guò)使HBT的輔助集 電極層和HFET的覆蓋層在同一個(gè)n—GaAs層共通化，從而能夠減少掩膜 數(shù)和落差。
然而，在使輔助集電極層和覆蓋層共通化的情況下，在特性上所具有 的一個(gè)優(yōu)點(diǎn)是，隨著HBT的輔助集電極層的層厚的增加，從而使導(dǎo)通電阻 減少，而另一個(gè)特性上的優(yōu)點(diǎn)是，通過(guò)減小HFET的覆蓋層的層厚使凹槽 構(gòu)造細(xì)小化，從而使導(dǎo)通電阻減少。因此，HBT和HFET的特性上的優(yōu)點(diǎn) 是折衷的關(guān)系。在專利文獻(xiàn)l中記載的半導(dǎo)體器件中說(shuō)明了針對(duì)以上這種 課題的以往技術(shù)。
圖4示出了專利文獻(xiàn)1中記載的半導(dǎo)體器件的構(gòu)造的剖面圖。 該半導(dǎo)體器件具有形成HBT的區(qū)域(HBT區(qū)域)和形成HFET的區(qū)域(HFET區(qū)域)。HFET區(qū)域和HFET區(qū)域以注入元件隔離區(qū)域720而被電 隔離。
在HFET區(qū)域中，在半絕緣性GaAs襯底401上，依次層疊GaAs/AlGaAs 超點(diǎn)陣層402、 AlGaAs勢(shì)壘層403、 InGaAs溝道層404、電子供給層406、 以及GaAs覆蓋層405。在GaAs覆蓋層405上形成有源極電極304以及漏 極電極305，在電子供給層406上形成有柵極電極306。
在HBT區(qū)域中，在GaAs襯底401上，依次層疊GaAs/AlGaAs超點(diǎn)陣 層402、 AlGaAs勢(shì)壘層403、 InGaAs溝道層404、電子供給層406、與GaAs 覆蓋層405共通化的GaAs輔助集電極層407、 GaAs集電極層408、 GaAs 基極層409、 InGaP發(fā)射極層410、 GaAs發(fā)射極覆蓋層411、以及InGaAs 發(fā)射極接觸層412。在GaAs輔助集電極層407、 GaAs基極層409、以及 InGaAs發(fā)射極接觸層412上分別形成有集電極電極203、基極電極202、 以及發(fā)射極電極201。
在該半導(dǎo)體器件中，根據(jù)HBT特性上的優(yōu)點(diǎn)以及HFET特性上的優(yōu)點(diǎn) 的折衷關(guān)系，將HBT特性上的惡化以及HFET特性上的惡化抑制到了最小 限，因此與GaAs覆蓋層405共通化的GaAs輔助集電極層407的膜厚成為 300nm。另外，關(guān)于該半導(dǎo)體器件的制造方法在專利文獻(xiàn)1中有詳細(xì)記載。
專利文獻(xiàn)l美國(guó)專利申請(qǐng)公開(kāi)第2005/0184310號(hào)說(shuō)明書
然而，在專利文獻(xiàn)l所記載的半導(dǎo)體器件中，若想使具有折衷關(guān)系的 HBT特性上的優(yōu)點(diǎn)和HFET特性上的優(yōu)點(diǎn)雙方存在的話，就會(huì)發(fā)生以下所 示的新的問(wèn)題。
也就是說(shuō)，由于GaAs輔助集電極層407的厚度為300nm，因此出現(xiàn) 集電極電阻增大的問(wèn)題。并且，由于GaAs覆蓋層405的厚度為300nm， 因此出現(xiàn)HFET的導(dǎo)通電阻增大的問(wèn)題。圖2B所示的HBT的集電極電阻 與以往的半導(dǎo)體器件(GaAs輔助集電極層以及GaAs覆蓋層的厚度不為 300nm的半導(dǎo)體器件)相比，若計(jì)算的話就會(huì)從12Q增大到17Q，即增大 了 5Q。 HFET的導(dǎo)通電阻與以往的半導(dǎo)體器件相比也會(huì)從1.5Q增大到 2.0Q，即增大了0.5Q。因此，在專利文獻(xiàn)l所記載的半導(dǎo)體器件中沒(méi)能使 HBT的特性上的優(yōu)點(diǎn)和HFET的特性上的優(yōu)點(diǎn)雙方存在。

發(fā)明內(nèi)容
因此，本發(fā)明鑒于上述的問(wèn)題，目的在于提供一種能夠使具有折衷關(guān)
系的HBT特性上的優(yōu)點(diǎn)和HFET特性上的優(yōu)點(diǎn)雙方存在的半導(dǎo)體器件及其
制造方法。
為了達(dá)到上述的目的，本發(fā)明所涉及的半導(dǎo)體器件，具有在同一個(gè)半 導(dǎo)體襯底上形成的異質(zhì)結(jié)雙極晶體管和異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管，其中所述 異質(zhì)結(jié)雙極晶體管具有依次被層疊的輔助集電極層、集電極層、基極層、 以及發(fā)射極層；所述輔助集電極層具有外部輔助集電極區(qū)域和位于所述外 部輔助集電極區(qū)域上的內(nèi)部輔助集電極區(qū)域；在所述外部輔助集電極區(qū)域 上形成有相互隔離的臺(tái)面狀的集電極部和集電極電極，所述臺(tái)面狀的集電 極部由所述基極層、所述發(fā)射極層、所述集電極層以及所述內(nèi)部輔助集電 極區(qū)域構(gòu)成；所述異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管具有由所述外部輔助集電極區(qū)域的 一部分構(gòu)成的覆蓋層、和在所述覆蓋層上形成的源極電極以及漏極電極。
根據(jù)此構(gòu)造，HFET的覆蓋層由外部輔助集電極區(qū)域構(gòu)成，集電極部由 內(nèi)部輔助集電極區(qū)域構(gòu)成。因此，HBT的輔助集電極層以及HFET的覆蓋 層能夠在同一個(gè)半導(dǎo)體層共通化，從而能夠減少半導(dǎo)體器件在制造過(guò)程中 的掩膜數(shù)。并且，不必使集電極部的輔助集電極層變薄，使外部輔助集電 極區(qū)域變薄，進(jìn)而使覆蓋層變薄，從而能夠降低HFET的凹槽長(zhǎng)度，并且 能夠降低HFET的導(dǎo)通電阻。并且，不必使覆蓋層變厚，而使內(nèi)部輔助集 電極區(qū)域變厚，從而降低HBT的集電極電阻，因此能夠降低HBT的導(dǎo)通 電阻。這樣，能夠?qū)崿F(xiàn)一種半導(dǎo)體裝置，可以不必增加在形成Bi—HFET 時(shí)所需要的掩膜數(shù)，就能夠使具有折衷關(guān)系的HBT特性上的優(yōu)點(diǎn)和HFET 特性上的優(yōu)點(diǎn)雙方存在。
并且，本發(fā)明也可以作為一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件 具有在相同的半導(dǎo)體襯底上形成的異質(zhì)結(jié)雙極晶體管和異質(zhì)結(jié)場(chǎng)效應(yīng)晶體 管，所述半導(dǎo)體器件的制造方法包括層疊工序，依次層疊輔助集電極層、 集電極層、基極層以及發(fā)射極層；蝕刻工序，對(duì)所述輔助集電極層、所述 集電極層、所述基極層以及所述發(fā)射極層進(jìn)行蝕刻，以形成臺(tái)面狀的集電 極部，該集電極部由所述輔助集電極層、所述集電極層、所述基極層以及 所述發(fā)射極層構(gòu)成；以及電極形成工序，在通過(guò)所述蝕刻而露出表面的、且不構(gòu)成所述集電極部的所述輔助集電極層上，形成集電極電極、源極電 極以及漏極電極。
通過(guò)該制造方法能夠以一次掩膜工序?qū)⑤o助集電極層的一部分、集電 極層、基極層以及發(fā)射極層加工為臺(tái)面狀，以形成集電極部，這樣，可以
不必增加工序次數(shù)，從而使制造高性能的Bi—HFET成為可能。通過(guò)本發(fā) 明，能夠在不增加制造過(guò)程中所需要的掩膜數(shù)的情況下，制成既使HBT低 電阻化又使HFET低電阻化的Bi—HFET。這樣，能夠?qū)崿F(xiàn)使Bi—HFET的 低成本化和高性能化雙方成立的Bi—HFET,對(duì)Bi—HFET的普及具有很大 的貢獻(xiàn)。


圖lA是本發(fā)明的實(shí)施例所涉及的Bi—HFET的構(gòu)造的俯視圖。
圖1B是該Bi—HFET的構(gòu)造的剖面圖(圖1A的A—A'線上的剖面圖)。
圖2A是用于說(shuō)明HBT的集電極電阻的各個(gè)成分的圖。
圖2B示出了 HBT的集電極電阻的模擬結(jié)果。
圖3是用于說(shuō)明該Bi—HFET的制造方法的剖面圖。
圖4是專利文獻(xiàn)1中記載的半導(dǎo)體器件的構(gòu)造的剖面圖。
符號(hào)說(shuō)明
101、401 GaAs襯底
102、402 GaAs/AlGaAs超點(diǎn)陣層
103、403 AlGaAs勢(shì)壘層
104、404 InGaAs溝道層
105、405 GaAs覆蓋層
106InGaP蝕刻終止區(qū)域
107輔助集電極層
107aGaAs外部輔助集電極區(qū)域
107bGaAs內(nèi)部輔助集電極區(qū)域
108、408 GaAs集電極層
109、409 GaAs基極層110、410 InGaP發(fā)射極層
111、411 GaAs發(fā)射極覆蓋層
112、412 InGaAs發(fā)射極接觸層
201發(fā)射極電極
202基極電極
203集電極電極
304源極電極
305漏極電極
306柵極電極
406、506電子供給層
407GaAs輔助集電極層
720、820注入元件隔離區(qū)域
800異質(zhì)結(jié)雙極晶體管區(qū)域(HBT區(qū)域)
810異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管區(qū)域(HFET區(qū)域)
830集電極部
840集電極外部
具體實(shí)施例方式
以下，參照附圖對(duì)本發(fā)明的實(shí)施例中的HBT以及HFET的集成電路(Bi 一HFET)及其制造方法進(jìn)行說(shuō)明。
圖lA是本實(shí)施例所涉及的Bi—HFET的俯視圖。并且，圖lB是該Bi 一HFET的構(gòu)造的剖面圖(圖1A的A—A'線上的剖面圖)。
該Bi—HFET是在同一半導(dǎo)體襯底上形成的具有HBT和HFET的半導(dǎo) 體器件，具有形成HBT的區(qū)域(HBT區(qū)域)800和形成HFET區(qū)域(HFET 區(qū)域)的810。 HBT區(qū)域800和HFET區(qū)域810以注入元件隔離區(qū)域820 而被電隔離。
在HFET區(qū)域810，在半絕緣性的GaAs襯底101上依次層疊有 GaAs/AlGaAs超點(diǎn)陣層102、 AlGaAs勢(shì)壘層103， InGaAs溝道層104，電 子供給層506以及GaAs覆蓋層105。 GaAs覆蓋層105上形成有源極電極 304以及漏極電極305，在電子供給層506上形成有柵極電極306。在HFET區(qū)域800，在半絕緣性的GaAs襯底101上依次層疊有 GaAs/AlGaAs超點(diǎn)陣層102、 AlGaAs勢(shì)壘層103、 InGaAs溝道層104、電 子供給層506、輔助集電極層107、 GaAs集電極層108、 GaAs基極層109、 InGaP發(fā)射極層110、 GaAs發(fā)射極覆蓋層111以及InGaAs發(fā)射極接觸層 112。輔助集電極層107包括位于電子供給層506上的GaAs外部輔助集 電極區(qū)域107a、位于GaAs外部輔助集電極區(qū)域107a上的InGaP蝕刻終止 (etching stopper)區(qū)域106、以及位于InGaP蝕刻終止區(qū)域106上的GaAs 內(nèi)部輔助集電極區(qū)域107b。輔助集電極層107(GaAs外部輔助集電極區(qū)域 107a)、 GaAs基極層109、以及InGaAs發(fā)射極接觸層112上，分別形成有 集電極電極203、基極電極202、以及發(fā)射極電極201。集電極電極203與 HFET的源極電極304以及漏極電極305的高度相同。
在此，GaAs外部輔助集電極區(qū)域107a在層疊方向(輔助集電極層107 的層疊方向)上所具有的厚度是200nm， GaAs內(nèi)部輔助集電極區(qū)域107b 在相同的層疊方向上具有的厚度是400nm， InGaP蝕刻終止區(qū)域106在相 同的層疊方向上具有的厚度是30nm。并且，GaAs覆蓋層105的構(gòu)成中包 括GaAs外部輔助集電極區(qū)域107a的一部分。
在HBT區(qū)域800形成有臺(tái)面狀的集電極部830和除此之外的集電極外 部840。集電極部830包括InGaP蝕刻終止區(qū)域106、 GaAs內(nèi)部輔助集 電極區(qū)域107b、 GaAs集電極層108、 GaAs基極層109、 InGaP發(fā)射極層 110、GaAs發(fā)射極覆蓋層111以及InGaAs發(fā)射極接觸層112。集電極部830 以與集電極電極203分離配置的狀態(tài)被形成在輔助集電極層107 (GaAs外 部輔助集電極區(qū)域107a)上，且與集電極電極203相距1.5pm以下。與集 電極部830相接的集電極外部840包括GaAs/AlGaAs超點(diǎn)陣層102、 AlGaAs勢(shì)壘層103、 InGaAs溝道層104、電子供給層506以及GaAs外部 輔助集電極區(qū)域107a。
以下，對(duì)具有上述構(gòu)造的Bi—HFET中的HBT特性進(jìn)行說(shuō)明。圖2A 是用于說(shuō)明HBT的集電極電阻的各個(gè)成分的圖。圖2B示出了通過(guò)對(duì)本實(shí) 施例中的Bi—HFET、以往的Bi—HFET、以及專利文獻(xiàn)1中記載的Bi— HFET進(jìn)行器件模擬，而計(jì)算出的HBT的集電極電阻的結(jié)果。
圖2A示出了集電極電阻能夠被分為集電極內(nèi)部電阻RC1、內(nèi)部輔助集電極電阻RC2、外部輔助集電極電阻RC3、以及集電極接觸電阻RC4。
通過(guò)圖2B可知在集電極電阻中起到支配作用的是內(nèi)部輔助集電極電 阻RC2。因此，可以知道降低HBT的內(nèi)部輔助集電極電阻RC2對(duì)降低集 電極電阻(降低導(dǎo)通電阻)是最有效的，也就是說(shuō)使GaAs內(nèi)部輔助集電 極區(qū)域107b加厚對(duì)降低集電極電阻(降低導(dǎo)通電阻)是最有效的。
根據(jù)以上所述的本實(shí)施例中的Bi—HFET，輔助集電極層107具有GaAs 外部輔助集電極區(qū)域107a以及GaAs內(nèi)部輔助集電極區(qū)域107b。并且，利 用GaAs外部輔助集電極區(qū)域107a來(lái)構(gòu)成HFET的GaAs覆蓋層105，利用 GaAs內(nèi)部輔助集電極區(qū)域107b來(lái)構(gòu)成集電極部830。因此，能夠在同一 個(gè)n—GaAs層使HBT的輔助集電極層以及HFET的覆蓋層共通化，減少 半導(dǎo)體器件在制造過(guò)程中的掩膜數(shù)。并且，由于不必使集電極部830的輔 助集電極層107變薄，而使GaAs外部輔助集電極區(qū)域107a變薄，使GaAs 覆蓋層105變薄，就能夠降低HFET的凹槽的長(zhǎng)度，因此能夠降低HFET 的導(dǎo)通電阻。而且，由于不必使GaAs覆蓋層105變厚，而使GaAs內(nèi)部輔 助集電極區(qū)域107b變厚，就能夠降低HBT的集電極電阻，因此能夠降低 HBT的導(dǎo)通電阻。若計(jì)算的話，能夠使HBT的導(dǎo)通電阻降低到14Q，使 HFET的導(dǎo)通電阻降低到1.5Q。
以下，利用圖3對(duì)本實(shí)施例中的Bi—HFET的制造方法進(jìn)行說(shuō)明。圖3 是示出Bi—HFET的制造方法的剖面圖。
首先，如圖3(a)所示，在半絕緣性的GaAs襯底101上，通過(guò)外延生長(zhǎng) 依次層疊有GaAs/AlGaAs超點(diǎn)陣層102、 AlGaAs勢(shì)壘層103、 InGaAs溝 道層104、電子供給層506、輔助集電極層107、 GaAs集電極層108、 GaAs 基極層109、 InGaP發(fā)射極層110、 GaAs發(fā)射極覆蓋層111以及InGaAs發(fā) 射極接觸層112。
接著，如圖3(b)所示，對(duì)InGaAs發(fā)射極接觸層112以及GaAs發(fā)射極 覆蓋層111進(jìn)行蝕刻，以便將InGaAs發(fā)射極接觸層112以及GaAs發(fā)射極 覆蓋層lll加工成臺(tái)面狀。
之后，如圖3(c)所示，對(duì)InGaP發(fā)射極層110、 GaAs基極層109、 GaAs 集電極層108、以及輔助集電極層107的一部分(GaAs內(nèi)部輔助集電極區(qū) 域107b以及InGaP蝕刻終止區(qū)域106)進(jìn)行蝕刻，以便形成臺(tái)面狀的集電極部830。此時(shí)，在對(duì)InGaP發(fā)射極層110、 GaAs基極層109、 GaAs集電 極層108、 GaAs內(nèi)部輔助集電極區(qū)域107b以及InGaP蝕刻終止區(qū)域106 進(jìn)行蝕刻時(shí)，采用的是使用C12等C1系(氯系)的蝕刻氣體的干式蝕刻。 這樣，直到InGaP蝕刻終止區(qū)域106露出表面為止進(jìn)行蝕刻，并能夠在InGaP 蝕刻終止區(qū)域106進(jìn)行加工精度高的選擇蝕刻。
之后，如圖3(d)所示，在輔助集電極層107的被蝕刻部分上同時(shí)形成 HBT集電極電極203、 HFET的源極電極304以及漏極電極305，所述的輔 助集電極層107的被蝕刻部分是指，除了通過(guò)蝕刻而露出表面的集電極部 830以外的輔助集電極層107的部分(GaAs外部輔助集電極區(qū)域107a)。
以后雖然省略詳細(xì)說(shuō)明，而圖3(e)所示的Bi—HFET是通過(guò)以下的工 序而被形成的，這些工序是形成發(fā)射極電極201以及基極電極202的工 序；形成對(duì)HBT和HFET進(jìn)行電隔離的注入元件隔離區(qū)域820，將GaAs 外部輔助集電極區(qū)域107a的一部分作為GaAs覆蓋層105的工序；在GaAs 覆蓋層105形成柵極凹槽構(gòu)造的工序；以及形成柵極電極306的工序。
如以上所述，根據(jù)本實(shí)施例的Bi—HFET的制造方法，通過(guò)進(jìn)行使用 Cl系氣體的干式蝕刻，幾乎能夠?qū)⒓姌O部830的臺(tái)面形狀加工成垂直， 因此集電極電極203與集電極部830的距離能夠在1.5pm以下。其結(jié)果是， 能夠進(jìn)一步降低圖2A所示的外部輔助集電極電阻RC3，并能夠進(jìn)一步降 低Bi—HFET的HBT的導(dǎo)通電阻。
以上通過(guò)實(shí)施例對(duì)本發(fā)明的半導(dǎo)體器件及其制造方法進(jìn)行了說(shuō)明，但 是本發(fā)明并非受這些實(shí)施例所限。在不脫離本發(fā)明的要旨的范圍內(nèi)，本領(lǐng) 域的技術(shù)人員實(shí)施的各種變形都包含在本發(fā)明的范圍內(nèi)。
例如，雖然GaAs內(nèi)部輔助集電極區(qū)域107b的厚度被視為了 400nm， 不過(guò)只要在300nm以上就能夠降低內(nèi)部輔助集電極電阻RC2，因此只要在 300nm以上就可以。同樣，雖然GaAs外部輔助集電極區(qū)域107a的厚度被 視為了 200nm，不過(guò)只要在50nm以上300nm以下就能夠通過(guò)縮短HFET 的凹槽長(zhǎng)度而達(dá)到降低導(dǎo)通電阻的效果，因此只要在50nm以上300nm以 下,就可以。
并且，在輔助集電極層107，在GaAs外部輔助集電極區(qū)域107a和GaAs 內(nèi)部輔助集電極區(qū)域107b之間插入了InGaP蝕刻終止區(qū)域106。然而，蝕刻終止區(qū)域只要是由與GaAs外部輔助集電極區(qū)域107a和GaAs內(nèi)部輔助 集電極區(qū)域107b不同的半導(dǎo)體材料構(gòu)成的區(qū)域就可以，并非受InGaP所限。 本發(fā)明能夠利用于半導(dǎo)體器件及其制造方法，尤其能夠利用于Bi — HFET及其制造方法等。
權(quán)利要求
1. 一種半導(dǎo)體器件，具有在同一個(gè)半導(dǎo)體襯底上形成的異質(zhì)結(jié)雙極晶體管和異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管，其特征在于，所述異質(zhì)結(jié)雙極晶體管具有依次被層疊的輔助集電極層、集電極層、基極層、以及發(fā)射極層；所述輔助集電極層具有外部輔助集電極區(qū)域和位于所述外部輔助集電極區(qū)域上的內(nèi)部輔助集電極區(qū)域；在所述外部輔助集電極區(qū)域上形成有相互隔離的臺(tái)面狀的集電極部和集電極電極，所述臺(tái)面狀的集電極部由所述基極層、所述發(fā)射極層、所述集電極層以及所述內(nèi)部輔助集電極區(qū)域構(gòu)成；所述異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管具有由所述外部輔助集電極區(qū)域的一部分構(gòu)成的覆蓋層、和在所述覆蓋層上形成的源極電極以及漏極電極。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述內(nèi)部輔助集 電極區(qū)域的厚度在300nm以上。
3. 如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述外部輔助集 電極區(qū)域的厚度在50nm以上300nm以下。
4. 如權(quán)利要求3所述的半導(dǎo)體器件，其特征在于，所述集電極電極 以1.5pm以下的距離與所述集電極部隔離。
5. 如權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，所述輔助集電極 層進(jìn)一步具有蝕刻終止區(qū)域，該蝕刻終止區(qū)域被插入在所述內(nèi)部輔助集電 極區(qū)域和所述外部輔助集電極區(qū)域之間，且由與所述內(nèi)部輔助集電極區(qū)域 以及所述外部輔助集電極區(qū)域不同的材料構(gòu)成。
6. 如權(quán)利要求l所述的半導(dǎo)體器件，其特征在于，所述外部輔助集 電極區(qū)域的厚度在50nm以上300nm以下。
7. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述集電極電極 以1.5pm以下的距離與所述集電極部隔離。
8. 如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述輔助集電極 層進(jìn)一歩具有蝕刻終止區(qū)域，該蝕刻終止區(qū)域被插入在所述內(nèi)部輔助集電 極區(qū)域和所述外部輔助集電極區(qū)域之間，且由與所述內(nèi)部輔助集電極區(qū)域 以及所述外部輔助集電極區(qū)域不同的材料構(gòu)成。
9 . 一種半導(dǎo)體器件的制造方法，該半導(dǎo)體器件具有在相同的半導(dǎo)體 襯底上形成的異質(zhì)結(jié)雙極晶體管和異質(zhì)結(jié)場(chǎng)效應(yīng)晶體管，所述半導(dǎo)體器件 的制造方法，其特征在于，包括層疊工序，依次層疊輔助集電極層、集電極層、基極層以及發(fā)射極層；蝕刻工序，對(duì)所述輔助集電極層、所述集電極層、所述基極層以及所 述發(fā)射極層進(jìn)行蝕刻，以形成臺(tái)面狀的集電極部，該集電極部由所述輔助 集電極層、所述集電極層、所述基極層以及所述發(fā)射極層構(gòu)成；以及電極形成工序，在通過(guò)所述蝕刻而露出表面的、且不構(gòu)成所述集電極 部的所述輔助集電極層上，形成集電極電極、源極電極以及漏極電極。
10.如權(quán)利要求9所述的半導(dǎo)體器件的制造方法，其特征在于， 在所述層疊工序中形成所述輔助集電極層，所述輔助集電極層包含蝕刻終止區(qū)域，所述蝕刻終止區(qū)域由磷化鎵銦構(gòu)成；在所述蝕刻工序中，通過(guò)干式蝕刻，直至所述蝕刻終止區(qū)域露出表面
全文摘要
本發(fā)明的目的在于提供一種能夠使具有折衷關(guān)系的HBT特性上的優(yōu)點(diǎn)和HFET特性上的優(yōu)點(diǎn)雙方存在的半導(dǎo)體器件及其制造方法。本發(fā)明的半導(dǎo)體器件為Bi-HFET，HBT具有被依次層疊的輔助集電極層、GaAs集電極層、GaAs基極層以及InGaP(磷化鎵銦)發(fā)射極層，輔助集電極層具有GaAs外部輔助集電極區(qū)域、以及位于GaAs外部輔助集電極區(qū)域上的GaAs內(nèi)部輔助集電極區(qū)域，在GaAs外部輔助集電極區(qū)域上具有被隔離形成的臺(tái)面狀的集電極部和集電極電極，HFET具有由GaAs外部輔助集電極區(qū)域的一部分構(gòu)成的GaAs覆蓋層、以及在GaAs覆蓋層上形成的源極電極和漏極電極。
文檔編號(hào)H01L21/8248GK101533841SQ200910126300
公開(kāi)日2009年9月16日 申請(qǐng)日期2009年3月11日 優(yōu)先權(quán)日2008年3月13日
發(fā)明者宮島賢一, 宮本裕孝, 村山啟一, 田村彰良 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社