專利名稱：無殘像cmos圖像傳感器的像素結構和制造方法
技術領域：
本發(fā)明涉及一種互補型金屬氧化物半導體(Complementary Metal-Oxide -Semiconductor,以下簡稱CM0S )技術，尤其涉及一種無殘像CMOS圖像傳感器的像素結 構和制造方法。
背景技術：
圖像傳感器是將光學圖像轉換為電信號的器件。通常分為二類電荷耦合器件型 (Charge Coupled Device,簡稱CCD)和CM0S圖像傳感器型(CMOS image sensor,簡稱 CIS)。近年來，CMOS圖像傳感器發(fā)展迅速，它具有能和其它數(shù)模電路集成在同一芯片、 低功耗、芯片面積小和制造成本低的優(yōu)點。
CMOS圖像傳感器的基本感光單元被稱為像素，分無源型和有源型，其中有源型包括 3T、 4T和5T型。目前市場上大部分是4T型，它是由一個感光二極管、 一個浮空有源區(qū)
(Floating Diffusion,簡稱FD)和4個M0S型晶體管構成，四個晶體管分別是復位管、 放大管、選擇管和轉移晶體管。像素感光特性主要由這六個器件的尺寸和工藝決定，特 別是感光二極管和轉移晶體管的結構和工藝。
如圖1所示，為現(xiàn)有技術的感光二極管和轉移晶體管的結構示意圖，包括P+型單晶硅 襯底OOl、 P-型外延層002、隔離二氧化硅(稱為場區(qū))003、 P阱004、柵介質007、轉移 管的多晶硅柵極008、轉移管漏極輕摻雜區(qū)009、感光二極管的N區(qū)OIO、多晶硅側壁電介 質Oll、轉移管漏極重摻雜區(qū)012也是FD (浮置擴散區(qū))區(qū)的一部分、感光二極管頂部P型 區(qū)013。這種結構的感光二極管的N區(qū)一部分在轉移管柵介質007下面(稱為非掩埋型)。
N型區(qū)010和其頂部P型區(qū)013、 P-型外延層002以及P阱004構成PI顧ED型(或耗盡型)感 光二極管。入射光在感光二極管內產生光電子由轉移晶體管轉移到FD區(qū)012并由放大管 (未示意)轉換成電壓信號。
現(xiàn)有技術中，上述CMOS圖像傳感器及其制作工藝至少存在以下缺點
存在殘像(image lag)問題，使得圖像噪聲大。殘像本質是感光二極管內產生的光電 子不能完全轉移到FD區(qū)(即在感光區(qū)殘留有光電子)，工藝參數(shù)沒有優(yōu)化好或者非掩埋 型結構的感光二極管會出現(xiàn)這種現(xiàn)象。殘留光電子越多，圖像噪聲越大。
發(fā)明內容
本發(fā)明的目的是提供一種圖像噪聲小的無殘像CMOS圖像傳感器的像素結構和制造方法。
本發(fā)明的目的是通過以下技術方案實現(xiàn)的
本發(fā)明的無殘像CMOS圖像傳感器的像素結構，包括P+型單晶硅襯底及P-型外延層， 所述P-型外延層上設有轉移晶體管和掩埋型感光二極管，包括閾值電壓調節(jié)區(qū)和防穿通 區(qū)；
所述閾值電壓調節(jié)區(qū)的一邊設于所述掩埋型感光二極管的N區(qū)的上方，并全部覆蓋； 另一邊設于所述轉移晶體管的柵極及其柵介質的下方并部分覆蓋；
所述防穿通區(qū)的一邊設于所述轉移晶體管的漏極的輕摻雜區(qū)和重摻雜區(qū)的下方，并 全部覆蓋；另一邊設于所述閾值電壓調節(jié)區(qū)的下方并部分重疊。
本發(fā)明的上述的無殘像CMOS圖像傳感器的像素結構的制造方法，包括步驟
首先，在P+型單晶硅襯底的P-型外延層上形成轉移晶體管和掩埋型感光二極管的隔 離二氧化硅區(qū)和P阱；
然后，形成防穿通區(qū)和閾值電壓調節(jié)區(qū)，所述防穿通區(qū)用離子植入技術植入硼形 成；所述閾值電壓調節(jié)區(qū)用離子植入P型雜質形成；
之后，形成轉移晶體管的柵極及其柵介質和漏極的輕摻雜區(qū)及重摻雜區(qū)，并形成掩 埋型感光二極管的N區(qū)和P區(qū)。
由上述本發(fā)明提供的技術方案可以看出，本發(fā)明所述的無殘像CMOS圖像傳感器的像 素結構和制造方法，由于引入閾值電壓調節(jié)區(qū)和防穿通區(qū)。不僅將感光二極管做成掩埋 型，而且方便調節(jié)轉移管以及感光二極管特性。通過優(yōu)化閾值電壓調節(jié)區(qū)、防穿通區(qū)、 二極管N區(qū)以及P區(qū)的工藝參數(shù)，可完全消除圖像傳感器殘像，從而降低圖像噪聲和提高 圖像質量。
圖1為現(xiàn)有技術中CM0S像素結構示意圖2為本發(fā)明中CM0S圖像傳感器的像素結構示意圖3 8為本發(fā)明的制造方法的工藝步驟示意圖。
具體實施例方式
本發(fā)明的無殘像CMOS圖像傳感器的像素結構，其較佳的具體實施方式
是-包括P+型單晶硅襯底及P-型外延層，所述P-型外延層上設有轉移晶體管和掩埋型感光二極管，還包括閾值電壓調節(jié)區(qū)和防穿通區(qū)；
所述閾值電壓調節(jié)區(qū)的一邊設于所述感光二極管的N區(qū)上方，并全部覆蓋；另一邊設 于所述轉移晶體管的柵極及其柵介質的下方并部分覆蓋；
所述防穿通區(qū)的一邊設于所述轉移晶體管的漏極的輕摻雜區(qū)和重摻雜區(qū)的下方，并 全部覆蓋；另一邊設于所述閾值電壓調節(jié)區(qū)的下方并部分重疊。
所述閾值電壓調節(jié)區(qū)覆蓋所述柵極及其柵介質的部分的長度大于或等于O. 25uni;
所述防穿通區(qū)與所述閾值電壓調節(jié)區(qū)的重疊部分的長度為O. 05 0. 2um，如O. lum。
具體如圖2所示，包括P+型單晶硅襯底101、 P-型外延層102、隔離二氧化硅103、 P阱 104、 P型摻雜區(qū)105 (稱為防穿通區(qū))、淺P型摻雜區(qū)106 (稱為閾值電壓調節(jié)區(qū))、柵介 質107、轉移管的多晶硅柵極108、轉移管漏極輕摻雜區(qū)109、感光二極管的N區(qū)llO、多晶 硅側壁電介質lll、轉移管漏極重摻雜區(qū)112 (也是FD區(qū)的一部分)、感光二極管頂部P型 區(qū)113。
同現(xiàn)有技術相比較，轉移晶體管的P阱由閾值電壓調節(jié)區(qū)106和防穿通區(qū)105替代。閾 值電壓調節(jié)區(qū)106覆蓋部分轉移晶體管柵極108，覆蓋部分的長度1068最好大于0. 25um， 另一邊則全部覆蓋感光二極管N區(qū)。防穿通區(qū)105覆蓋轉移晶體管漏極109和112，另一邊 覆蓋部分閾值電壓調節(jié)區(qū)106，覆蓋部分的長度1056為0. lum左右。感光二極管的N區(qū)113 頂部除有閾值電壓調節(jié)區(qū)106外，還包括使二極管達到PINNED型的P區(qū)113。
本發(fā)明的上述的無殘像CMOS圖像傳感器的像素結構的制造方法，其較佳的具體實施 方式是，包括步驟
首先，在P+型單晶硅襯底的P-型外延層上形成轉移晶體管和感光二極管的隔離二氧 化硅區(qū)和P阱；
然后，形成防穿通區(qū)和閾值電壓調節(jié)區(qū)，所述防穿通區(qū)用離子植入技術植入硼形 成；所述閾值電壓調節(jié)區(qū)用離子植入P型雜質形成；
之后，形成轉移晶體管的柵極及其柵介質和漏極的輕摻雜區(qū)及重摻雜區(qū)，并形成感 光二極管的N區(qū)和P區(qū)。
所述防穿通區(qū)用離子植入技術植入硼的能量為40 150 keV、劑量為5E11 5E13。
所述閾值電壓調節(jié)區(qū)用離子植入P型雜質的劑量為5E11 1E13，所述P型雜質可以為 能量為5 30keV的硼或能量為15 50keV的BF2。
具體可以
襯底材料為P+型單晶硅襯底101，外延層102厚度為l 10um，摻雜濃度為1E13 5E15，雜質為B。用淺溝槽隔離法或局部氧化法形成場區(qū)103，材料為Si02或Si02與SiN的 復合材料。用離子植入法依次形成P阱104、防穿通區(qū)105以及閾值電壓調節(jié)區(qū)106。防穿通區(qū)105用離子植入硼形成，能量為60 150 keV，劑量為5E11 5E13。閾值電壓調節(jié)區(qū) 106也是用離子植入P型雜質形成，劑量為5E11 1E13，可以用能量為5 30keV的硼，也 可以用15 50keV的BF2。用熱氧化形成柵介質107，材料可以是Si02或SiON。用低壓化學 氣相淀積法淀積多晶硅層，并用掩膜技術和干法蝕刻形成轉移管柵極108。用離子植入法 形成轉移管漏極輕摻雜區(qū)109和感光二極管的N區(qū)110。 二極管N區(qū)110由N型雜質離子植入 形成，劑量為5E11 1E13，可以是能量為30 250keV的磷，或者是70 250keV的砷。在 多晶硅108的側壁形成側壁電介質111，材料為SiN或Si02或SiN/Si02復合材料。用離子植 入法形成轉移管漏極重摻雜區(qū)112和感光二極管頂部P型區(qū)113。 P型區(qū)113植入雜質為BF2， 能量15 50keV，劑量為5E11 1E13。
本發(fā)明通過設計上優(yōu)化轉移管和掩埋型感光二極管尺寸和工藝上優(yōu)化制作條件，消 除了殘像和提高圖像質量。特別是引入閾值電壓調節(jié)區(qū)和防穿通區(qū)，很方便開發(fā)無殘像 工藝。通過優(yōu)化工藝參數(shù)，可完全消除圖像傳感器殘像，從而降低圖像噪聲和提高圖像 質量。
具體實施例
如圖3-8所示，本發(fā)明的具體實施例，可以在標準CM0S工藝基礎上增加4道光刻和離 子植入即可完成(即轉移管的閾值電壓調節(jié)區(qū)、防穿通區(qū)、感光二極管的N區(qū)和P區(qū))。 所用襯底材料可以為5 50011111.011電阻率的？型硅片材料，也可以是在很低電阻率(例如 小于Sohm.cm )的？型硅片表面上外延電阻率為5 50011111.011的硅薄膜。圖中僅給出感光 二極管和轉移晶體管，另外三個晶體管與標準CMOS工藝相類似。具體包括步驟
步驟l，如圖3、圖4所示，采用P+ZP-印i外延硅片，即低電阻率(電阻率小于 5ohm.cm )的P型硅片IOI，其表面上帶有外延硅薄膜102，厚度2 -IO咖、電阻率為5-50ohm,cm。采用LOCOS或STI在硅薄膜102表面形成場區(qū)103;實施P阱注入，形成隔離光電 二極管或轉移晶體管的P阱104。版圖設計時要求P阱104必須覆蓋場區(qū)103，以減小光電二 極管或轉移晶體管漏電。然后完成標準CMOS工藝的其它阱隔離，例如N阱等(圖中未 示)。
步驟2，如圖5所示，用CM0S標準光刻和離子植入技術形成轉移晶體管的防穿通區(qū)105 和閾值電壓調節(jié)區(qū)106。防穿通區(qū)105用離子植入硼形成，能量為40 150keV，劑量為 5E11 5E13，和閾值電壓調節(jié)區(qū)106交疊尺寸1056為0. lum左右。閾值電壓調節(jié)區(qū)106用離 子植入P型雜質形成，劑量為5E11 1E13，可以用能量為5 30keV的硼，也可以用15 50keV的BF2。
步驟3，如圖6所示，然后形成MOS器件的柵氧化層，可以采用熱氧化方式或其他任何 合適的方式完成，在柵氧化層上方形成多晶硅，采用低壓化學氣相淀積法形成。蝕刻出轉移晶體管(包括其他晶體管)的多晶硅柵108， 107為轉移管的柵氧化層。版圖設計時 要求多晶硅108和閾值電壓調節(jié)區(qū)106交疊尺寸1068最好大于或等于0. 25um，以保證轉移 管的穩(wěn)定特性。
步驟4，如圖7所示，用CMOS標準光刻和離子植入技術形成轉移晶體管的漏極輕摻雜 區(qū)109和感光二極管的N區(qū)110。感光二極管N區(qū)110由N型雜質離子植入形成，劑量為 5E11 1E13，可以是能量為30 250keV的磷，或者是70 250keV的砷。版圖設計時要求 二極管N區(qū)110不能覆蓋P阱104，以減少感光二極管漏電和像素間電串擾等。另外，N區(qū) 110覆蓋部分柵極多晶硅108，并且完全由轉移管閾值電壓調節(jié)區(qū)106覆蓋。
步驟5，如圖8所示，用常規(guī)標準CMOS工藝中的沉積和回蝕刻方法或其它合適的方法 在多晶硅柵108的側壁形成側壁電介質(spacer )111，如圖8所示。其寬度可以為700-1200A，材料可以是Si02，也可以是Si02或SiN或Si(VSIN的復合層結構。再用CMOS標準光 刻和離子植入技術形成轉移晶體管的漏極重摻雜區(qū)112和感光二極管的P區(qū)113。 P型區(qū)113 植入雜質為BF2，能量15 40keV，劑量為5E11 1E13，它的目的是使二極管成為PINNED 型。
本發(fā)明中，可以省略感光二極管的P型區(qū)113 (示意圖省略)，這種結構對FWC (full well capacity)要求不高等特殊情況下適用，由于省略一道或二道掩模板，制造成本相 對較低。
以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替 換，都應涵蓋在本發(fā)明的保護范圍之內。
權利要求
1、一種無殘像CMOS圖像傳感器的像素結構，包括P+型單晶硅襯底及P-型外延層，所述P-型外延層上設有轉移晶體管和掩埋型感光二極管，其特征在于，包括閾值電壓調節(jié)區(qū)和防穿通區(qū)；所述閾值電壓調節(jié)區(qū)的一邊設于所述掩埋型感光二極管的N區(qū)的上方，并全部覆蓋；另一邊設于所述轉移晶體管的柵極及其柵介質的下方并部分覆蓋；所述防穿通區(qū)的一邊設于所述轉移晶體管的漏極的輕摻雜區(qū)和重摻雜區(qū)的下方，并全部覆蓋；另一邊設于所述閾值電壓調節(jié)區(qū)的下方并部分重疊。
2、 根據(jù)權利要求1所述的無殘像CM0S圖像傳感器的像素結構，其特征在于，所述閾 值電壓調節(jié)區(qū)覆蓋所述柵極及其柵介質的部分的長度大于或等于O. 25um。
3、 根據(jù)權利要求1或2所述的無殘像CM0S圖像傳感器的像素結構，其特征在于，所述 防穿通區(qū)與所述閾值電壓調節(jié)區(qū)的重疊部分的長度為O. 05 0. 2um。
4、 一種如權利要求1或2所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特 征在于，包括步驟首先，在P+型單晶硅襯底的P-型外延層上形成轉移晶體管和掩埋型感光二極管的隔 離二氧化硅區(qū)和P阱；然后，形成防穿通區(qū)和閾值電壓調節(jié)區(qū)，所述防穿通區(qū)用離子植入技術植入硼形 成；所述閾值電壓調節(jié)區(qū)用離子植入P型雜質形成；之后，形成轉移晶體管的柵極及其柵介質和漏極的輕摻雜區(qū)及重摻雜區(qū)，并形成掩 埋型感光二極管的N區(qū)和P區(qū)。
5、 根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述防穿通區(qū)用離子植入技術植入硼的能量為40 150 keV、劑量為5E11 5E13。
6、 根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述閾值電壓調節(jié)區(qū)用離子植入P型雜質的劑量為5E11 1E13，所述P型雜質為能量 為5 30keV的硼或能量為15 50keV的BF2。
7、 根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述P-型外延層的厚度為l 10um，摻雜濃度為1E13 5E15，雜質為硼。
8、 根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述轉移晶體管的柵介質用熱氧化形成，材料為Si02或SiON;用低壓化學氣相淀積法 淀積多晶硅層，并用掩膜技術和干法蝕刻形成轉移晶體管的柵極。
9、 根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述掩埋型感光二極管N區(qū)用離子植入N型雜質的劑量為5E11 1E13，所述N型雜質為能量為30 250keV的磷或能量為70 250keV的砷。
10、根據(jù)權利要求4所述的無殘像CM0S圖像傳感器的像素結構的制造方法，其特征在 于，所述掩埋型感光二極管P區(qū)用用離子植入技術植入BF2的能量為15 40keV，劑量為 5E11 1E13。
全文摘要
本發(fā)明公開了一種無殘像CMOS圖像傳感器的像素結構和制造方法。包括P+型單晶硅襯底及P-型外延層，P-型外延層上設有轉移晶體管和掩埋型感光二極管，還包括閾值電壓調節(jié)區(qū)和防穿通區(qū)；閾值電壓調節(jié)區(qū)的一邊設于掩埋型感光二極管的N區(qū)的上方，并全部覆蓋；另一邊設于轉移晶體管的柵極及其柵介質的下方并部分覆蓋；防穿通區(qū)的一邊設于轉移晶體管的漏極的輕摻雜區(qū)和重摻雜區(qū)的下方，并全部覆蓋；另一邊設于閾值電壓調節(jié)區(qū)的下方并部分重疊。通過優(yōu)化工藝參數(shù)，可完全消除圖像傳感器殘像，從而降低圖像噪聲和提高圖像質量。
文檔編號H01L29/78GK101599499SQ200910088929
公開日2009年12月9日 申請日期2009年7月14日 優(yōu)先權日2009年7月14日
發(fā)明者劉志碧, 曠章曲, 郭同輝, 杰 陳, 高文玉 申請人:北京思比科微電子技術有限公司