專利名稱：砷化鎵單片集成數(shù)控實時延遲線電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對現(xiàn)代先進(jìn)的電子收發(fā)系統(tǒng)的傳輸信號的時間進(jìn)行選拷，控 制，實現(xiàn)多路微波信號同時到達(dá)信號處理中心單元，從而準(zhǔn)確的實現(xiàn)電子收發(fā) 系統(tǒng)的射頻波束指向和跟蹤，尤其是一種砷化鎵單片集成數(shù)控實時延遲線電路。
背景技術(shù)：
實時延遲線電路作為一個部件在微波收發(fā)系統(tǒng)中廣泛運用，如圖1所示，
為一個簡化的電子收發(fā)系統(tǒng)的結(jié)構(gòu)框圖，電子收發(fā)系統(tǒng)200包含了 211， 212, 213, 214， 215， 216, 217, 218， 219, 21A, 21B和21C共12個天線單元，和 221， 222, 223， 224， 225， 226， 227， 228， 229， 22A, 22B和22C共12個移 相器單元，每個天線單元串接一個移相器單元，實現(xiàn)信號的收發(fā)功能。在圖1 中，4個天線單元串接移相器單元構(gòu)成一個子陣，每個子陣串接231， 232和233 三個延時線電路單元中的一個。通過波控系統(tǒng)240編碼，形成控制信號Pcl， Pc2 和Pc3，從而控制延時單元和移相器單元，實現(xiàn)電子收發(fā)系統(tǒng)收發(fā)的電磁波方向 D的改變。波陣面方向W是和電磁波方向D正交，信號的處理方式類似。在實際 的運用中，電子收發(fā)系統(tǒng)包含更多的子陣和更多的天線單元。
隨著電子收發(fā)系統(tǒng)小型化和批量化的要求，目前該系統(tǒng)中采用的光纖延時 器或微波混合電路不能滿足批量工程化的要求。同時，目前的延時線電路使得 經(jīng)過延時的信號存在一定幅度的波動，需要增加幅度調(diào)整電路來調(diào)整信號幅度， 增加了電路的復(fù)雜程度，同時其延時精度、電性能也受到一定程度的影響。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問題是提供一種延時精度高、電性能一致性好，能 降低收發(fā)模塊的體積，簡化系統(tǒng)復(fù)雜度，具有信號幅度調(diào)節(jié)功能的砷化鎵單片 集成數(shù)控實時延遲線電路。為解決上述問題，本發(fā)明所采取的技術(shù)方案是 一種砷化鎵單片集成數(shù)控
實時延遲線電路，由不同的基本延時位組成，在同一塊芯片上采用集成電路工 藝集成兩個以上不同的基本延時位，基本延時位之間采用串聯(lián)連接，其中每個 基本延時位包括單刀雙擲開關(guān)模塊、延時模塊、幅度調(diào)整模塊，單刀雙擲開關(guān) 模塊的公共端接輸入信號，另兩個端口分別接延時模塊和幅度調(diào)整模塊的輸入 端，延時模塊和幅度調(diào)整模塊的輸出端分別接另一個單刀雙擲開關(guān)模塊的另兩 個端口，另一個單刀雙擲開關(guān)模塊的公共端為信號輸出端。
所述幅度調(diào)整模塊采用T型或n型電阻網(wǎng)絡(luò)。
所述幅度調(diào)整模塊釆用薄膜工藝制作在襯底上，由微帶線X2 - X6和電阻R9 -Rll組成，其中X2、 R9、 X3、 X4、 RIO、 X6依次串聯(lián)，X3、 X4的節(jié)點接X5的 一端，X5的另一端通過電阻R11接地。
所述延時模塊釆用薄膜工藝制作在襯底上，由微帶線XIO、 Xll、 X14-X20、 互感耦合元件Ll - L16和電容C1 - C8組成，其中XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串耳關(guān)，Ll、 L2的節(jié)點通過電容Cl接地，L3、 L4 的節(jié)點通過電容C2接地，L5、 L6的節(jié)點通過電容C3接地，L7、 L8的節(jié)點通過 電容C4接地，L9、 L10的節(jié)點通過電容C5接地，Lll、 L12的節(jié)點通過電容C6 接地，L13、 L14的節(jié)點通過電容C7接地，L15、 L16的節(jié)點通過電容C8接地。
所述單刀雙擲開關(guān)模塊為電壓控制的場效應(yīng)管電路，采用薄膜工藝制作在 襯底上，由控制端K1、 K2、電阻R1-R8、開關(guān)場效應(yīng)管Tl-T8、微帶線XI、 X7、 X12、 X13、組成，其中控制端K2通過電阻Rl、 R3、 R6、 R8分別與連接開 關(guān)場效應(yīng)管T1、 T3、 T6、 T8的柵極，控制端K1通過電阻R2、 R4、 R5、 R7分別 與連接開關(guān)場效應(yīng)管T2、 T4、 T5、 T7的柵極。
采用上述技術(shù)方案所產(chǎn)生的有益效果在于本發(fā)明將不同的基本延時位集 成同一芯片上，采用單片集成電路形式實現(xiàn)實時延遲功能，能夠提高延時精度， 使電性能一致性更好，受工藝控制、影響最??；同時增加采用T型或n型電阻
5網(wǎng)絡(luò)來實現(xiàn)的信號幅度調(diào)節(jié)電路，補償延時支路的幅度波動，實現(xiàn)了收發(fā)系統(tǒng) 中多個電路的功能，降低了系統(tǒng)的復(fù)雜程度，大大節(jié)省了費用，使信號幅度變
化在土O. 5dB以內(nèi)。總的來說，具有幅度補償功能的砷化鎵醒IC(單片微波集成
電路)實時延遲線降低收發(fā)模塊的體積、簡化系統(tǒng)的復(fù)雜度。


圖l是現(xiàn)有電子收發(fā)系統(tǒng)的簡化框圖； 圖2是本發(fā)明一個基本延時位的簡化結(jié)構(gòu)框圖； 圖3是本發(fā)明8位集成數(shù)控延時線的結(jié)構(gòu)示意圖； 圖4是1位數(shù)控延時線(基本延時位)的原理圖； 圖5是1位數(shù)控延時線(基本延時位)的芯片版圖； 圖6是8位集成數(shù)控延時線基本態(tài)插入損耗的測試曲線圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明做進(jìn)一步詳細(xì)描述
本發(fā)明釆用集成電路制作工藝，將基本延時位電路元件采用薄膜工藝制作 在襯底(基體)上，多個具有不同延時時間的基本延時位電路集成在同一芯片 內(nèi)，所有基本延時位電路串聯(lián)連接，其中每個基本延時位電路包括單刀雙擲開 關(guān)模塊、延時模塊、幅度調(diào)整模塊，其結(jié)構(gòu)框圖如圖2所示，單刀雙擲開關(guān)模 塊的公共端接輸入信號，另兩個端口分別接延時模塊和幅度調(diào)整模塊的輸入端， 延時模塊和幅度調(diào)整模塊的輸出端分別接另一個單刀雙擲開關(guān)模塊的另兩個端
口，另一個單刀雙擲開關(guān)模塊的公共端為信號輸出端。
在實際制作中，單刀雙擲開關(guān)模塊采用電壓控制的砷化鎵開關(guān)場效應(yīng)管實 現(xiàn)，通過電壓控制場效應(yīng)管的開關(guān)實現(xiàn)單刀雙擲的切換，幅度調(diào)整模塊采用T
型或n型電阻網(wǎng)絡(luò)來實現(xiàn)。
如圖3所示，為本發(fā)明的一個具體的8位砷化鎵單片集成數(shù)控實時延遲線 實施例的結(jié)構(gòu)筒圖，電路的輸入和輸出端口分別是23a和23b, 8個基本延時位 230a， 230b， 230c， 230d， 230e， 230f， 230g和230h依次串聯(lián)構(gòu)成數(shù)控延時線線電路，其中313為幅度調(diào)整模塊，314為延時模塊，Pca、 Pcb、 Pcc、 Pcd、 Pce、 Pcf、 Pcg、 Pch分別為230a, 230b， 230c， 230d， 230e, 230f， 230g、 230h基 本延時位的單刀雙擲模塊的控制端。單刀雙擲模塊采用砷化鎵場效應(yīng)管開關(guān)電 路，所述230a, 230b， 230c， 230d， 230e, 230f, 230g、 230h 8個基本延時位 依次為一個2. 5ps開關(guān)型延時位、 一個5ps開關(guān)型延時位、 一個10ps開關(guān)型延 時位、 一個20ps開關(guān)型延時位、 一個40ps開關(guān)型延時^f立、 一個80ps開關(guān)型延 時位、 一個16Gps開關(guān)型延時^f立和一個320ps開關(guān)型延時^f立。則2. 5ps開關(guān)型 延時位的輸入端為電^各的輸入端23a, 320ps開關(guān)型延時位的輸出端為電路的4lT 出端23b。由于各基本延時位電路只是元件參數(shù)不同，電路結(jié)構(gòu)相同，所以以下 就16Ops開關(guān)型延時位電路對本發(fā)明的工作原理和實施方案分別進(jìn)行描述。
如圖4所示，為本發(fā)明160ps開關(guān)型延時位的原理圖，它由8只砷化鎵開 關(guān)場效應(yīng)管Tl-T8、孩i帶線X1-X13、互感耦合元件L1 - L16、電阻R1-Rll、 電容C1-C8、 一組互補的控制端K1、 K2組成。其中孩t帶線X2-X6和電阻R9-R11 構(gòu)成幅度調(diào)整才莫塊 313， X2、 R9、 X3、 X4、 RIO、 X6依次串耳關(guān)，X3、 X4的 節(jié)點接X5的一端，X5的另一端通過電阻Rll接地；微帶線XIO、 Xll、 X14-X20、 互感耦合元件LI-L16和電容C1-C8構(gòu)成延時才莫塊314， XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串聯(lián)，Ll、 L2的節(jié)點通過電容C1接 地，L3、 L4的節(jié)點通過電容C2接地，L5、 L6的節(jié)點通過電容C3接地，L7、 L8 的節(jié)點通過電容C4接地，L9、 L10的節(jié)點通過電容C5接地，Lll、 L12的節(jié)點 通過電容C6接地，L13、 L14的節(jié)點通過電容C7 4妻地，L15、 L16的節(jié)點通過電 容C8接地。8只砷化鎵開關(guān)場效應(yīng)管Tl - T8、柵隔離電阻Rl - R8和微帶線XI、 X7 、 X12、 XI3、 X8和X9共同構(gòu)成微波信號的雙-單刀雙擲開關(guān)模塊，從而實 現(xiàn)幅度調(diào)節(jié)參考態(tài)和延時態(tài)的兩路選通情況。控制端Kl通過柵隔離電阻R2、 R4、 R5、 R7分別與開關(guān)場效應(yīng)管T2、 T4、 T5、 T7連接；控制端K2通過柵隔離電阻 Rl、 R3、 R6、 R8分別與開關(guān)場效應(yīng)管Tl、 T3、 T6、 T8連接。當(dāng)控制電平為零伏時，開關(guān)場效應(yīng)管為導(dǎo)通態(tài)；當(dāng)控制電平為1.5至2倍開關(guān)場效應(yīng)管夾斷電壓 時，開關(guān)場效應(yīng)管為關(guān)端態(tài)。工作時，開關(guān)場效應(yīng)管Tl、 T3、 T6和T8為導(dǎo)通 態(tài)，開關(guān)場效應(yīng)管T2、 T4、 T5和T7為關(guān)斷態(tài)，即微波信號通過延時態(tài)；另一 狀態(tài)為開關(guān)場效應(yīng)管T1、 T3、 T6和T8為關(guān)斷態(tài)，開關(guān)場效應(yīng)管T2、 T4、 T5和 T7為導(dǎo)通態(tài)，即微波信號通過幅度調(diào)節(jié)參考態(tài)。這兩種狀態(tài)下微波傳輸信號的 時間差，便是所需的延時量。
如圖5所示，為本發(fā)明實施例一位基本延時位(160ps)的版圖，制作工藝 采用薄膜工藝將電路元件制造在襯底上。
如圖6所示，為本發(fā)明8位數(shù)控延時線基本態(tài)插入損耗的測試曲線圖，由 圖可知，本發(fā)明幅度變化在± 0. 5dB以內(nèi)，該發(fā)明通過增加幅度調(diào)節(jié)電路，實現(xiàn) 了收發(fā)系統(tǒng)中多個電路的功能，降低系統(tǒng)的復(fù)雜程度。
權(quán)利要求
1、一種砷化鎵單片集成數(shù)控實時延遲線電路，由不同的基本延時位組成，其特征在于在同一塊芯片上采用集成電路工藝集成兩個以上不同的基本延時位，基本延時位之間采用串聯(lián)連接，其中每個基本延時位包括單刀雙擲開關(guān)模塊、延時模塊、幅度調(diào)整模塊，單刀雙擲開關(guān)模塊的公共端接輸入信號，另兩個端口分別接延時模塊和幅度調(diào)整模塊的輸入端，延時模塊和幅度調(diào)整模塊的輸出端分別接另一個單刀雙擲開關(guān)模塊的另兩個端口，另一個單刀雙擲開關(guān)模塊的公共端為信號輸出端。
2、 根據(jù)權(quán)利要求l所述的砷化鎵單片集成數(shù)控實時延遲線電路，其特征在于所述幅度調(diào)整^f莫塊采用T型或n型電阻網(wǎng)絡(luò)。
3、 根據(jù)權(quán)利要求1或2所述的砷化鎵單片集成數(shù)控實時延遲線電路，其特 征在于所述幅度調(diào)整模塊采用薄膜工藝制作在襯底上，由微帶線X2 - X6和電阻 R9-Rll組成，其中X2、 R9、 X3、 X4、 RIO、 X6依次串聯(lián)，X3、 X4的節(jié)點接X5 的一端，X5的另一端通過電阻Rll接地。
4、 根據(jù)權(quán)利要求l所述的砷化鎵單片集成數(shù)控實時延遲線電路，其特征在 于所述延時模塊采用薄膜工藝制作在村底上，由微帶線XIO、 Xll、 X14-X20、 互感耦合元件Ll - L16和電容C1 - C8組成，其中XIO、 Ll、 L2、 X14、 L3、 L4、 X16、 L5、 L6、 X18、 L7、 L8、 X20、 L9、 LIO、 X19、 Lll、 L12、 X17、 L13、 L14、 X15、 L15、 L16、 X13、 Xll依次串聯(lián)，Ll、 L2的節(jié)點通過電容Cl接地，L3、 L4 的節(jié)點通過電容C2接地，L5、 L6的節(jié)點通過電容C3接地，L7、 L8的節(jié)點通過 電容C4接地，L9、 L10的節(jié)點通過電容C5接地，Lll、 L12的節(jié)點通過電容C6 接地，L13、 L14的節(jié)點通過電容C7接地，L15、 L16的節(jié)點通過電容C8接地。
5、 根據(jù)權(quán)利要求1所述的砷化鎵單片集成數(shù)控實時延遲線電路，其特征在 于所述單刀雙擲開關(guān)模塊為電壓控制的場效應(yīng)管電路，采用薄膜工藝制作在襯 底上，由控制端K1、 K2、電阻R1-R8、開關(guān)場效應(yīng)管T1-T8、微帶線X1、 X7、X12、 X13、組成，其中控制端K2通過電阻Rl、 R3、 R6、 R8分別與連接開關(guān)場 效應(yīng)管T1、 T3、 T6、 T8的柵極，控制端K1通過電阻R2、 R4、 R5、 R7分別與連 接開關(guān)場效應(yīng)管T2、 T4、 T5、 T7的柵極。
全文摘要
本發(fā)明公開了一種砷化鎵單片集成數(shù)控實時延遲線電路，由不同的基本延時位組成，在同一塊芯片上采用集成電路工藝集成兩個以上不同的基本延時位，基本延時位之間采用串聯(lián)連接，其中每個基本延時位包括單刀雙擲開關(guān)模塊、延時模塊、幅度調(diào)整模塊，單刀雙擲開關(guān)模塊的公共端接輸入信號，另兩個端口分別接延時模塊和幅度調(diào)整模塊的輸入端，延時模塊和幅度調(diào)整模塊的輸出端分別接另一個單刀雙擲開關(guān)模塊的另兩個端口，另一個單刀雙擲開關(guān)模塊的公共端為信號輸出端。本發(fā)明能夠提高延時精度，使電性能一致性更好，受工藝控制、影響最??；同時增加信號幅度調(diào)節(jié)電路，補償延時支路的幅度波動，實現(xiàn)了收發(fā)系統(tǒng)中多個電路的功能，降低了系統(tǒng)的復(fù)雜程度。
文檔編號H01P9/00GK101527550SQ20091007406
公開日2009年9月9日 申請日期2009年4月1日 優(yōu)先權(quán)日2009年4月1日
發(fā)明者劉志軍, 吳洪江, 崔玉興, 園 方, 李富強(qiáng), 王向瑋, 謝媛媛, 偉 趙, 高學(xué)邦, 魏洪濤 申請人:石家莊開發(fā)區(qū)華北集成電路設(shè)計有限公司